JPH0514180A - Ｉ２ ｌデバイスのインジエクタ供給回路 - Google Patents
Ｉ２ ｌデバイスのインジエクタ供給回路Info
- Publication number
- JPH0514180A JPH0514180A JP3189200A JP18920091A JPH0514180A JP H0514180 A JPH0514180 A JP H0514180A JP 3189200 A JP3189200 A JP 3189200A JP 18920091 A JP18920091 A JP 18920091A JP H0514180 A JPH0514180 A JP H0514180A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- injector
- supply circuit
- data
- injector current
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Logic Circuits (AREA)
Abstract
(57)【要約】
【目的】 余分なインジェクタ電流を無くして消費電力
の低減を図ることができるＩ2 Ｌデバイスのインジェク
タ供給回路を提供することにある。 【構成】 ｎビットの外部データはデータセレクタ回路
である選択回路10の入力に導入される。選択回路10はデ
ータセレクタ回路であって、外部データをデータセレク
ト信号に変換し、これを供給回路20に出力する。供給回
路20は、選択回路10のデータセレクト信号により動作
し、ロジック回路Ａ、Ｂ、Ｃ・・・Ｍに対して個別にイ
ンジェクタ電流を供給する。即ち、ロジック回路Ａ、
Ｂ、Ｃ・・・の中には常に動作していないものや高速を
要しないものがある訳であるが、所定のタイミングで外
部データが逐次入力されると、高速動作を要するロジッ
ク回路のみに選定してインジェクタ電流を供給すること
ができ、余分なインジェクタ電流を無くすことができる
結果、回路全体の消費電力の低減できる。
の低減を図ることができるＩ2 Ｌデバイスのインジェク
タ供給回路を提供することにある。 【構成】 ｎビットの外部データはデータセレクタ回路
である選択回路10の入力に導入される。選択回路10はデ
ータセレクタ回路であって、外部データをデータセレク
ト信号に変換し、これを供給回路20に出力する。供給回
路20は、選択回路10のデータセレクト信号により動作
し、ロジック回路Ａ、Ｂ、Ｃ・・・Ｍに対して個別にイ
ンジェクタ電流を供給する。即ち、ロジック回路Ａ、
Ｂ、Ｃ・・・の中には常に動作していないものや高速を
要しないものがある訳であるが、所定のタイミングで外
部データが逐次入力されると、高速動作を要するロジッ
ク回路のみに選定してインジェクタ電流を供給すること
ができ、余分なインジェクタ電流を無くすことができる
結果、回路全体の消費電力の低減できる。
Description
【０００１】
【産業上の利用分野】本発明はＩ2 Ｌ（Integrated Inj
ection Logic) デバイス上に構成されたロジック回路に
インジェクタ電流を供給するインジェクタ供給回路に関
する。
ection Logic) デバイス上に構成されたロジック回路に
インジェクタ電流を供給するインジェクタ供給回路に関
する。
【０００２】
【従来の技術】Ｉ2 Ｌデバイスで構成されたロジック回
路の高速化を図るために、これに供給するインジェクタ
電流を高めに設定することが行われている。
路の高速化を図るために、これに供給するインジェクタ
電流を高めに設定することが行われている。
【０００３】
【発明が解決しようとする課題】しかしながら、複数の
ロジック回路の中でも常に動作していない回路や高速を
要しない回路にも高めに設定されたインジェクタ電流が
供給されているため、消費電力の点で問題がある。
ロジック回路の中でも常に動作していない回路や高速を
要しない回路にも高めに設定されたインジェクタ電流が
供給されているため、消費電力の点で問題がある。
【０００４】本発明は上記背景の下に創作されたもので
あり、その目的とするところは余分なインジェクタ電流
を無くして消費電力の低減を図ることができるＩ2 Ｌデ
バイスのインジェクタ供給回路を提供することにある。
あり、その目的とするところは余分なインジェクタ電流
を無くして消費電力の低減を図ることができるＩ2 Ｌデ
バイスのインジェクタ供給回路を提供することにある。
【０００５】
【課題を解決するための手段】本発明にかかるＩ2 Ｌデ
バイスのインジェクタ供給回路は、外部データに基づい
て複数ブロックからなるロジック回路の中からインジェ
クタ電流を供給すべきものを選択する選択回路と、選択
回路により選択されたロジック回路にインジェクタ電流
を供給する供給回路とを具備していることを特徴とす
る。
バイスのインジェクタ供給回路は、外部データに基づい
て複数ブロックからなるロジック回路の中からインジェ
クタ電流を供給すべきものを選択する選択回路と、選択
回路により選択されたロジック回路にインジェクタ電流
を供給する供給回路とを具備していることを特徴とす
る。
【０００６】
【実施例】以下、本発明の実施例を図面を参照して説明
する。図１はＩ2Ｌデバイスのブロック図、図２はイン
ジェクタ供給回路の一例図である。
する。図１はＩ2Ｌデバイスのブロック図、図２はイン
ジェクタ供給回路の一例図である。
【０００７】図１中Ａ、Ｂ、Ｃはロジック回路であっ
て、複数ブロックからなるロジック回路の中から代表し
て示している。このロジック回路Ａ、Ｂ等にインジェク
タ電流を供給するのがインジェクタ供給回路αである。
て、複数ブロックからなるロジック回路の中から代表し
て示している。このロジック回路Ａ、Ｂ等にインジェク
タ電流を供給するのがインジェクタ供給回路αである。
【０００８】インジェクタ供給回路αは大きく分けて選
択回路10と供給回路20から構成されている。選択回路10
にはｎビットの外部データが導入されており、このデー
タに基づいてロジック回路Ａ、Ｂ等の中からインジェク
タ電流を供給すべきものを選択するようになっている。
一方、供給回路20には、選択回路10の選択データが導入
されており、このデータに対応したロジック回路Ａ、Ｂ
等にインジェクタ電流を個別に供給するようになってい
る。
択回路10と供給回路20から構成されている。選択回路10
にはｎビットの外部データが導入されており、このデー
タに基づいてロジック回路Ａ、Ｂ等の中からインジェク
タ電流を供給すべきものを選択するようになっている。
一方、供給回路20には、選択回路10の選択データが導入
されており、このデータに対応したロジック回路Ａ、Ｂ
等にインジェクタ電流を個別に供給するようになってい
る。
【０００９】図２はインジェクタ供給回路αの具体的な
回路例である。ｎビットの外部データはデータセレクタ
回路である選択回路10の入力に導入される。選択回路10
は外部データをデータセレクト信号( 選択データに相当
する) に変換し、これを供給回路20Ａ、20Ｂ、20Ｃ・・
・20Ｍに夫々出力するようになっている。
回路例である。ｎビットの外部データはデータセレクタ
回路である選択回路10の入力に導入される。選択回路10
は外部データをデータセレクト信号( 選択データに相当
する) に変換し、これを供給回路20Ａ、20Ｂ、20Ｃ・・
・20Ｍに夫々出力するようになっている。
【００１０】供給回路20Ａ、20Ｂ、20Ｃ・・・20Ｍはロ
ジック回路Ａ、Ｂ、Ｃ・・・Ｍ（説明の都合上図２中で
はロジック回路の個数をＭとした）ごとに設けられてお
り、選択回路10により選択されると、ロジック回路Ａ、
Ｂ、Ｃ・・・Ｍに対して個別にインジェクタ電流を供給
するようになっている。
ジック回路Ａ、Ｂ、Ｃ・・・Ｍ（説明の都合上図２中で
はロジック回路の個数をＭとした）ごとに設けられてお
り、選択回路10により選択されると、ロジック回路Ａ、
Ｂ、Ｃ・・・Ｍに対して個別にインジェクタ電流を供給
するようになっている。
【００１１】供給回路20Ａの回路構成について説明す
る。選択回路10からのデーテセレクト信号はトランジス
タ21のベースに導かれている。このトランジスタ21がオ
ン・オフすると、これに応じてトランジスタ22、23から
なるカレントミラー回路が動作・非動作するようになっ
ている。カレントミラー回路の出力電流であるトランジ
スタ23のコレクタ電流は、インジェクタ電流としてロジ
ック回路Ａに出力するようになっている。なお、供給回
路20Ｂ等についても構成は全く同様であるので説明は省
略する。
る。選択回路10からのデーテセレクト信号はトランジス
タ21のベースに導かれている。このトランジスタ21がオ
ン・オフすると、これに応じてトランジスタ22、23から
なるカレントミラー回路が動作・非動作するようになっ
ている。カレントミラー回路の出力電流であるトランジ
スタ23のコレクタ電流は、インジェクタ電流としてロジ
ック回路Ａに出力するようになっている。なお、供給回
路20Ｂ等についても構成は全く同様であるので説明は省
略する。
【００１２】よって、ロジック回路Ａ、Ｂ、Ｃ・・・Ｍ
の中には常に動作していないものや高速を要しないもの
がある訳であるが、所定のタイミングで外部データが逐
次入力されると、高速動作を要するロジック回路のみに
選定してインジェクタ電流を供給することができ、余分
なインジェクタ電流を無くすことができる結果、回路全
体の消費電力の低減できる。しかも若干の回路の付加す
るだけで上記メリットを得られることから、Ｉ2 Ｌデバ
イスの性能アップ及びコストダウンを図る上で大きな意
義がある。
の中には常に動作していないものや高速を要しないもの
がある訳であるが、所定のタイミングで外部データが逐
次入力されると、高速動作を要するロジック回路のみに
選定してインジェクタ電流を供給することができ、余分
なインジェクタ電流を無くすことができる結果、回路全
体の消費電力の低減できる。しかも若干の回路の付加す
るだけで上記メリットを得られることから、Ｉ2 Ｌデバ
イスの性能アップ及びコストダウンを図る上で大きな意
義がある。
【００１３】なお、本発明にかかるＩ2 Ｌデバイスのイ
ンジェクタ供給回路は上記実施例に限定されず、外部デ
ータに基づいて複数ブロックからなるロジック回路の中
から選択してインジェクタ電流を供給することができる
構成であればどのような形態でも構わない。
ンジェクタ供給回路は上記実施例に限定されず、外部デ
ータに基づいて複数ブロックからなるロジック回路の中
から選択してインジェクタ電流を供給することができる
構成であればどのような形態でも構わない。
【００１４】
【発明の効果】以上、本発明にかかるＩ2 Ｌデバイスの
インジェクタ供給回路による場合には、高速動作を要す
るロジック回路のみに選定してインジェクタ電流を供給
することができる構成となっているので、余分なインジ
ェクタ電流を無くすことができ、この結果、回路全体の
消費電力の低減できる。しかも若干の回路の付加するだ
けで上記メリットを得られることから、Ｉ2 Ｌデバイス
の性能アップ及びコストダウンを図る上で大きな意義が
ある。
インジェクタ供給回路による場合には、高速動作を要す
るロジック回路のみに選定してインジェクタ電流を供給
することができる構成となっているので、余分なインジ
ェクタ電流を無くすことができ、この結果、回路全体の
消費電力の低減できる。しかも若干の回路の付加するだ
けで上記メリットを得られることから、Ｉ2 Ｌデバイス
の性能アップ及びコストダウンを図る上で大きな意義が
ある。
【図１】本発明の実施例を説明するためのＩ2 Ｌデバイ
スのブロック図である。
スのブロック図である。
【図２】図１中のインジェクタ供給回路の回路図であ
る。
る。
【符号の説明】 α インジェクタ供給回路 10 選択回路 20 供給回路 Ａ、Ｂ、Ｃ ロジック回路
Claims (1)
- 【特許請求の範囲】 【請求項１】 外部データに基づいて複数ブロックから
なるロジック回路の中からインジェクタ電流を供給すべ
きものを選択する選択回路と、選択回路により選択され
たロジック回路にインジェクタ電流を供給する供給回路
とを具備していることを特徴とするＩ2 Ｌデバイスのイ
ンジェクタ供給回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3189200A JPH0514180A (ja) | 1991-07-02 | 1991-07-02 | Ｉ２ ｌデバイスのインジエクタ供給回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3189200A JPH0514180A (ja) | 1991-07-02 | 1991-07-02 | Ｉ２ ｌデバイスのインジエクタ供給回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0514180A true JPH0514180A (ja) | 1993-01-22 |
Family
ID=16237198
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3189200A Pending JPH0514180A (ja) | 1991-07-02 | 1991-07-02 | Ｉ２ ｌデバイスのインジエクタ供給回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0514180A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009064811A (ja) * | 2007-09-04 | 2009-03-26 | Sanken Electric Co Ltd | 半導体集積回路及び半導体集積回路組立体 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0237768A (ja) * | 1988-07-27 | 1990-02-07 | Nec Corp | 半導体集積回路装置 |
-
1991
- 1991-07-02 JP JP3189200A patent/JPH0514180A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0237768A (ja) * | 1988-07-27 | 1990-02-07 | Nec Corp | 半導体集積回路装置 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009064811A (ja) * | 2007-09-04 | 2009-03-26 | Sanken Electric Co Ltd | 半導体集積回路及び半導体集積回路組立体 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5712586A (en) | Semiconductor integrated system comprising an output voltage level-selecting circuit | |
| US5745774A (en) | Integrated circuit having software controllable internal clock generator and switch connecting batteries in series or parallel for power conservation | |
| JPH01182992A (ja) | 半導体記憶装置 | |
| US4665509A (en) | Semiconductor memory device comprising address holding flip-flop | |
| KR960002024A (ko) | 로직lsi | |
| JPH0561432A (ja) | 液晶ドライバ回路 | |
| JPH0514180A (ja) | Ｉ２ ｌデバイスのインジエクタ供給回路 | |
| JPH1062746A (ja) | 液晶駆動方法および液晶駆動回路 | |
| JP3159349B2 (ja) | 加算デコード装置 | |
| US4431926A (en) | Counter controlled signal generator | |
| KR100392530B1 (ko) | 컬러 팔레트 | |
| EP0156477A1 (en) | A gate circuit for use in a microcomputer system | |
| US6229369B1 (en) | Clock control circuit | |
| JP2003255025A (ja) | 半導体集積回路 | |
| JPH01120610A (ja) | マイクロプロセッサのクロック入力装置 | |
| US5408632A (en) | Semiconductor memory having a bit position decoder and date re-ordering circuitry for arranging bits in a word of data | |
| JP3285208B2 (ja) | 半導体装置 | |
| JP2889331B2 (ja) | 小型携帯電子機器 | |
| JPH0729389A (ja) | シフトレジスタ回路 | |
| JP2810584B2 (ja) | シリアルデータ転送回路 | |
| JPH06110819A (ja) | データ処理装置 | |
| JPH05243377A (ja) | 集積回路の製造方法 | |
| JPH02137517A (ja) | マスタスライス集積回路 | |
| JPH0836036A (ja) | データ・パターン発生装置 | |
| JP2002164431A (ja) | フィールドプログラマブルゲートアレイ装置 |