JPH0514123A - 半導体キヤパシタンス素子 - Google Patents
半導体キヤパシタンス素子Info
- Publication number
- JPH0514123A JPH0514123A JP3158981A JP15898191A JPH0514123A JP H0514123 A JPH0514123 A JP H0514123A JP 3158981 A JP3158981 A JP 3158981A JP 15898191 A JP15898191 A JP 15898191A JP H0514123 A JPH0514123 A JP H0514123A
- Authority
- JP
- Japan
- Prior art keywords
- amplifier circuit
- transistor
- equation
- input signal
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Networks Using Active Elements (AREA)
Abstract
(57)【要約】
【構成】 入力信号を入力端子１６から非反転増幅回路
１２に与え、差動増幅回路１４によって非反転増幅回路
１２からの出力信号と入力信号との差分の信号を出力す
る。この差分の信号を入力信号に帰還することによっ
て、等価的に、入力インピーダンスがキャパシタンス特
性を示す。非反転増幅回路１２と差動増幅回路１４とに
よって入力信号を９０°移相する。その等価キャパシタ
ンスは差動増幅回路１４に供給するバイアス電流Ｉ0 に
よって変化する。 【効果】 差動増幅回路に供給するバイアス電流を変化
することによって、ＩＣ内に比較大容量の等価キャパシ
タンスが得られ、また、等価キャパシタンスを外部から
広範囲に調整することができる。
１２に与え、差動増幅回路１４によって非反転増幅回路
１２からの出力信号と入力信号との差分の信号を出力す
る。この差分の信号を入力信号に帰還することによっ
て、等価的に、入力インピーダンスがキャパシタンス特
性を示す。非反転増幅回路１２と差動増幅回路１４とに
よって入力信号を９０°移相する。その等価キャパシタ
ンスは差動増幅回路１４に供給するバイアス電流Ｉ0 に
よって変化する。 【効果】 差動増幅回路に供給するバイアス電流を変化
することによって、ＩＣ内に比較大容量の等価キャパシ
タンスが得られ、また、等価キャパシタンスを外部から
広範囲に調整することができる。
Description
【０００１】
【産業上の利用分野】この発明は半導体キャパシタンス
素子に関し、特にたとえばＩＣ（集積回路）内において
入力端子と出力端子との間に比較的大きな等価容量を得
る、新規な半導体キャパシタンス素子に関する。
素子に関し、特にたとえばＩＣ（集積回路）内において
入力端子と出力端子との間に比較的大きな等価容量を得
る、新規な半導体キャパシタンス素子に関する。
【０００２】
【従来の技術】従来のＩＣにおいては、ＰＮ接合を利用
して等価容量を得ることが行われていた。
して等価容量を得ることが行われていた。
【０００３】
【発明が解決しようとする課題】上述の従来技術では、
そのＰＮ接合に印加される電圧によって容量を変化させ
ることができるが、通常その容量値は小さく、しかもそ
の可変範囲は２０％程度でしかなかった。それゆえに、
この発明の主たる目的は、ＩＣ内に比較的大きな容量を
形成することができかつその可変範囲が広い、半導体キ
ャパシタンス素子を提供することである。
そのＰＮ接合に印加される電圧によって容量を変化させ
ることができるが、通常その容量値は小さく、しかもそ
の可変範囲は２０％程度でしかなかった。それゆえに、
この発明の主たる目的は、ＩＣ内に比較的大きな容量を
形成することができかつその可変範囲が広い、半導体キ
ャパシタンス素子を提供することである。
【０００４】
【課題を解決するための手段】この発明は、入力信号を
９０°移相する高域通過型増幅回路、高域通過型増幅回
路の出力信号と入力信号との差分を検出するための差動
増幅回路、および差動増幅回路によって検出した差分の
信号を入力信号に帰還する帰還経路を備える、半導体キ
ャパシタンス素子である。
９０°移相する高域通過型増幅回路、高域通過型増幅回
路の出力信号と入力信号との差分を検出するための差動
増幅回路、および差動増幅回路によって検出した差分の
信号を入力信号に帰還する帰還経路を備える、半導体キ
ャパシタンス素子である。
【０００５】
【作用】差動増幅回路からの差分の信号を入力信号に帰
還することによって、入力インピーダンスが等価的にキ
ャパシタンス特性を示す。そして、その等価キャパシタ
ンスは差動増幅回路に供給する電流によって変化する。
還することによって、入力インピーダンスが等価的にキ
ャパシタンス特性を示す。そして、その等価キャパシタ
ンスは差動増幅回路に供給する電流によって変化する。
【０００６】
【発明の効果】この発明によれば、差動増幅回路に供給
する電流を変化することによって、ＰＮ接合を利用する
従来技術に比べてＩＣ内の等価キャパシタンスを広範囲
に調整することができるので、より大きい容量の半導体
キャパシタンス素子を得ることができる。
する電流を変化することによって、ＰＮ接合を利用する
従来技術に比べてＩＣ内の等価キャパシタンスを広範囲
に調整することができるので、より大きい容量の半導体
キャパシタンス素子を得ることができる。
【０００７】この発明の上述の目的，その他の目的，特
徴および利点は、図面を参照して行う以下の実施例の詳
細な説明から一層明らかとなろう。
徴および利点は、図面を参照して行う以下の実施例の詳
細な説明から一層明らかとなろう。
【０００８】
【実施例】図１を参照して、この実施例の半導体キャパ
シタンス素子１０は、高域通過型の非反転増幅回路１２
および差動増幅回路１４を含み、入力端子１６から入力
信号ｅi が与えられる。そして、入力信号ｅi がエミッ
タフォロワを構成するトランジスタＱ１を通して、非反
転増幅回路１２の入力端子であるトランジスタＱ２のベ
ースに入力される。トランジスタＱ２はトランジスタＱ
３とともに差動対１８を構成し、この差動対１８の出力
が、トランジスタＱ３のコレクタからトランジスタＱ４
のエミッタに出力される。このトランジスタＱ４のエミ
ッタには、抵抗ＲとコンデンサＣとの直列回路が接続さ
れる。そして、差動対１８の出力すなわちトランジスタ
Ｑ４のエミッタが差動増幅回路１４のトランジスタＱ５
のベースに接続され、このトランジスタＱ５とともに差
動対２０を構成するトランジスタＱ６のベースがトラン
ジスタＱ１の出力に接続される。そして、トランジスタ
Ｑ５の出力がトランジスタＱ１のベースすなわち入力信
号に帰還される。なお、図１の半導体キャパシタンス素
子１０において、２２，２４，２６，２８，３０および
３２は定電流源（直列電流源）であり、３４はバイアス
電源（直列電圧源）である。
シタンス素子１０は、高域通過型の非反転増幅回路１２
および差動増幅回路１４を含み、入力端子１６から入力
信号ｅi が与えられる。そして、入力信号ｅi がエミッ
タフォロワを構成するトランジスタＱ１を通して、非反
転増幅回路１２の入力端子であるトランジスタＱ２のベ
ースに入力される。トランジスタＱ２はトランジスタＱ
３とともに差動対１８を構成し、この差動対１８の出力
が、トランジスタＱ３のコレクタからトランジスタＱ４
のエミッタに出力される。このトランジスタＱ４のエミ
ッタには、抵抗ＲとコンデンサＣとの直列回路が接続さ
れる。そして、差動対１８の出力すなわちトランジスタ
Ｑ４のエミッタが差動増幅回路１４のトランジスタＱ５
のベースに接続され、このトランジスタＱ５とともに差
動対２０を構成するトランジスタＱ６のベースがトラン
ジスタＱ１の出力に接続される。そして、トランジスタ
Ｑ５の出力がトランジスタＱ１のベースすなわち入力信
号に帰還される。なお、図１の半導体キャパシタンス素
子１０において、２２，２４，２６，２８，３０および
３２は定電流源（直列電流源）であり、３４はバイアス
電源（直列電圧源）である。
【０００９】図１の半導体キャパシタンス素子１０にお
いて、トランジスタＱ４のエミッタに表れる非反転増幅
回路１２の出力信号ｅo は数１で与えられる。
いて、トランジスタＱ４のエミッタに表れる非反転増幅
回路１２の出力信号ｅo は数１で与えられる。
【００１０】
【数１】
【００１１】また、差動増幅回路１４の差動対２０の一
方入力にはその非反転増幅回路１２の出力信号ｅo が与
えられ、他方入力には入力信号ｅi が与えられる。した
がって、このとき入力端子１６から流れ込む電流ｉは、
トランジスタＱ５およびＱ６の微分抵抗をｒe とする
と、数２で示される。
方入力にはその非反転増幅回路１２の出力信号ｅo が与
えられ、他方入力には入力信号ｅi が与えられる。した
がって、このとき入力端子１６から流れ込む電流ｉは、
トランジスタＱ５およびＱ６の微分抵抗をｒe とする
と、数２で示される。
【００１２】
【数２】
【００１３】ここで、ＣＲ／２ｒe ＝Ｃeqとすると、数
２は数３となる。
２は数３となる。
【００１４】
【数３】
【００１５】したがって、電流ｉの位相は、入力信号ｅ
i に対して９０°進みとなって、キャパシタンス特性が
得られる。この半導体キャパシタンス素子１０における
等価キャパシタンスＣeqは数４で与えられる。
i に対して９０°進みとなって、キャパシタンス特性が
得られる。この半導体キャパシタンス素子１０における
等価キャパシタンスＣeqは数４で与えられる。
【００１６】
【数４】
【００１７】このように、図１の半導体キャパシタンス
素子１０で得られる等価キャパシタンスＣeqは、コンデ
ンサＣ，抵抗Ｒおよび差動増幅回路１４のバイアス電流
Ｉ0 によって決定される。したがって、図１の実施例に
おいては、バイアス電流Ｉ0 を変化できる可変定電流源
３２を用いることによって、可変等価キャパシタンス回
路が得られる。なお、この実施例においては、数４から
わかるように、等価キャパシタンスＣeqはバイアス電流
Ｉ0 に比例して大きくできる。
素子１０で得られる等価キャパシタンスＣeqは、コンデ
ンサＣ，抵抗Ｒおよび差動増幅回路１４のバイアス電流
Ｉ0 によって決定される。したがって、図１の実施例に
おいては、バイアス電流Ｉ0 を変化できる可変定電流源
３２を用いることによって、可変等価キャパシタンス回
路が得られる。なお、この実施例においては、数４から
わかるように、等価キャパシタンスＣeqはバイアス電流
Ｉ0 に比例して大きくできる。
【００１８】図２に示す半導体キャパシタンス素子１０
は、図１に示す非反転増幅回路１２および差動増幅回路
１４に、それぞれ減衰器３６および３８を付加したもの
である。すなわち、減衰器３６はトランジスタＱ７およ
びＱ８を含み、トランジスタＱ７の入力が抵抗Ｒ1 を介
してトランジスタＱ１の出力に接続され、トランジスタ
Ｑ８の入力がバイアス電源３４に接続される。そして、
定電流源４０および４２が用いられ、定電流源４０とト
ランジスタＱ７のコレクタとの間にはダイオード４４が
介挿される。ダイオード４４およびトランジスタＱ１１
は２つの減衰器３６および３８のバイアス調整用のもの
である。また、減衰器３８はトランジスタＱ９およびＱ
１０を含み、トランジスタＱ９の入力が抵抗Ｒ2 を介し
てトランジスタＱ４の出力に接続され、トランジスタＱ
１０の入力がトランジスタＱ１１のエミッタ（後述）に
接続される。そして、定電流源４６および４８が用いら
れる。なお、トランジスタＱ６のベースは、トランジス
タＱ１１のエミッタに接続され、トランジスタＱ１１の
ベースは定電流源４０とトランジスタ４４との間に帰還
され、また、トランジスタＱ１１のエミッタとアース間
には定電流源５０が介挿される。
は、図１に示す非反転増幅回路１２および差動増幅回路
１４に、それぞれ減衰器３６および３８を付加したもの
である。すなわち、減衰器３６はトランジスタＱ７およ
びＱ８を含み、トランジスタＱ７の入力が抵抗Ｒ1 を介
してトランジスタＱ１の出力に接続され、トランジスタ
Ｑ８の入力がバイアス電源３４に接続される。そして、
定電流源４０および４２が用いられ、定電流源４０とト
ランジスタＱ７のコレクタとの間にはダイオード４４が
介挿される。ダイオード４４およびトランジスタＱ１１
は２つの減衰器３６および３８のバイアス調整用のもの
である。また、減衰器３８はトランジスタＱ９およびＱ
１０を含み、トランジスタＱ９の入力が抵抗Ｒ2 を介し
てトランジスタＱ４の出力に接続され、トランジスタＱ
１０の入力がトランジスタＱ１１のエミッタ（後述）に
接続される。そして、定電流源４６および４８が用いら
れる。なお、トランジスタＱ６のベースは、トランジス
タＱ１１のエミッタに接続され、トランジスタＱ１１の
ベースは定電流源４０とトランジスタ４４との間に帰還
され、また、トランジスタＱ１１のエミッタとアース間
には定電流源５０が介挿される。
【００１９】図２に示す半導体キャパシタンス素子１０
において、入力端子１６から入力信号ｅi が与えられる
と、この入力信号ｅi が減衰器３６で減衰され、トラン
ジスタＱ７およびＱ８の微分抵抗をそれぞれｒe1とする
と、この減衰器３６の出力信号ｅA は数５で与えられ
る。
において、入力端子１６から入力信号ｅi が与えられる
と、この入力信号ｅi が減衰器３６で減衰され、トラン
ジスタＱ７およびＱ８の微分抵抗をそれぞれｒe1とする
と、この減衰器３６の出力信号ｅA は数５で与えられ
る。
【００２０】
【数５】
【００２１】数５で示される出力信号ｅA が、図１の実
施例と同様に、非反転増幅回路１２で増幅され、したが
って、非反転増幅回路１２の出力信号ｅB は数６で与え
られる。
施例と同様に、非反転増幅回路１２で増幅され、したが
って、非反転増幅回路１２の出力信号ｅB は数６で与え
られる。
【００２２】
【数６】
【００２３】また、トランジスタＱ５およびＱ６のベー
ス間に印加される信号は、（ｅB −ｅA ）が減衰器３８
で減衰されたものであり、トランジスタＱ９およびＱ１
０の微分抵抗をそれぞれｒe2とすると、数７で与えられ
る。
ス間に印加される信号は、（ｅB −ｅA ）が減衰器３８
で減衰されたものであり、トランジスタＱ９およびＱ１
０の微分抵抗をそれぞれｒe2とすると、数７で与えられ
る。
【００２４】
【数７】
【００２５】したがって、入力端子１６から流れ込む電
流ｉは、数５〜数７より、数８で与えられ、等価キャパ
シタンスＣeqは数９で与えられる。
流ｉは、数５〜数７より、数８で与えられ、等価キャパ
シタンスＣeqは数９で与えられる。
【００２６】
【数８】
【００２７】
【数９】
【００２８】ここで、Ｒ1 ＝Ｒ2 ，Ｉ1 ＝Ｉ2 とする
と、ｋ1 ＝ｋ2 であるので、数９は数１０に変形され
る。
と、ｋ1 ＝ｋ2 であるので、数９は数１０に変形され
る。
【００２９】
【数１０】
【００３０】そして、Ｒ1 ≫２ｒe1であれば、Ｒ1 ＋２
ｒe1≒Ｒ1 となるので、数１０は数１１のように変形さ
れる。
ｒe1≒Ｒ1 となるので、数１０は数１１のように変形さ
れる。
【００３１】
【数１１】
【００３２】このようにして、図２に示す半導体キャパ
シタンス素子１０においては、減衰器３６の定電流源４
０のバイアス電流Ｉ1 を制御することによって、そのバ
イアス電流Ｉ1 の２乗に反比例する等価キャパシタンス
Ｃeqを得ることができる。この図２に示す実施例を応用
して図３に示すようなＬＣ共振回路を構成した場合、そ
のＬＣ共振回路の共振周波数ｆc は数１２で与えられる
ので、バイアス電流Ｉ1 を調整することによって、共振
周波数ｆc をリニアに変化できる。
シタンス素子１０においては、減衰器３６の定電流源４
０のバイアス電流Ｉ1 を制御することによって、そのバ
イアス電流Ｉ1 の２乗に反比例する等価キャパシタンス
Ｃeqを得ることができる。この図２に示す実施例を応用
して図３に示すようなＬＣ共振回路を構成した場合、そ
のＬＣ共振回路の共振周波数ｆc は数１２で与えられる
ので、バイアス電流Ｉ1 を調整することによって、共振
周波数ｆc をリニアに変化できる。
【００３３】
【数１２】
【図１】この発明の一実施例を示す回路図である。
【図２】この発明の他の実施例を示す回路図である。
【図３】この発明を用いたＬＣ共振回路を示す等価回路
図である。
図である。
１０ …半導体キャパシタンス素子 １２ …非反転増幅回路 １４ …差動増幅回路 １６ …入力端子 １８，２０ …差動対 ２２〜３２，４０，４２，４６，４８，５０ …定電流
源
源
─────────────────────────────────────────────────────
【手続補正書】
【提出日】平成４年３月３日
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】特許請求の範囲
【補正方法】変更
【補正内容】
【特許請求の範囲】
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】０００４
【補正方法】変更
【補正内容】
【０００４】
【課題を解決するための手段】この発明は、入力信号が
与えられる高域通過型増幅回路、高域通過型増幅回路の
出力信号と入力信号との差分を検出するための差動増幅
回路、および差動増幅回路によって検出した差分の信号
を入力信号に帰還する帰還経路を備え、高域通過型増幅
回路と差動増幅回路とによって入力信号を９０°移相す
る、半導体キャパシタンス素子である。
与えられる高域通過型増幅回路、高域通過型増幅回路の
出力信号と入力信号との差分を検出するための差動増幅
回路、および差動増幅回路によって検出した差分の信号
を入力信号に帰還する帰還経路を備え、高域通過型増幅
回路と差動増幅回路とによって入力信号を９０°移相す
る、半導体キャパシタンス素子である。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】００１８
【補正方法】変更
【補正内容】
【００１８】図２に示す半導体キャパシタンス素子１０
は、図１に示す非反転増幅回路１２および差動増幅回路
１４に、それぞれ減衰器３６および３８を付加したもの
である。すなわち、減衰器３６はトランジスタＱ７およ
びＱ８を含み、トランジスタＱ７の入力が抵抗Ｒ1 を介
してトランジスタＱ１の出力に接続され、トランジスタ
Ｑ８の入力がバイアス電源３４に接続される。そして、
定電流源４０および４２が用いられ、定電流源４０とト
ランジスタＱ７のコレクタとの間にはダイオード４４が
介挿される。ダイオード４４およびトランジスタＱ１１
は２つの減衰器３６および３８のバイアス調整用のもの
である。また、減衰器３８はトランジスタＱ９およびＱ
１０を含み、トランジスタＱ９の入力が抵抗Ｒ2 を介し
てトランジスタＱ４の出力に接続され、トランジスタＱ
１０の入力がトランジスタＱ１１のエミッタ（後述）に
接続される。そして、定電流源４６および４８が用いら
れる。なお、トランジスタＱ６のベースは、トランジス
タＱ１１のエミッタに接続され、トランジスタＱ１１の
ベースは定電流源４０とダイオード４４との間に帰還さ
れ、また、トランジスタＱ１１のエミッタとアース間に
は定電流源５０が介挿される。
は、図１に示す非反転増幅回路１２および差動増幅回路
１４に、それぞれ減衰器３６および３８を付加したもの
である。すなわち、減衰器３６はトランジスタＱ７およ
びＱ８を含み、トランジスタＱ７の入力が抵抗Ｒ1 を介
してトランジスタＱ１の出力に接続され、トランジスタ
Ｑ８の入力がバイアス電源３４に接続される。そして、
定電流源４０および４２が用いられ、定電流源４０とト
ランジスタＱ７のコレクタとの間にはダイオード４４が
介挿される。ダイオード４４およびトランジスタＱ１１
は２つの減衰器３６および３８のバイアス調整用のもの
である。また、減衰器３８はトランジスタＱ９およびＱ
１０を含み、トランジスタＱ９の入力が抵抗Ｒ2 を介し
てトランジスタＱ４の出力に接続され、トランジスタＱ
１０の入力がトランジスタＱ１１のエミッタ（後述）に
接続される。そして、定電流源４６および４８が用いら
れる。なお、トランジスタＱ６のベースは、トランジス
タＱ１１のエミッタに接続され、トランジスタＱ１１の
ベースは定電流源４０とダイオード４４との間に帰還さ
れ、また、トランジスタＱ１１のエミッタとアース間に
は定電流源５０が介挿される。
Claims (1)
- 【特許請求の範囲】 【請求項１】入力信号を９０°移相する高域通過型増幅
回路、前記高域通過型増幅回路の出力信号と前記入力信
号との差分を検出するための差動増幅回路、および前記
差動増幅回路によって検出した前記差分の信号を前記入
力信号に帰還する帰還経路を備える、半導体キャパシタ
ンス素子。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3158981A JP2877564B2 (ja) | 1991-06-28 | 1991-06-28 | 半導体キャパシタンス素子 |
| EP92110802A EP0521404B1 (en) | 1991-06-28 | 1992-06-26 | Capacitive circuit |
| CA002072436A CA2072436C (en) | 1991-06-28 | 1992-06-26 | Capacitive circuit |
| US07/904,066 US5315399A (en) | 1991-06-28 | 1992-06-26 | Capacitive circuit |
| DE69215281T DE69215281T2 (de) | 1991-06-28 | 1992-06-26 | Kapazitive Schaltung |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3158981A JP2877564B2 (ja) | 1991-06-28 | 1991-06-28 | 半導体キャパシタンス素子 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0514123A true JPH0514123A (ja) | 1993-01-22 |
| JP2877564B2 JP2877564B2 (ja) | 1999-03-31 |
Family
ID=15683608
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3158981A Expired - Lifetime JP2877564B2 (ja) | 1991-06-28 | 1991-06-28 | 半導体キャパシタンス素子 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2877564B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0514124A (ja) * | 1991-06-28 | 1993-01-22 | Sanyo Electric Co Ltd | 半導体キヤパシタンス素子 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0514124A (ja) * | 1991-06-28 | 1993-01-22 | Sanyo Electric Co Ltd | 半導体キヤパシタンス素子 |
-
1991
- 1991-06-28 JP JP3158981A patent/JP2877564B2/ja not_active Expired - Lifetime
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0514124A (ja) * | 1991-06-28 | 1993-01-22 | Sanyo Electric Co Ltd | 半導体キヤパシタンス素子 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0514124A (ja) * | 1991-06-28 | 1993-01-22 | Sanyo Electric Co Ltd | 半導体キヤパシタンス素子 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2877564B2 (ja) | 1999-03-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR920000104B1 (ko) | 크리스탈 발진기 회로 | |
| JP3282039B2 (ja) | 自動利得制御回路に指数関数段を接続する回路，自動利得制御回路及び温度補償回路 | |
| KR0129039B1 (ko) | 발진기 | |
| GB798523A (en) | Improvements relating to transistor amplifier circuits | |
| KR0148324B1 (ko) | 가변 이득 증폭 회로 | |
| JPH0846483A (ja) | キャパシタンス増大用回路配置 | |
| EP0114731A1 (en) | Differential amplifier with high common-mode rejection | |
| GB2049332A (en) | Active filter | |
| US5245298A (en) | Voltage controlled oscillator having cascoded output | |
| KR940005375B1 (ko) | 증폭 회로 | |
| JPH01152805A (ja) | 増幅装置 | |
| JP2714269B2 (ja) | 等価インダクタンス回路 | |
| JPH0514123A (ja) | 半導体キヤパシタンス素子 | |
| WO1993003543A1 (en) | Voltage-controlled variable capacitor | |
| JPH0514124A (ja) | 半導体キヤパシタンス素子 | |
| JPH0350447B2 (ja) | ||
| US4439745A (en) | Amplifier circuit | |
| KR20000010922A (ko) | 에러 정정을 갖는 전압-전류 변환기 | |
| JPS6222282B2 (ja) | ||
| JPH061853B2 (ja) | 可変周波数発振回路 | |
| JP2991727B2 (ja) | アクティブフィルタ回路 | |
| US3530390A (en) | Operational amplifier with varactor bridge input circuit | |
| JP2009159250A (ja) | バイアス回路、差動増幅器 | |
| JPS6126846B2 (ja) | ||
| JPH0113453Y2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19970415 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120122 Year of fee payment: 13 |