JPH0513655A - リードフレーム及びその製造方法 - Google Patents

リードフレーム及びその製造方法

Info

Publication number
JPH0513655A
JPH0513655A JP3161813A JP16181391A JPH0513655A JP H0513655 A JPH0513655 A JP H0513655A JP 3161813 A JP3161813 A JP 3161813A JP 16181391 A JP16181391 A JP 16181391A JP H0513655 A JPH0513655 A JP H0513655A
Authority
JP
Japan
Prior art keywords
film
lead frame
lead
resin
etching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP3161813A
Other languages
English (en)
Other versions
JP2959874B2 (ja
Inventor
Tsunenori Kato
凡典 加藤
Hideo Hotta
日出男 堀田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Dai Nippon Printing Co Ltd
Original Assignee
Dai Nippon Printing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Dai Nippon Printing Co Ltd filed Critical Dai Nippon Printing Co Ltd
Priority to JP3161813A priority Critical patent/JP2959874B2/ja
Publication of JPH0513655A publication Critical patent/JPH0513655A/ja
Application granted granted Critical
Publication of JP2959874B2 publication Critical patent/JP2959874B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/4826—Connecting between the body and an opposite side of the item with respect to the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73215—Layer and wire connectors

Landscapes

  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】 【目的】リード表面に形成する絶縁部の位置を高精度に
設定すると共に厚みの影響を受けることなくリードに絶
縁性を持たせるようにし、しかもコストを低減する。 【構成】エッチングによりリードフレーム部材３ｄのバ
スバーリード３ｂ表面の所定位置にハーフエッチング部
９を形成する。次に、Ｘ−Ｙステージ付きディスペンサ
ーを用い、そのディスペンサーノズル１１からアクリル
等のＵＶ光硬化型樹脂をハーフエッチング部９に注入塗
布する。その後、ＵＶ光を照射してＵＶ光硬化型樹脂を
硬化させることにより、ハーフエッチング部９に絶縁性
樹脂膜１０を形成する。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、半導体装置等の電子制
御装置を組み立てる際に使用されるリードフレーム及び
その製造方法に関するものである。
【０００２】
【従来の技術】半導体装置を組み立てる際に使用される
リードフレームは、金属薄板をエッチングやスタンピン
グにより加工することにより製造される。このリードフ
レームは、搭載する半導体素子等の電子制御部品または
外部回路に接続される所定数のリードを有しており、金
属薄板から形成されることにより、それらのリードは導
電性を有している。このリードフレームに半導体素子等
の電子制御部品を搭載し樹脂により封止することによ
り、半導体装置等の電子制御装置のパッケージが形成さ
れる。
【０００３】ところで、このリードフレームを用いたパ
ッケージにおいては、リードと電子制御部品の電極とが
ワイヤにより電気的に接続されるようになっているが、
その場合リードの表面に部分的に絶縁性を持たせる必要
がある場合が生じる。例えば前述のようなパッケージと
して、近年ＬＯＣ（Lead On Chip）構造やＣＯＬ（Chip
On Lead）構造と呼ばれる従来のパッケージ構造とは異
なり、半導体素子を搭載するアイランドのない構造のパ
ッケージが開発されているが、その一例としてＬＯＣ構
造のパッケージについて図８（ａ）及び（ｂ）を用いて
説明する。
【０００４】同図から明らかなように、このＬＯＣ構造
のパッケージ１は、半導体素子２の上にリードフレーム
３のインナーリード３ａの先端及び電源用として用いら
れるバスバーリード３ｂが、ポリイミドフィルムからな
る絶縁性フィルム４とその両面に設けられた熱硬化性あ
るいは熱可塑性接着剤５，６とからなる両面テープによ
り接合されていると共に、これら各リード３ａ，３ｂは
それぞれ半導体素子２の対応する各電極２ａとワイヤ７
により電気的に接続され、この状態で半導体素子２及び
各リード３ａ，３ｂの一部が樹脂８により封止されて構
成されている。このようなＬＯＣ構造のパッケージ１に
おいては、インナーリード３ａと半導体素子２の電極２
ａとがワイヤ７によりバスバーリード３ｂを跨いで接続
されることになる。このためワイヤ７とバスバーリード
３ｂとがショートしないようにしなければならない。し
たがって、図９に示すようにバスバーリード３ｂの表面
には部分的にきわめて小さい範囲で絶縁性を必要とする
部分Ａが存在する。
【０００５】リードフレームのリード表面に絶縁性を持
たせる方法として、従来は次のような方法が採られてい
る。すなわち、図１０に示すように例えば半導体素子２
を搭載するアイランド３′ｃの周辺にインナーリード
３′ａの先端が配設された従来一般的な多ピンのリード
フレーム３′において、輸送時等にインナーリード３′
ａが変形することを防止するためにそれらインナーリー
ド３′ａを固定する目的で、従来ポリイミドフィルムに
熱硬化性接着剤を塗布したリード固定用テープ８をイン
ナーリード３′ａ上に張り付けている。このリード固定
用テープ８は各インナーリード３′ａとの間の電気的に
接続を防止するために絶縁性を有しており、したがって
このリード固定用のテープ８によりインナーリード３′
ａ表面に絶縁部が形成される。このように、従来はリー
ド固定用テープ８によりインナーリード３′ａ表面に絶
縁性を持たせている。
【０００６】
【発明が解決しようとする課題】しかしながら、このよ
うな従来の絶縁性を持たせる方法では、フィルムの打ち
抜きが所定の精度を確保するために、現在は２mm□のフ
ィルムまでの打ち抜きが限界であり、それ以上の小さな
フィルムの打ち抜きは実用上ほとんど不可能である。し
かも、フィルムが小さくなるほど、フィルムの張り付け
の位置精度が悪くなり、現在ではフィルムの張り付け位
置精度は±０.３mmが限界となっている。このように、
絶縁フィルムからなるリード固定用テープ８を張り付け
る従来の方法では、フィルム打ち抜き精度及びフィルム
張り付け精度の問題があり、前述のようなＬＯＣ構造の
リードフレームにおいてリード表面の一部にきわめて小
さな範囲で絶縁性を持たせることはほとんど不可能であ
る。
【０００７】また、フィルムの打ち抜きには形状に合わ
せた専用の金型が必要となり、そのため製造コストが高
いという問題がある。更に、ポリイミドフィルムは７０
〜１５０μｍの厚みを有しているため、インナーリード
に張り付けるときわめて厚くなり、今後ますます要望さ
れる薄型パッケージに十分に対応することはできないと
いう問題もある。
【０００８】本発明は、このような問題に鑑みてなされ
たものであり、その目的はリード表面に形成する絶縁部
の位置を高精度に設定できると共に厚みの影響を受ける
ことなくリードに絶縁性を持たせることができ、しかも
コストを低減できるリードフレーム及びその製造方法を
提供することである。
【０００９】
【課題を解決するための手段】前述の課題を解決するた
めに、請求項１の発明は、金属単体により形成され、搭
載する半導体素子等の電子制御部品または外部回路に接
続される所定数のリードを有し、半導体装置等の電子制
御装置組立用のリードフレームにおいて、前記リードの
少なくとも一つのリードにおける表面の少なくとも一部
に絶縁性樹脂膜が形成されていることを特徴としてい
る。請求項２の発明は、前記リードの少なくとも一つの
リードにおける表面の少なくとも一部にエッチングによ
るハーフエッチング部が形成されており、このハーフエ
ッチング部に絶縁性樹脂膜が形成されていることを特徴
としている。
【００１０】請求項３の発明は、請求項１または２記載
のリードフレームを製造する方法であって、エッチング
によりリードにハーフエッチング部を形成し、このハー
フエッチング部にディスペンサーにより樹脂を塗布する
と共に、該樹脂を硬化させることにより絶縁性樹脂膜を
形成することを特徴としている。請求項４の発明は、請
求項１または２記載のリードフレームを製造する方法で
あって、エッチングによりリードにハーフエッチング部
を形成し、このハーフエッチング部にスクリーン印刷に
より樹脂を塗布すると共に、該樹脂を硬化させることに
より絶縁性樹脂膜を形成することを特徴としている。
【００１１】請求項５の発明は、前記樹脂がＵＶ硬化型
アクリル系樹脂であり、該ＵＶ硬化型アクリル系樹脂に
ＵＶ光を照射して、そのＵＶ硬化型アクリル系樹脂を硬
化させて前記ハーフエッチング部に絶縁性樹脂膜を形成
することを特徴としている。請求項６の発明は、前記樹
脂がエポキシ系樹脂であり、該エポキシ系樹脂をオーブ
ンで加熱硬化させて前記ハーフエッチング部に絶縁性樹
脂膜を形成することを特徴としている。
【００１２】請求項７の発明は、エッチングによりリー
ドにハーフエッチング部を形成するとともにめっきを施
した後、前記ハーフエッチング部に樹脂を塗布すること
を特徴としている。
【００１３】請求項８の発明は、請求項１または２記載
のリードフレームを製造する方法であって、エッチング
によりリードにハーフエッチング部を形成した後、リー
ドフレームの両面にエッチング用レジスト膜を介してフ
ィルムをラミネートし、該フィルムの、前記ハーフエッ
チング部に対応する部分または前記ハーフエッチング部
に隣接する部分に切欠きによりフィルムカット部を形成
し、次いで化学蒸着法により該フィルムカット部を通し
て前記ハーフエッチング部に樹脂膜を形成させ、その後
前記フィルム及び前記エッチング用レジスト膜を剥離す
ることを特徴としている。
【００１４】請求項９の発明は、請求項１または２記載
のリードフレームを製造する方法であって、エッチング
によりリードにハーフエッチング部を形成した後エッチ
ング用レジスト膜を剥離し、めっき工程前のリードフレ
ームの両面にフィルムをラミネートし、該フィルムの、
前記ハーフエッチング部に対応する部分または前記ハー
フエッチング部に隣接する部分に切欠きによりフィルム
カット部を形成し、次いで化学蒸着法により該フィルム
カット部を通して前記ハーフエッチング部に樹脂膜を形
成させ、その後前記フィルムを剥離することを特徴とし
ている。
【００１５】請求項１０の発明は、請求項１または２記
載のリードフレームを製造する方法であって、エッチン
グによりリードにハーフエッチング部を形成すると共に
エッチング用レジスト膜を剥離し、次いでめっき工程を
行った後リードフレームの両面にフィルムをラミネート
し、該フィルムの、前記ハーフエッチング部に対応する
部分または前記ハーフエッチング部に隣接する部分に切
欠きによりフィルムカット部を形成し、次いで化学蒸着
法により該フィルムカット部を通して前記ハーフエッチ
ング部に樹脂膜を形成させ、その後前記フィルムを剥離
することを特徴としている。
【００１６】
【作用】このように構成された請求項１の発明において
は、リード表面の一部に絶縁性樹脂膜が形成されている
ので、ワイヤとリードとの絶縁が確保される。特に、請
求項２の発明では、リードに形成されたハーフエッチン
グ部に絶縁性樹脂膜が形成されているので、絶縁性樹脂
膜によるリードの厚みがほとんど増大しない。
【００１７】また、請求項３ないし１０の発明において
は、絶縁性樹脂膜をリードの所定位置に微小範囲でかつ
高精度にしかもリードの厚みを増大させることなく形成
することができるようになる。
【００１８】
【実施例】以下、図面を用いて本発明の実施例を詳細に
説明する。図１は本発明にかかるリードフレームの一実
施例を示す、図９におけるIーI線に沿う断面図、図２は
このリードフレームの製造方法の一実施例を説明する図
である。なお、図８及び図９に示すリードフレームと同
じ構成要素には、同じ符号を付すことにより、その詳細
な説明は省略する。
【００１９】図１に示すように、本実施例のリードフレ
ーム１はバスバーリード３ｂの絶縁性を必要とする部分
Ａに、ハーフエッチング部９が形成されていると共に、
このハーフエッチング部９にアクリル樹脂等のＵＶ光硬
化型樹脂またはエポキシ系樹脂等からなる絶縁性樹脂膜
１０が形成されている。この絶縁性樹脂膜１０により、
インナーリード３ａ及び半導体素子２の電極２ａを電気
的に接続するワイヤ７とバスバーリード３ｂとの間の絶
縁が確保される。
【００２０】次に、このように構成された本実施例のリ
ードフレーム１を製造する方法について説明する。図２
は、このリードフレーム１を製造する方法の一例とし
て、ディスペンサー法によるリードフレームの製造方法
について説明する図である。図２（ａ）に示すように、
まずエッチングによりリードフレーム部材３ｄのバスバ
ーリード３ｂ表面の所定位置にハーフエッチング部９を
形成する。次に、同図（ｂ）に示すようにＸ−Ｙステー
ジ付きディスペンサーを用い、そのディスペンサーノズ
ル１１からアクリル等のＵＶ光硬化型樹脂をハーフエッ
チング部９に注入塗布する。その後、ＵＶ光を照射して
ＵＶ光硬化型樹脂を硬化させることにより、ハーフエッ
チング部９に絶縁性樹脂膜１０を形成する。
【００２１】また絶縁性樹脂膜１０としてエポキシ系樹
脂を用いる場合には、バスバーリード３ｂのハーフエチ
ング部１０にＸ−Ｙステージ付きディスペンサーにより
エポキシ系樹脂をハーフエッチング部９に注入塗布す
る。その後、オーブンで加熱し、エポキシ系樹脂を硬化
させることにより、ハーフエッチング部９に絶縁性樹脂
膜１０を形成する。こうして、バスバーリード３ｂの所
定位置に絶縁性樹脂膜１０が形成されたリードフレーム
１が製造される。
【００２２】次に、このディスペンサー法によりリード
フレーム１を実際に製造した例について説明する。バス
バーリード３ｂの表面の必要部分にハーフエッチングを
施したリードフレーム部材３ｄを用意し、耐薬品性を考
慮して、樹脂の塗布後に薬品に浸す処理を行わない工程
を採用することにし、そのためにこのリードフレーム部
材３ｄにはワイヤボンディングに必要なＡｇめっきなど
の表面処理をあらかじめ施しておき、樹脂塗布の後にめ
っきを行わなくても済むようにした。
【００２３】塗布する樹脂として、ＵＶ硬化型アクリル
系樹脂あるいは熱硬化型エポキシ系樹脂を使用し、これ
らの両樹脂はハロゲン化物やＮａ、Ｋ等の活性金属など
のイオン化する物質を含まない樹脂を選択した。樹脂の
粘度はディスペンサー塗布用に調整し、２,０００〜２
０,０００ｃＰとすると共に、塗布する範囲は表１に示
すように幅０.４mm×長さ０.５mm×深さ０.７mmが最小
で、この他に幅、深さは同一で長さが０.６mm、１.３m
m、１.６mmの４種類の塗布範囲を設定した。
【００２４】樹脂の塗布は数値制御式Ｘ−Ｙステージ付
のディスペンサーを用いて上述の塗布範囲に合わせてデ
ィスペンサーノズル１１からの樹脂吐出量をコントロー
ルして行った。こうして製造されたリードフレーム１の
結果を表１に示す。
【００２５】
【表１】
【００２６】表１から明らかなように、樹脂塗布範囲が
いずれの場合にもリード側面への樹脂のはみ出しがない
と共に、樹脂発泡もなかった。
【００２７】このように構成された本実施例のリードフ
レーム１においては、ハーフエッチング部９は、エッチ
ングにより形成されているので高精度に位置が決められ
ると共に微細加工されるようになる。その上、Ｘ−Ｙス
テージ付きディスペンサーにより、ノズル１１がハーフ
エッチング部９に対して高精度に位置決めされるので、
樹脂はハーフエッチング部９に精度よく注入されるよう
になり、その結果絶縁性樹脂膜１０がバスバーリード３
ｂの所定位置に微小範囲でかつ高精度に形成される。
【００２８】また、絶縁性樹脂膜１０がインナーリード
３ａの厚みの薄くなったハーフエッチング部９に形成さ
れているので、絶縁性樹脂膜１０が形成されてもインナ
ーリード３ａはほとんど厚くなることはない。したがっ
て、薄型パッケージに確実にかつ十分に対応することが
できるようになる。更に、従来のようなフィルムの打ち
抜き用金型が不要となるので、製造コストが低減する。
【００２９】図３は本発明のリードフレームの製造方法
の他の実施例であり、スクリーン印刷法によるリードフ
レームの製造方法を説明する図である。図３に示すよう
に、この実施例のリードフレームの製造方法ではメタル
マスク１２を用いてスクリーン印刷することにより、バ
スバーリード３ｂのハーフエッチング部９に樹脂を塗布
して、絶縁性樹脂膜１０を形成する。
【００３０】前述のディスペンサー法による場合と同様
に、同じリードフレーム部材３ｄ、同じ塗布範囲（４種
類）、同じ材質の塗布用樹脂（ただし、粘度はスクリー
ン印刷用に調整）で、このスクリーン印刷法により実際
にリードフレーム１を製造したが、製造されたリードフ
レーム１はいずれも前述のディスペンサー法による場合
とほぼ同様の良好な結果が得られた。
【００３１】図４は本発明に係るリードフレームの他の
実施例を示す、図１と同様の断面図である。なお、図１
に示すリードフレームと同じ構成要素には同じ符号を付
すことにより、その詳細な説明は省略する。図４に示す
ように、この実施例のリードフレームにおいては、前述
の実施例と同様にバスバーリード３ｂの絶縁性を必要と
する部分に、ハーフエッチング部９が形成されていると
共に、このハーフエッチング部９の底面及び側面に比較
的薄い絶縁性樹脂膜１０が形成されている。この絶縁性
樹脂膜１０は耐熱性及び耐薬品性に優れ、イオン性不純
物が少ない例えばポリパラキシリレン等の化学蒸着法に
用いられる樹脂からなっている。この絶縁性樹脂膜１０
により、ワイヤ７とバスバーリード３ｂとの間の絶縁が
確保される。
【００３２】次に、このように構成されたこの実施例の
リードフレーム１を化学蒸着法（ＣＶＤ法）により製造
する方法について説明する。このＣＶＤ法によるリード
フレームの製造方法においては、３つのパターンを設定
している。
【００３３】図５はＣＶＤ法によるリードフレームの製
造方法の第１のパターンを説明する図である。図５
（ａ）に示すように、この第１のパターンでは、エッチ
ング後レジスト膜１３が付いたままのリードフレーム部
材３ｄを用いる。このリードフレーム部材３ｄはシート
状及びフレーム状のどちらでもよい。まず、エッチング
によりリードフレーム部材３ｄのバスバーリード３ｂ表
面の所定位置にハーフエッチング部９を形成する。エッ
チング終了後、同図（ｂ）に示すようにリードフレーム
部材３ｄの両面にエッチング用レジスト膜１３を付けた
状態でそのレジスト膜１３にフィルム１４をラミネート
する。次に、同図（ｃ）に示すようにフィルム１４の所
定位置の一部をカッター等により切り欠いて、フィルム
カット部１４ａを形成する。フィルムカットは、図６に
示すようにハーフエッチング部９上の部分をそのハーフ
エッチング部９の形状に合わせてカットするか、あるい
は図７に示すようにハーフエッチング部９の隣接部をカ
ットするかする。なお、フィルム１４のカット方法は、
前述のカッター等の機械的にカットする方法の他、レー
ザ加工でカットする方法もある。
【００３４】この状態で、ＣＶＤ法により樹脂膜形成工
程を行う。この工程では、フィルムカット部１４ａから
ガスがフィルム１４の内側に浸透し、ハーフエッチング
部９に蒸着することにより、ハーフエッチング部９に絶
縁性樹脂膜１０が形成される。その後、フィルムを及び
レジスト膜を剥離してめっき工程を行うことにより、ハ
ーフエッチング部９に絶縁性樹脂膜１０が形成されたリ
ードフレームが形成される。
【００３５】次に、ＣＶＤ法によるリードフレームの製
造方法の第２のパターンについて説明する。この第２パ
ターンでは、エッチング終了後レジスト膜１３を剥離し
た後、めっきする前のリードフレーム部材３ｄを用い
る。この第２パターンの工程は前述の第１パターンの工
程と同様に行われる。ただし、この第２パターンでは樹
脂膜蒸着後、フィルム１４のみ剥離することになる。
【００３６】最後に、ＣＶＤ法によるリードフレームの
製造方法の第３のパターンについて説明する。この第３
パターンでは、エッチング終了後レジスト膜１３を剥離
すると共に、めっきした後のリードフレーム部材３ｄを
用いる。この第３パターンの工程は前述の第１パターン
の工程とほぼ同様に行われる。ただし、この第３パター
ンでは樹脂膜蒸着後フィルム１４のみ剥離することにな
ると共に、樹脂膜蒸着後のめっき工程が不要となる。
【００３７】次に、このＣＶＤ法によりリードフレーム
１を実際に製造した例について説明する。バスバーリー
ド３ｂ表面の必要部分にハーフエッチングが施されたリ
ードフレーム部材３ｄを使用し、更にＣＶＤ法による樹
脂膜形成工程前のリードフレーム部材３ｄの状態とし
て、(1)エッチング後レジスト膜１３を剥離し、ワイヤ
ボンディングに必要な表面処理（Ａｇめっきなど）を予
め行っておいたもの、(2)エッチング後レジスト膜１３
を剥離していないもの、(3)エッチング後レジスト膜１
３を剥離したが、表面処理（Ａｇめっきなど）を予め行
っておいたものを用意した。(1)のリードフレーム部材
３ｄでは耐薬品性の悪い樹脂によっても絶縁性樹脂膜１
０を形成することが可能であり、(2)のリードフレーム
部材３ｄではその表面がレジスト膜１３で覆われている
ためフィルム１４のマスキング効果が安定し、更にリー
ドフレーム１を多数面付けしたシート状態でのマスキン
グが可能であるのでマスキング効率が高くなり、(3)の
リードフレーム部材３ｄでは(2)と同様の理由でマスキ
ング効率がよい。
【００３８】そして、マスキング済みのリードフレーム
部材３ｄを化学蒸着チャンバー内に入れ、室温減圧下で
ポリパラキシリレン樹脂膜を形成させた。ポリパラキシ
リレン樹脂はハロゲン化物やＮａ、Ｋ等の活性金属など
のイオン化する物質を含まず、耐薬品性及び絶縁性が良
好であるという特徴を有している。なお、ポリパラキシ
リレン樹脂として、日本パリレン社製；パリレンＮ、パ
リレンＣ、パリレンＤなどを用いた。
【００３９】樹脂膜を形成させるハーフエッチング部９
として、表２に示すように幅０.４mm×長さ０.５mm×深
さ０.７mmが最小で、この他に幅、深さは同一で長さが
０.６mm、１.３mm、１.６mmの４種類の寸法のものを設
定した。こうして製造されたリードフレームの結果を表
２に示す。
【００４０】
【表２】
【００４１】表２から明らかなように、樹脂膜は１５μ
ｍのきわめて薄くかつ均一の厚さに形成されたが、この
樹脂膜厚はμｍ単位で厚さの制御が可能であることがわ
かった。また、樹脂膜の金属との密着性も良好であると
共に、樹脂発泡もなかった。このように構成された本実
施例のリードフレーム１においても、リードフレームの
厚みを増大させることなく、リードに部分的に微小範囲
の表面絶縁性を持たせることができる。
【００４２】なお、前述のいずれの実施例でも、絶縁性
樹脂膜１０をバスバーリード３ｂに形成するものとして
いるが、本発明は他のリードに絶縁性樹脂膜１０を形成
することもできる。また、前述の実施例はＬＯＣ構造の
パッケージを用いて本発明を説明しているが、本発明は
他の構造のパッケージに使用されるリードフレームにも
適用することができる。
【００４３】更に、絶縁性樹脂膜１０をリードのハーフ
エッチング部９に設けるものとしているが、厚さがそれ
ほど問題にならないようなパッケージのリードフレーム
においては、ハーフエッチング部の形成されていないリ
ード表面に絶縁性樹脂膜１０を形成することもできる。
【００４４】
【発明の効果】以上の説明から明らかなように、本発明
のリードフレーム及びその製造方法によれば、絶縁性樹
脂膜をリードの所定位置に微小範囲でかつ高精度に形成
することができるようになる。また絶縁性樹脂膜が形成
されても、リードの厚みがそれほど増大することはな
く、したがって薄型パッケージに確実にかつ十分に対応
することができるようになる。更に、従来のようなフィ
ルムの打ち抜き用金型が不要となるので、コストが低減
する。
【図面の簡単な説明】
【図１】本発明にかかるリードフレームの一実施例を示
す、図９におけるIーI線に沿う断面図である。
【図２】このリードフレームの製造方法の一実施例を説
明する図である。
【図３】このリードフレームの製造方法の他の実施例を
説明する図である。
【図４】本発明にかかるリードフレームの他の実施例を
示す、図９におけるIーI線に沿う断面図である。
【図５】このリードフレームの製造方法の他の実施例を
説明する図である。
【図６】この実施例の製造方法におけるフィルムカット
の一例を説明する図である。
【図７】この実施例の製造方法におけるフィルムカット
の他の例を説明する図である。
【図８】従来のＬＯＣ構造のパッケージを示す、（ａ）
は部分的に切欠いて示す斜視図、（ｂ）は（ａ）におけ
るVIIIBーVIIIB線に沿う断面図である。
【図９】バスバーリードの絶縁性を必要とする部分を示
す図である。
【図１０】従来の一般的なリードフレームにおけるリー
ド固定用テープを示す図である。
【符号の説明】
１…ＬＯＣ構造のパッケージ、２…半導体素子、３…リ
ードフレーム、３ａ…インナーリード、３ｂ…バスバー
リード、３ｄ…リードフレーム部材、７…ワイヤ、８…
リード固定用テープ、９…ハーフエッチング部、１０…
絶縁性樹脂膜、１１…ディスペンサーノズル１１２…メ
タルマスク、１３…レジスト膜、１４…フィルム、１４
ａ…フィルムカット部

Claims (10)

    【特許請求の範囲】
  1. 【請求項１】 金属単体により形成され、搭載する半導
    体素子等の電子制御部品または外部回路に接続される所
    定数のリードを有し、半導体装置等の電子制御装置組立
    用のリードフレームにおいて、 前記リードの少なくとも一つのリードにおける表面の少
    なくとも一部に絶縁性樹脂膜が形成されていることを特
    徴とするリードフレーム。
  2. 【請求項２】 前記リードの少なくとも一つのリードに
    おける表面の少なくとも一部にエッチングによるハーフ
    エッチング部が形成されており、このハーフエッチング
    部に絶縁性樹脂膜が形成されていることを特徴とする請
    求項１記載のリードフレーム。
  3. 【請求項３】 請求項１または２記載のリードフレーム
    を製造する方法であって、 エッチングによりリードにハーフエッチング部を形成
    し、このハーフエッチング部にディスペンサーにより樹
    脂を塗布すると共に、該樹脂を硬化させることにより絶
    縁性樹脂膜を形成することを特徴とするリードフレーム
    の製造方法。
  4. 【請求項４】 請求項１または２記載のリードフレーム
    を製造する方法であって、 エッチングによりリードにハーフエッチング部を形成
    し、このハーフエッチング部にスクリーン印刷により樹
    脂を塗布すると共に、該樹脂を硬化させることにより絶
    縁性樹脂膜を形成することを特徴とするリードフレーム
    の製造方法。
  5. 【請求項５】 前記樹脂はＵＶ硬化型アクリル系樹脂で
    あり、該ＵＶ硬化型アクリル系樹脂にＵＶ光を照射して
    そのＵＶ硬化型アクリル系樹脂を硬化させて前記ハーフ
    エッチング部に絶縁性樹脂膜を形成することを特徴とす
    る請求項３または４記載のリードフレームの製造方法。
  6. 【請求項６】 前記樹脂はエポキシ系樹脂であり、該エ
    ポキシ系樹脂をオーブンで加熱硬化させて前記ハーフエ
    ッチング部に絶縁性樹脂膜を形成することを特徴とする
    請求項３または４記載のリードフレームの製造方法。
  7. 【請求項７】 エッチングによりリードにハーフエッチ
    ング部を形成するとともにめっきを施した後、前記ハー
    フエッチング部に樹脂を塗布することを特徴とする請求
    項３ないし６のいずれか１記載のリードフレームの製造
    方法。
  8. 【請求項８】 請求項１または２記載のリードフレーム
    を製造する方法であって、 エッチングによりリードにハーフエッチング部を形成し
    た後、リードフレームの両面にエッチング用レジスト膜
    を介してフィルムをラミネートし、該フィルムの、前記
    ハーフエッチング部に対応する部分または前記ハーフエ
    ッチング部に隣接する部分に切欠きによりフィルムカッ
    ト部を形成し、次いで化学蒸着法により該フィルムカッ
    ト部を通して前記ハーフエッチング部に樹脂膜を形成さ
    せ、その後前記フィルム及び前記エッチング用レジスト
    膜を剥離することを特徴とするリードフレームの製造方
    法。
  9. 【請求項９】 請求項１または２記載のリードフレーム
    を製造する方法であって、 エッチングによりリードにハーフエッチング部を形成し
    た後エッチング用レジスト膜を剥離し、めっき工程前の
    リードフレームの両面にフィルムをラミネートし、該フ
    ィルムの、前記ハーフエッチング部に対応する部分また
    は前記ハーフエッチング部に隣接する部分に切欠きによ
    りフィルムカット部を形成し、次いで化学蒸着法により
    該フィルムカット部を通して前記ハーフエッチング部に
    樹脂膜を形成させ、その後前記フィルムを剥離すること
    を特徴とするリードフレームの製造方法。
  10. 【請求項１０】 請求項１または２記載のリードフレー
    ムを製造する方法であって、 エッチングによりリードにハーフエッチング部を形成す
    ると共にエッチング用レジスト膜を剥離し、次いでめっ
    き工程を行った後リードフレームの両面にフィルムをラ
    ミネートし、該フィルムの、前記ハーフエッチング部に
    対応する部分または前記ハーフエッチング部に隣接する
    部分に切欠きによりフィルムカット部を形成し、次いで
    化学蒸着法により該フィルムカット部を通して前記ハー
    フエッチング部に樹脂膜を形成させ、その後前記フィル
    ムを剥離することを特徴とするリードフレームの製造方
    法。
JP3161813A 1991-07-02 1991-07-02 リードフレームの製造方法 Expired - Fee Related JP2959874B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3161813A JP2959874B2 (ja) 1991-07-02 1991-07-02 リードフレームの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3161813A JP2959874B2 (ja) 1991-07-02 1991-07-02 リードフレームの製造方法

Publications (2)

Publication Number Publication Date
JPH0513655A true JPH0513655A (ja) 1993-01-22
JP2959874B2 JP2959874B2 (ja) 1999-10-06

Family

ID=15742401

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3161813A Expired - Fee Related JP2959874B2 (ja) 1991-07-02 1991-07-02 リードフレームの製造方法

Country Status (1)

Country Link
JP (1) JP2959874B2 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0631315A1 (en) * 1993-06-25 1994-12-28 International Business Machines Corporation Semiconductor integrated circuit package of the "Lead on chip" type (LOC)
JPH07106498A (ja) * 1993-10-05 1995-04-21 Nec Corp 樹脂封止型半導体装置用リードフレームとその製造方法 および樹脂封止型半導体装置
EP0683518A3 (en) * 1994-05-16 1998-09-09 Hitachi, Ltd. Lead frame and semiconductor device
KR101041001B1 (ko) * 2008-08-29 2011-06-16 엘지이노텍 주식회사 다열형 리드프레임 반도체 패키지 및 그 제조방법

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0631315A1 (en) * 1993-06-25 1994-12-28 International Business Machines Corporation Semiconductor integrated circuit package of the "Lead on chip" type (LOC)
JPH07106498A (ja) * 1993-10-05 1995-04-21 Nec Corp 樹脂封止型半導体装置用リードフレームとその製造方法 および樹脂封止型半導体装置
EP0683518A3 (en) * 1994-05-16 1998-09-09 Hitachi, Ltd. Lead frame and semiconductor device
US5837567A (en) * 1994-05-16 1998-11-17 Hitachi, Ltd. Lead frame and semiconductor device
KR101041001B1 (ko) * 2008-08-29 2011-06-16 엘지이노텍 주식회사 다열형 리드프레임 반도체 패키지 및 그 제조방법

Also Published As

Publication number Publication date
JP2959874B2 (ja) 1999-10-06

Similar Documents

Publication Publication Date Title
JP3638771B2 (ja) 半導体装置
JPS6219062B2 (ja)
US4597177A (en) Fabricating contacts for flexible module carriers
JP2959874B2 (ja) リードフレームの製造方法
JPS61188957A (ja) 回路モジユ−ルの製造方法
JP2012084795A (ja) 実装部品仮固定用接着剤の供給方法、半導体装置の製造方法、部品実装用基板および半導体装置
JP3306981B2 (ja) 半導体装置用リードフレームへの接着剤塗布方法
JPS60100454A (ja) プリント配線板の製法
JPH02102563A (ja) 半導体装置とその製法
JPH0362542A (ja) 半導体装置及びその製造方法
JPS6395652A (ja) 保護材流出防止用ダムの形成方法
KR100491494B1 (ko) 반도체장치
JP2700257B2 (ja) 配線基板付きリードフレームとその製造方法
JPH0373593A (ja) フレキシブルプリント配線板の製造方法
JPH02153542A (ja) 集積回路装置の製造方法
JPS6152977B2 (ja)
JPS6155247B2 (ja)
JP2000309151A (ja) ペースト状物質の印刷方法
JPH03192793A (ja) 電気回路部品の実装方法
JPH04162734A (ja) 半導体装置及びその形成方法
JPH04337658A (ja) リードフレームとその製造方法
JP2002124596A (ja) 半導体装置およびその製造方法
JPH03133193A (ja) 反り防止材を有する電子部品搭載基板
JPS5910753Y2 (ja) 半導体装置
JPH0330988B2 (ja)

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees