JPH0513592A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH0513592A JPH0513592A JP16486991A JP16486991A JPH0513592A JP H0513592 A JPH0513592 A JP H0513592A JP 16486991 A JP16486991 A JP 16486991A JP 16486991 A JP16486991 A JP 16486991A JP H0513592 A JPH0513592 A JP H0513592A
- Authority
- JP
- Japan
- Prior art keywords
- film
- silicon
- aluminum
- contact hole
- thickness
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
(57)【要約】
【目的】埋め込みコンタクトにおいて、アルミニウム膜
中にシリコンノジュールが成長するのを防止する。 【構成】埋め込みコンタクトにおいて、多結晶シリコン
膜６とアルミニウム配線層７との間に窒化チタン膜８が
存在している。 【効果】多結晶シリコン膜６とアルミニウム配線層７の
間の窒化チタン膜８が、アルミニウムとシリコンが反応
するのを防ぐので、アルミニウム配線層７中にシリコン
ノジュールが成長するのを防止できる。
中にシリコンノジュールが成長するのを防止する。 【構成】埋め込みコンタクトにおいて、多結晶シリコン
膜６とアルミニウム配線層７との間に窒化チタン膜８が
存在している。 【効果】多結晶シリコン膜６とアルミニウム配線層７の
間の窒化チタン膜８が、アルミニウムとシリコンが反応
するのを防ぐので、アルミニウム配線層７中にシリコン
ノジュールが成長するのを防止できる。
Description
【０００１】
【産業上の利用分野】本発明は半動体装置に間し、特に
金属配線と下層配線の接続部に関する。
金属配線と下層配線の接続部に関する。
【０００２】
【従来の技術】近年、高度集積化の進行に伴い、コンタ
クトは高アスペクト比化する傾向にあり、埋め込みコン
タクトが採用されつつある。
クトは高アスペクト比化する傾向にあり、埋め込みコン
タクトが採用されつつある。
【０００３】以下に従来技術による半導体装置について
図３を参照して説明する。まず、図３（ａ）に示すよう
に、Ｐ型シリコン基板１上に選択酸化法を用いて厚さ５
００ｎｍのフィールド酸化膜２を形成して活性領域を区
画する。次に、活性領域にヒ素をエネルギー５０ｋｅ
Ｖ、ドーズ量１×１０16ｃｍ-2でイオン打ち込みしてｎ
型拡散層３を形成する。次に厚さ６００ｎｍの酸化シリ
コン膜４を堆積した後、リソグラフィ技術を用いてｎ型
拡散層３にまで達するコンタクトホール５を酸化シリコ
ン膜４に形成する。次にリンを含んだ多結晶シリコン膜
６を１０００ｎｍ堆積する。次に図３（ｂ）に示される
ように、多結晶シリコン膜６を厚さ１０００ｎｍ分エッ
チングして、酸化シリコン膜４上の多結晶シリコン膜６
を除去し、多結晶シリコン膜６をコンタクトホール５の
中のみに残す。次に厚さ１０００ｎｍのアルミニウム膜
を堆積した後、リングラフィ技術を用いてパターニング
してアルミニウム配線層７をコンタクトホール５上に形
成する。
図３を参照して説明する。まず、図３（ａ）に示すよう
に、Ｐ型シリコン基板１上に選択酸化法を用いて厚さ５
００ｎｍのフィールド酸化膜２を形成して活性領域を区
画する。次に、活性領域にヒ素をエネルギー５０ｋｅ
Ｖ、ドーズ量１×１０16ｃｍ-2でイオン打ち込みしてｎ
型拡散層３を形成する。次に厚さ６００ｎｍの酸化シリ
コン膜４を堆積した後、リソグラフィ技術を用いてｎ型
拡散層３にまで達するコンタクトホール５を酸化シリコ
ン膜４に形成する。次にリンを含んだ多結晶シリコン膜
６を１０００ｎｍ堆積する。次に図３（ｂ）に示される
ように、多結晶シリコン膜６を厚さ１０００ｎｍ分エッ
チングして、酸化シリコン膜４上の多結晶シリコン膜６
を除去し、多結晶シリコン膜６をコンタクトホール５の
中のみに残す。次に厚さ１０００ｎｍのアルミニウム膜
を堆積した後、リングラフィ技術を用いてパターニング
してアルミニウム配線層７をコンタクトホール５上に形
成する。
【０００４】
【発明が解決しようとする課題】前述した従来技術で
は、アルミニウム配線層がコンタクトホールを埋める多
結晶シリコン膜６と接しているため、アルミニウムとシ
リコンが反応してシリコンノジュールがアルミニウム配
線層７中に成長し、コンタクト抵抗が増大するという問
題点があった。
は、アルミニウム配線層がコンタクトホールを埋める多
結晶シリコン膜６と接しているため、アルミニウムとシ
リコンが反応してシリコンノジュールがアルミニウム配
線層７中に成長し、コンタクト抵抗が増大するという問
題点があった。
【０００５】
【課題を解決するための手段】本発明の半導体装置は第
１の導電層と、前記第１の導電層上に堆積された絶縁膜
と、前記絶縁膜に形成された前記第１の導電層に達する
コンタクトホールと、前記コンタクトホールを埋めるシ
リコン膜と、前記シリコン層に接触して設けられたバリ
ヤメタル膜と、前記バリヤメタル膜に接触して設けられ
た第２の導電層とを有するというものである。
１の導電層と、前記第１の導電層上に堆積された絶縁膜
と、前記絶縁膜に形成された前記第１の導電層に達する
コンタクトホールと、前記コンタクトホールを埋めるシ
リコン膜と、前記シリコン層に接触して設けられたバリ
ヤメタル膜と、前記バリヤメタル膜に接触して設けられ
た第２の導電層とを有するというものである。
【０００６】
【実施例】次に本発明について図面を参照して説明す
る。
る。
【０００７】図１（ａ），（ｂ）は本発明の第１の実施
例とその製造方法を説明するための工程順に示す縦断面
図である。
例とその製造方法を説明するための工程順に示す縦断面
図である。
【０００８】まず、図１（ａ）に示すように、ｐ型シリ
コン基板１上に選択酸化により厚さ５００ｎｍのフィー
ルド酸化膜２を形成して活性領域を区画する。次に、活
性領域にヒ素をエネルギー５０ｋｅＶ、ドーズ量１×１
０16ｃｍ-2でイオン打ち込みしてｎ型拡散層３を形成す
る。次に厚さ６００ｎｍの酸化シリコン膜４を堆積した
後、リソグラフィ技術を用いてｎ型拡散層３にまで達す
るコンタクトホール５を酸化シリコン膜４に形成する。
次にリンを含んだ多結晶シリコン膜６を１０００ｎｍ堆
積する。次に図１（ｂ）に示すように、多結晶シリコン
膜６を厚さ１０００ｎｍ分エッチッグして、酸化シリコ
ン膜４の多結晶シリコン膜６を除去し、多結晶シリコン
膜６をコンタクトホール５の中のみに残す。次に厚さ１
００ｎｍの窒化チタン膜（バリヤメタル膜）を堆積した
後、厚さ１０００ｎｍのアルミニウム膜を堆積する。次
にリソグラフィ技術を用いてパターンニングして、窒化
チタン膜８およびアルミニウム配線層７をコンタクトホ
ール５上に形成する。
コン基板１上に選択酸化により厚さ５００ｎｍのフィー
ルド酸化膜２を形成して活性領域を区画する。次に、活
性領域にヒ素をエネルギー５０ｋｅＶ、ドーズ量１×１
０16ｃｍ-2でイオン打ち込みしてｎ型拡散層３を形成す
る。次に厚さ６００ｎｍの酸化シリコン膜４を堆積した
後、リソグラフィ技術を用いてｎ型拡散層３にまで達す
るコンタクトホール５を酸化シリコン膜４に形成する。
次にリンを含んだ多結晶シリコン膜６を１０００ｎｍ堆
積する。次に図１（ｂ）に示すように、多結晶シリコン
膜６を厚さ１０００ｎｍ分エッチッグして、酸化シリコ
ン膜４の多結晶シリコン膜６を除去し、多結晶シリコン
膜６をコンタクトホール５の中のみに残す。次に厚さ１
００ｎｍの窒化チタン膜（バリヤメタル膜）を堆積した
後、厚さ１０００ｎｍのアルミニウム膜を堆積する。次
にリソグラフィ技術を用いてパターンニングして、窒化
チタン膜８およびアルミニウム配線層７をコンタクトホ
ール５上に形成する。
【０００９】このように、埋め込みコンタクト部におい
て多結晶シリコン膜６とアルミニウム配線層７との間に
窒化チタン膜８が設けられているのでシリコンノジュー
ルの発生が防止される。
て多結晶シリコン膜６とアルミニウム配線層７との間に
窒化チタン膜８が設けられているのでシリコンノジュー
ルの発生が防止される。
【００１０】図２（ａ）（ｂ）は本発明の第２の実施例
とその製造方法を説明するための工程順に示す縦断面図
である。
とその製造方法を説明するための工程順に示す縦断面図
である。
【００１１】まず図２（ａ）に示すようにｐ型シリコン
基板１上に選択酸化により厚さ５００ｎｍのフィールド
酸化膜２を形成して活性領域を区画する。次に、活性領
域にヒ素をエネルギー５０ｋｅＶ、ドーズ量１×１０16
ｃｍ-2でイオン打ち込みしてｎ型拡散層３を形成する。
次に厚さ６００ｎｍの酸化シリコン膜４を堆積した後、
リソグラフィ技術を用いてｎ型拡散層４上にまで達する
コンタクトホール５を酸化シリコン膜４上に形成する。
次に厚さ１０００ｎｍのリンを含んだ多結晶シリコン膜
６を堆積する。次に多結晶シリコン膜６を厚さ１０００
ｎｍ分エッチングして酸化シリコン膜４上の多結晶シリ
コン膜６を除去し、多結晶シリコン膜６をコンタクトホ
ール５の中のみに残す。次に厚さ１０００ｎｍのチタン
化タングステン膜を堆積した後、リソグラフィ技術を用
いてパターンニングしてチタン化タングステン膜９をコ
ンタクトホール５上とその近傍上に形成する。次に図２
（ｂ）に示されるように、厚さ１０００ｎｍのアルミニ
ウム膜を堆積した後、リソグラフィ技術を用いてパター
ニングしてアルミニウム配線層７ａ，７ｂを、チタン化
タングステン膜より幅広に、コンタクトホール５上に形
成する。次にパッシベーション膜として厚さ１０００ｎ
ｍのＰＳＧ膜１０を堆積する。
基板１上に選択酸化により厚さ５００ｎｍのフィールド
酸化膜２を形成して活性領域を区画する。次に、活性領
域にヒ素をエネルギー５０ｋｅＶ、ドーズ量１×１０16
ｃｍ-2でイオン打ち込みしてｎ型拡散層３を形成する。
次に厚さ６００ｎｍの酸化シリコン膜４を堆積した後、
リソグラフィ技術を用いてｎ型拡散層４上にまで達する
コンタクトホール５を酸化シリコン膜４上に形成する。
次に厚さ１０００ｎｍのリンを含んだ多結晶シリコン膜
６を堆積する。次に多結晶シリコン膜６を厚さ１０００
ｎｍ分エッチングして酸化シリコン膜４上の多結晶シリ
コン膜６を除去し、多結晶シリコン膜６をコンタクトホ
ール５の中のみに残す。次に厚さ１０００ｎｍのチタン
化タングステン膜を堆積した後、リソグラフィ技術を用
いてパターンニングしてチタン化タングステン膜９をコ
ンタクトホール５上とその近傍上に形成する。次に図２
（ｂ）に示されるように、厚さ１０００ｎｍのアルミニ
ウム膜を堆積した後、リソグラフィ技術を用いてパター
ニングしてアルミニウム配線層７ａ，７ｂを、チタン化
タングステン膜より幅広に、コンタクトホール５上に形
成する。次にパッシベーション膜として厚さ１０００ｎ
ｍのＰＳＧ膜１０を堆積する。
【００１２】本発明の第２の実施例では、アルミニウム
膜を堆積する前にチタン化タングステン膜９がパターン
ニングされているので、アルミニウム配線層７ａ，７ｂ
をパターンニングする際にはアルミニウム膜のみをエッ
チングすればよく、エッチングが簡単になっている。ま
た、アルミニウム配線層７ａとアルミニウム配線層７ｂ
の間の領域では、アルミニウム配線層の周辺部で下にチ
タン化タングステン膜が無い分高さが低くなっており、
ＰＳＧ膜１０のカバレッジが良くなっている。
膜を堆積する前にチタン化タングステン膜９がパターン
ニングされているので、アルミニウム配線層７ａ，７ｂ
をパターンニングする際にはアルミニウム膜のみをエッ
チングすればよく、エッチングが簡単になっている。ま
た、アルミニウム配線層７ａとアルミニウム配線層７ｂ
の間の領域では、アルミニウム配線層の周辺部で下にチ
タン化タングステン膜が無い分高さが低くなっており、
ＰＳＧ膜１０のカバレッジが良くなっている。
【００１３】以上の説明において、アルミニウム配線層
は、純粋なアルミニウム膜のみでなくシリコンや銅など
の不純物を含むアルミニウム系配線層の代表例としてあ
げた。
は、純粋なアルミニウム膜のみでなくシリコンや銅など
の不純物を含むアルミニウム系配線層の代表例としてあ
げた。
【００１４】
【発明の効果】以上説明したように本発明は、埋め込み
コンタクトにおいて、多結晶シリコンとアルミニウム配
線層の間にバリヤメタル層が存在しているので、シリコ
ンとアルミニウムが反応してアルミニウム系配線層中に
シリコンノジュールが成長するのを妨げるため、コンタ
クト抵抗の増大を防いだ高信頼度の半導体層置を提供で
きるという効果を有する。
コンタクトにおいて、多結晶シリコンとアルミニウム配
線層の間にバリヤメタル層が存在しているので、シリコ
ンとアルミニウムが反応してアルミニウム系配線層中に
シリコンノジュールが成長するのを妨げるため、コンタ
クト抵抗の増大を防いだ高信頼度の半導体層置を提供で
きるという効果を有する。
【図１】本発明の第１の実施例とその製造方法を説明す
るため（ａ），（ｂ）に分図して示す工程順断面図であ
る。
るため（ａ），（ｂ）に分図して示す工程順断面図であ
る。
【図２】本発明の第２の実施例とその製造方法を説明す
るため（ａ），（ｂ）に分図して示す工程順断面図であ
る。
るため（ａ），（ｂ）に分図して示す工程順断面図であ
る。
【図３】従来の半導体装置とその製造方法を説明するた
め（ａ），（ｂ）に分図して示す工程順断面図である。
め（ａ），（ｂ）に分図して示す工程順断面図である。
１ ｐ型シリコン基板
２ フィールド酸化膜
３ ｎ型拡散層
４ 酸化シリコン
５ コンタクトホール
６ 多結晶シリコン膜
７，７ａ，７ｂ アルミニウム配線層
８ 窒化チタン膜
９ チタン化タングステン膜
１０ ＰＳＧ膜
Claims (2)
- 【請求項１】 第１の導電層と、前記第１の導電層上に
堆積された絶縁膜と、前記絶縁膜に形成された前記第１
の導電層に達するコンタクトホールと、前記コンタクト
ホールを埋めるシリコン膜と、前記シリコン層に接触し
て設けられたバリヤメタル膜と、前記バリヤメタル膜に
接触さて設けられた第２の導電層とを有することを特徴
とする半導体装置。 - 【請求項２】 第１の導電層は半導体基板表面部に設け
られた不純物拡散層であり、第２の導電層はアルミニウ
ム系配線層である請求項１記載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16486991A JPH0513592A (ja) | 1991-07-05 | 1991-07-05 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16486991A JPH0513592A (ja) | 1991-07-05 | 1991-07-05 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0513592A true JPH0513592A (ja) | 1993-01-22 |
Family
ID=15801473
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16486991A Pending JPH0513592A (ja) | 1991-07-05 | 1991-07-05 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0513592A (ja) |
-
1991
- 1991-07-05 JP JP16486991A patent/JPH0513592A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2639355B2 (ja) | 半導体装置およびその製造方法 | |
| US5243220A (en) | Semiconductor device having miniaturized contact electrode and wiring structure | |
| US7365400B2 (en) | Semiconductor device and method for manufacturing the same | |
| JPS61501808A (ja) | 半導体デバイスにおいて不純物を領域から領域へ転送する方法 | |
| US7709366B2 (en) | Semiconductor device and method of manufacturing the same | |
| US5600170A (en) | Interconnection structure of semiconductor device | |
| JP3321864B2 (ja) | 半導体装置とその製法 | |
| JPH07147329A (ja) | 半導体装置 | |
| JP3180951B2 (ja) | 半導体記憶装置およびその製造方法 | |
| JP2828438B2 (ja) | 半導体素子のポリサイド層形成方法 | |
| US5030587A (en) | Method of forming substantially planar digit lines | |
| JPH0513592A (ja) | 半導体装置 | |
| JP3190715B2 (ja) | 半導体装置およびその製造方法 | |
| JPH09213949A (ja) | 半導体装置の製造方法 | |
| US6521517B1 (en) | Method of fabricating a gate electrode using a second conductive layer as a mask in the formation of an insulating layer by oxidation of a first conductive layer | |
| JP2654175B2 (ja) | 半導体装置の製造方法 | |
| JP2855981B2 (ja) | 半導体装置の製造方法 | |
| JPH0513750A (ja) | 半導体装置 | |
| JP3107632B2 (ja) | 半導体装置の製造方法 | |
| JP3036034B2 (ja) | 半導体装置の製造方法 | |
| JPH04113655A (ja) | 半導体装置およびその製造方法 | |
| JP2822276B2 (ja) | 半導体装置の電極形成法 | |
| JP2556155B2 (ja) | 半導体装置の製造方法 | |
| JPH0212030B2 (ja) | ||
| JPH05235029A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19991102 |