JPH05135874A - マトリツクス薄膜ｅｌパネルのエージング方法 - Google Patents
マトリツクス薄膜ｅｌパネルのエージング方法Info
- Publication number
- JPH05135874A JPH05135874A JP3292635A JP29263591A JPH05135874A JP H05135874 A JPH05135874 A JP H05135874A JP 3292635 A JP3292635 A JP 3292635A JP 29263591 A JP29263591 A JP 29263591A JP H05135874 A JPH05135874 A JP H05135874A
- Authority
- JP
- Japan
- Prior art keywords
- electrodes
- voltage
- column
- row
- panel
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000032683 aging Effects 0.000 title claims abstract description 19
- 238000000034 method Methods 0.000 title claims description 17
- 239000010409 thin film Substances 0.000 title claims description 17
- 239000011159 matrix material Substances 0.000 title claims description 15
- 230000002431 foraging effect Effects 0.000 claims description 6
- 239000011521 glass Substances 0.000 claims description 5
- 239000000758 substrate Substances 0.000 claims description 5
- 230000000694 effects Effects 0.000 claims description 2
- 238000004904 shortening Methods 0.000 claims 1
- 230000015556 catabolic process Effects 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 4
- 230000006378 damage Effects 0.000 description 3
- 230000007547 defect Effects 0.000 description 2
- 239000010408 film Substances 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
- Y02B20/00—Energy efficient lighting technologies, e.g. halogen lamps or gas discharge lamps
- Y02B20/30—Semiconductor lamps, e.g. solid state lamps [SSL] light emitting diodes [LED] or organic LED [OLED]
Landscapes
- Electroluminescent Light Sources (AREA)
Abstract
(57)【要約】
【目的】 短時間で電圧−輝度特性の安定化が可能で、
しかも沿面放電による破壊のないマトリックス薄膜ＥＬ
パネルのエージング方法を提供することにある。 【構成】 マトリックス薄膜ＥＬパネル１のロー側電極
４，５は全て短絡し、カラム側電極２，３は複数のブロ
ックに分割し、ロー側電極４，５とカラム側電極２，３
の各ブロックとの間に時系列的に電圧を印加することを
特徴としている。
しかも沿面放電による破壊のないマトリックス薄膜ＥＬ
パネルのエージング方法を提供することにある。 【構成】 マトリックス薄膜ＥＬパネル１のロー側電極
４，５は全て短絡し、カラム側電極２，３は複数のブロ
ックに分割し、ロー側電極４，５とカラム側電極２，３
の各ブロックとの間に時系列的に電圧を印加することを
特徴としている。
Description
【０００１】
【産業上の利用分野】本発明はマトリックス薄膜ＥＬパ
ネルのエージング方法に関するものである。
ネルのエージング方法に関するものである。
【０００２】
【従来の技術】図３は、一般的によく知られた二重絶縁
構造のマトリックス薄膜ＥＬパネルの構造を示したもの
である。まず、ガラス基板上にカラム側電極（透明電
極、ＩＴＯ）をストライプ状に形成し、第１絶縁層を積
層する。さらに、発光層、第２絶縁層を積層した後、最
後にロー側電極（背面電極、Ａ１）をカラム側電極と直
交するようにストライプ状に形成する。このように作ら
れたマトリックス薄膜ＥＬパネルは、駆動回路に接続さ
れる前に、エージングと呼ばれる通電処理を行う。この
エージングの目的は大きく分けて次の２つである。
構造のマトリックス薄膜ＥＬパネルの構造を示したもの
である。まず、ガラス基板上にカラム側電極（透明電
極、ＩＴＯ）をストライプ状に形成し、第１絶縁層を積
層する。さらに、発光層、第２絶縁層を積層した後、最
後にロー側電極（背面電極、Ａ１）をカラム側電極と直
交するようにストライプ状に形成する。このように作ら
れたマトリックス薄膜ＥＬパネルは、駆動回路に接続さ
れる前に、エージングと呼ばれる通電処理を行う。この
エージングの目的は大きく分けて次の２つである。
【０００３】(1) 成膜直後の膜欠陥を除去する。
【０００４】(2) ＥＬパネルの電圧−輝度特性を安定化
する。
する。
【０００５】第１の目的を達成するためのエージング方
法として、発明者らは特願平３−１１２７２号に示すよ
うに、ロー側電極を線順次走査することで欠陥を微小破
壊させ除去するエージング法を提案している。また、第
２の目的を短時間で達成する方法として、例えば特開平
１−１１７２９６号公報に開示されているように、カラ
ム側電極を全て短絡しロー側電極を２分割して、カラム
側電極とロー側電極間に、ＧＮＤ及びエージングに充分
な電圧を交互に印加するエージング方法が提案されてい
る。
法として、発明者らは特願平３−１１２７２号に示すよ
うに、ロー側電極を線順次走査することで欠陥を微小破
壊させ除去するエージング法を提案している。また、第
２の目的を短時間で達成する方法として、例えば特開平
１−１１７２９６号公報に開示されているように、カラ
ム側電極を全て短絡しロー側電極を２分割して、カラム
側電極とロー側電極間に、ＧＮＤ及びエージングに充分
な電圧を交互に印加するエージング方法が提案されてい
る。
【０００６】
【発明が解決しようとする課題】しかしながら特願平３
−１１２７２号のエージング法では、電圧の印加を線順
次走査で行っているため、電圧−輝度特性を安定化する
のに多くの時間を必要としていた。また、特開平１−１
１７２９６号のエージング法では、ロー側電極間にも高
電圧が印加され、しかもロー側電極はＥＬ素子の最も表
面に形成されているため、これらの電極間に沿面放電等
による破壊が発生し易いという問題があった。
−１１２７２号のエージング法では、電圧の印加を線順
次走査で行っているため、電圧−輝度特性を安定化する
のに多くの時間を必要としていた。また、特開平１−１
１７２９６号のエージング法では、ロー側電極間にも高
電圧が印加され、しかもロー側電極はＥＬ素子の最も表
面に形成されているため、これらの電極間に沿面放電等
による破壊が発生し易いという問題があった。
【０００７】本発明は、係る課題に着目してなされたも
のであり、その目的とするところは、短時間で電圧−輝
度特性の安定化が可能で、しかも沿面放電による破壊の
ないマトリックス薄膜ＥＬパネルのエージング方法を提
供することにある。
のであり、その目的とするところは、短時間で電圧−輝
度特性の安定化が可能で、しかも沿面放電による破壊の
ないマトリックス薄膜ＥＬパネルのエージング方法を提
供することにある。
【０００８】
【課題を解決するための手段】係る問題点を解決するた
め本発明は、ガラス基板上にストライプ状にカラム側電
極を形成し、さらに上記カラム側電極上に薄膜ＥＬ層を
形成し、さらに上記ＥＬ層上に上記カラム側電極と直交
させてストライプ状にロー側電極を形成したマトリック
ス薄膜ＥＬパネルを得た後、上記カラム側電極と上記ロ
ー側電極間に所定の電圧を印加して電機光学的表示効果
を得るマトリックス薄膜ＥＬパネルのエージング法にお
いて、上記ロー側電極は全て短縮し、上記カラム側電極
は複数のブロックに分割し、上記ロー側電極と上記カラ
ム側電極の各ブロックとの間に時系列的に電圧を印加す
ることを特徴としている。
め本発明は、ガラス基板上にストライプ状にカラム側電
極を形成し、さらに上記カラム側電極上に薄膜ＥＬ層を
形成し、さらに上記ＥＬ層上に上記カラム側電極と直交
させてストライプ状にロー側電極を形成したマトリック
ス薄膜ＥＬパネルを得た後、上記カラム側電極と上記ロ
ー側電極間に所定の電圧を印加して電機光学的表示効果
を得るマトリックス薄膜ＥＬパネルのエージング法にお
いて、上記ロー側電極は全て短縮し、上記カラム側電極
は複数のブロックに分割し、上記ロー側電極と上記カラ
ム側電極の各ブロックとの間に時系列的に電圧を印加す
ることを特徴としている。
【０００９】
【作用】カラム側電極を分割して電圧を印加した場合、
カラム側電極間に高電圧が印加される。しかし、カラム
側電極はガラス基板と第１絶縁層によってサンドイッチ
されているため、電極間隔が同じ場合、ロー側電極を分
割するより放電が発生しにくい。
カラム側電極間に高電圧が印加される。しかし、カラム
側電極はガラス基板と第１絶縁層によってサンドイッチ
されているため、電極間隔が同じ場合、ロー側電極を分
割するより放電が発生しにくい。
【００１０】
【実施例】以下、本発明の実施例について説明する。な
お、これによって本発明が限定されるものではない。
お、これによって本発明が限定されるものではない。
【００１１】図１は本発明によるエージング方法を用い
たエージング回路の一実施例を示す回路図である。マト
リックス薄膜ＥＬパネル１の電極は、図に示すように、
カラム側電極（カラム側奇数電極２、カラム側偶数電極
３）を上下に、ロー側電極（ロー側奇数電極４、ロー側
偶数電極５）を左右に１本おきに取り出すように配置す
るのが一般的である。そこでロー側電極４，５を全て短
絡し、カラム側電極を奇数電極２と偶数電極３に分割し
た場合を考える。以下この回路図をもとに電圧印加のタ
イミングを説明する。ここでＨＶｃｃは、エージングに
充分な電圧とする。
たエージング回路の一実施例を示す回路図である。マト
リックス薄膜ＥＬパネル１の電極は、図に示すように、
カラム側電極（カラム側奇数電極２、カラム側偶数電極
３）を上下に、ロー側電極（ロー側奇数電極４、ロー側
偶数電極５）を左右に１本おきに取り出すように配置す
るのが一般的である。そこでロー側電極４，５を全て短
絡し、カラム側電極を奇数電極２と偶数電極３に分割し
た場合を考える。以下この回路図をもとに電圧印加のタ
イミングを説明する。ここでＨＶｃｃは、エージングに
充分な電圧とする。
【００１２】(1) トランジスタＱ１，Ｑ５をＯＮにし、
他のトランジスタはＯＦＦにする。これによって、ロー
側電極４，５及びロー側電極とＥＬ画素を介して容量結
合しているカラム側偶数電極３はＧＮＤ電圧、カラム側
奇数電極はＨＶｃｃの電圧になり、カラム側奇数電極の
画素にＨＶｃｃの電圧が印加される。
他のトランジスタはＯＦＦにする。これによって、ロー
側電極４，５及びロー側電極とＥＬ画素を介して容量結
合しているカラム側偶数電極３はＧＮＤ電圧、カラム側
奇数電極はＨＶｃｃの電圧になり、カラム側奇数電極の
画素にＨＶｃｃの電圧が印加される。
【００１３】(2) トランジスタＱ２，Ｑ３をＯＮにし、
他のトランジスタはＯＦＦにする。これによってロー側
電極及びロー側電極とＥＬ画素を介して容量結合してい
るカラム側奇数電極２は、ＧＮＤ電圧、カラム側偶数電
極はＨＶｃｃの電圧になり、カラム側偶数電極３の画素
にＨＶｃｃの電圧が印加される。
他のトランジスタはＯＦＦにする。これによってロー側
電極及びロー側電極とＥＬ画素を介して容量結合してい
るカラム側奇数電極２は、ＧＮＤ電圧、カラム側偶数電
極はＨＶｃｃの電圧になり、カラム側偶数電極３の画素
にＨＶｃｃの電圧が印加される。
【００１４】(3) トランジスタＱ１，Ｑ６をＯＮにし、
他のトランジスタはＯＦＦにする。これによってロー側
電極及びロー側電極とＥＬ画素を介して容量結合してい
るカラム側奇数電極３は、ＨＶｃｃ電圧、カラム側奇数
電極２はＧＮＤの電圧になり、カラム側奇数電極２の画
素に−ＨＶｃｃの電圧が印加される。
他のトランジスタはＯＦＦにする。これによってロー側
電極及びロー側電極とＥＬ画素を介して容量結合してい
るカラム側奇数電極３は、ＨＶｃｃ電圧、カラム側奇数
電極２はＧＮＤの電圧になり、カラム側奇数電極２の画
素に−ＨＶｃｃの電圧が印加される。
【００１５】(4) トランジスタＱ１，Ｑ４をＯＮにし、
他のトランジスタはＯＦＦにする。これによってロー側
電極４，５及びロー側電極とＥＬ画素を介して容量結合
しているカラム側奇数電極２は、ＨＶｃｃ電圧、カラム
側偶数電極はＧＮＤの電圧になり、カラム側偶数電極２
画素に−ＨＶｃｃの電圧が印加される。
他のトランジスタはＯＦＦにする。これによってロー側
電極４，５及びロー側電極とＥＬ画素を介して容量結合
しているカラム側奇数電極２は、ＨＶｃｃ電圧、カラム
側偶数電極はＧＮＤの電圧になり、カラム側偶数電極２
画素に−ＨＶｃｃの電圧が印加される。
【００１６】以上(1) 〜(4) の操作を順次行うことで、
マトリックス薄膜ＥＬパネル１をエージングするのに必
要な電圧を印加できる。図２にこのときの印加電圧波形
を示す。
マトリックス薄膜ＥＬパネル１をエージングするのに必
要な電圧を印加できる。図２にこのときの印加電圧波形
を示す。
【００１７】
【発明の効果】本発明により、沿面放電等による破壊無
しに短時間でマトリックス薄膜ＥＬパネルの電圧−輝度
特性を安定化できる。
しに短時間でマトリックス薄膜ＥＬパネルの電圧−輝度
特性を安定化できる。
【図１】本発明によるエージング方法を用いたエージン
グ回路の一実施例を示す回路図である。
グ回路の一実施例を示す回路図である。
【図２】図１のエージング回路で印加される電圧波形を
示すタイミングチャートである。
示すタイミングチャートである。
【図３】マトリックス薄膜ＥＬパネルの構造を示す図で
ある。
ある。
１ マトリックス薄膜ＥＬパネル ２ カラム側奇数電極 ３ カラム側偶数電極 ４ ロー側奇数電極 ５ ロー側偶数電極 ６ ガラス基板 ７ カラム側電極 ８ 第１絶縁層 ９ 発光層 １０ 第２絶縁層 １１ ロー側電極
Claims (3)
- 【請求項１】 ガラス基板上にストライプ状にカラム側
電極を形成し、さらに上記カラム側電極上に薄膜ＥＬ層
を形成し、さらに上記ＥＬ層上に上記カラム側電極と直
交させてストライプ状にロー側電極を形成したマトリッ
クス薄膜ＥＬパネルを得た後、上記カラム側電極と上記
ロー側電極間に所定の電圧を印加して電機光学的表示効
果を得るマトリックス薄膜ＥＬパネルのエージング法に
おいて、上記ロー側電極は全て短縮し、上記カラム側電
極は複数のブロックに分割し、上記ロー側電極と上記カ
ラム側電極の各ブロックとの間に時系列的に電圧を印加
することを特徴とするマトリックス薄膜ＥＬパネルのエ
ージング方法。 - 【請求項２】 上記カラム側電極にエージングに充分な
電圧、上記ロー側電極にＧＮＤ電圧を印加する過程と、
上記カラム側電極にＧＮＤ電圧、上記ロー側電極にエー
ジングに充分な電圧を印加する過程とを交互に行い、単
一の高電圧電源でエージングが可能なことを特徴とする
請求項１記載のマトリックス薄膜ＥＬパネルのエージン
グ方法。 - 【請求項３】 上記カラム側電極の分割を奇数電極と偶
数電極の２分割にしたことを特徴とした請求項１又は２
記載のマトリックス薄膜ＥＬパネルのエージング方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3292635A JPH05135874A (ja) | 1991-11-08 | 1991-11-08 | マトリツクス薄膜ｅｌパネルのエージング方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3292635A JPH05135874A (ja) | 1991-11-08 | 1991-11-08 | マトリツクス薄膜ｅｌパネルのエージング方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05135874A true JPH05135874A (ja) | 1993-06-01 |
Family
ID=17784345
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3292635A Pending JPH05135874A (ja) | 1991-11-08 | 1991-11-08 | マトリツクス薄膜ｅｌパネルのエージング方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05135874A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006003757A (ja) * | 2004-06-18 | 2006-01-05 | Optrex Corp | 有機ｅｌ表示装置用基板および有機ｅｌ表示装置 |
| JP2009187860A (ja) * | 2008-02-08 | 2009-08-20 | Denso Corp | 有機ｅｌ素子の製造方法 |
| JPWO2013157262A1 (ja) * | 2012-04-20 | 2015-12-21 | 株式会社Ｊｏｌｅｄ | 発光パネルの製造方法、エージング装置、発光パネルを備える表示装置 |
-
1991
- 1991-11-08 JP JP3292635A patent/JPH05135874A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006003757A (ja) * | 2004-06-18 | 2006-01-05 | Optrex Corp | 有機ｅｌ表示装置用基板および有機ｅｌ表示装置 |
| JP4499490B2 (ja) * | 2004-06-18 | 2010-07-07 | オプトレックス株式会社 | 有機ｅｌ表示装置用基板および有機ｅｌ表示装置 |
| JP2009187860A (ja) * | 2008-02-08 | 2009-08-20 | Denso Corp | 有機ｅｌ素子の製造方法 |
| JPWO2013157262A1 (ja) * | 2012-04-20 | 2015-12-21 | 株式会社Ｊｏｌｅｄ | 発光パネルの製造方法、エージング装置、発光パネルを備える表示装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100689311B1 (ko) | 액정표시장치 및 그 구동방법 | |
| US20080198283A1 (en) | Display apparatus | |
| JP2005292831A (ja) | 液晶表示装置 | |
| JP3063670B2 (ja) | マトリクス表示装置 | |
| US5132677A (en) | Active matrix-addressed display devices | |
| US4772099A (en) | Capacitive electrode configuration for liquid crystal displays | |
| JPH05135874A (ja) | マトリツクス薄膜ｅｌパネルのエージング方法 | |
| JPH0614154B2 (ja) | 液晶マトリクスパネル | |
| WO2018221477A1 (ja) | 液晶表示装置 | |
| JP5911105B2 (ja) | 有機ｅｌ照明装置のリペア方法 | |
| JP2776349B2 (ja) | 液晶表示装置の検査方法 | |
| JPH0460316B2 (ja) | ||
| EP0423887A2 (en) | Active matrix-addressed display devices | |
| JPH0635417A (ja) | アクティブマトリクス型薄膜トランジスタ液晶パネルの駆動方法 | |
| JP3177702B2 (ja) | 液晶表示装置の検査方法 | |
| JPH08304851A (ja) | 液晶表示装置 | |
| JPH0660984A (ja) | 薄膜エレクトロ・ルミネッセンス素子の電極構造 | |
| JPH05273938A (ja) | マトリックス薄膜エレクトロルミネッセンスパネルの駆動方法 | |
| JP3564037B2 (ja) | 液晶表示パネルの駆動方法および液晶表示パネル | |
| JPH01239531A (ja) | アクティブマトリックスアレイ及び液晶表示装置 | |
| JPH06148676A (ja) | アクティブマトリクス基板 | |
| JPS6319072B2 (ja) | ||
| JPH0434412A (ja) | アクティブマトリックス型液晶表示素子及びその駆動方法 | |
| JPH06149183A (ja) | 液晶表示装置 | |
| JPH10104647A (ja) | 液晶表示装置 |