JPH0513497A - 半導体取付装置 - Google Patents
半導体取付装置Info
- Publication number
- JPH0513497A JPH0513497A JP15918091A JP15918091A JPH0513497A JP H0513497 A JPH0513497 A JP H0513497A JP 15918091 A JP15918091 A JP 15918091A JP 15918091 A JP15918091 A JP 15918091A JP H0513497 A JPH0513497 A JP H0513497A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor element
- lead
- support link
- mounting device
- bonding
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Wire Bonding (AREA)
Abstract
(57)【要約】
【目的】半導体素子とテープキャリアをインナー・リー
ド・ボンディング時に半導体素子のエッジタッチするこ
となく取り付ける。 【構成】半導体素子１１の入出力端子用アルミ電極１２
上に金バンプ１３を形成する。半導体素子１１の端部１
１ａより若干内側の延出した状態で、絶縁性のサポート
リンク１４を有するテープキャリアＴＣのリード１５と
金バンプ１３をボンディング用ツール１７を用いて接続
する。
ド・ボンディング時に半導体素子のエッジタッチするこ
となく取り付ける。 【構成】半導体素子１１の入出力端子用アルミ電極１２
上に金バンプ１３を形成する。半導体素子１１の端部１
１ａより若干内側の延出した状態で、絶縁性のサポート
リンク１４を有するテープキャリアＴＣのリード１５と
金バンプ１３をボンディング用ツール１７を用いて接続
する。
Description
【０００１】
【産業上の利用分野】この発明は、半導体素子を絶縁層
および金属リードを有するテープキャリアに接続する半
導体取付装置に関する。
および金属リードを有するテープキャリアに接続する半
導体取付装置に関する。
【０００２】
【従来の技術】電子機器の小型軽量化の発展にともない
電子部品の高密度実装が盛んに行われている。その中で
液晶パネル用ドライバー、メモリカード用大容量メモリ
素子、パソコン用ＡＳＩＣなどのＩＣはテープキャリア
に実装して薄型、小型パッケージを実現する。ＴＣＰ
（Tape Carrier Package ）またはＴＡＢ（Tape Autom
ated Bonding ）が主流である。
電子部品の高密度実装が盛んに行われている。その中で
液晶パネル用ドライバー、メモリカード用大容量メモリ
素子、パソコン用ＡＳＩＣなどのＩＣはテープキャリア
に実装して薄型、小型パッケージを実現する。ＴＣＰ
（Tape Carrier Package ）またはＴＡＢ（Tape Autom
ated Bonding ）が主流である。
【０００３】図５は従来の半導体取付装置のプロセスを
示すものである。まず（ａ）において、半導体素子１の
入出力端子である厚みが 100μm 程度の接続用アルミ電
極２上にＴＣＰ実装用のＡｕメッキによるバンプ電極３
を形成する。（ｂ）において、先端を50μm 程度の幅と
するとともにＡｕメッキを施した銅リード５を形成し、
厚さ75μm 程度の絶縁性のポリイミドを材料とするサポ
ートリンク４で支持したＴＣＰテープを用意し、（ｃ）
に示すように、半導体素子１のバンプ電極３とリード５
とを位置合わせしたのち、一括ボンディング用のヒータ
ツール６または１ピン毎のボンディング用小型ツール７
を用いて、図６の平面図に示した熱圧着で接続する、い
わゆるＩＬＢ（Inner Lead Bonding）を行う。ＴＣＰは
ＩＬＢを含む接続部全面を樹脂封止したのち、基板など
への接続端子群８を打ち抜き金型を用いてカットとリー
ドフォーミングを行い、半田付けで接続する、いわゆる
ＵＬＢ（Under Lead Bonding）を行う。
示すものである。まず（ａ）において、半導体素子１の
入出力端子である厚みが 100μm 程度の接続用アルミ電
極２上にＴＣＰ実装用のＡｕメッキによるバンプ電極３
を形成する。（ｂ）において、先端を50μm 程度の幅と
するとともにＡｕメッキを施した銅リード５を形成し、
厚さ75μm 程度の絶縁性のポリイミドを材料とするサポ
ートリンク４で支持したＴＣＰテープを用意し、（ｃ）
に示すように、半導体素子１のバンプ電極３とリード５
とを位置合わせしたのち、一括ボンディング用のヒータ
ツール６または１ピン毎のボンディング用小型ツール７
を用いて、図６の平面図に示した熱圧着で接続する、い
わゆるＩＬＢ（Inner Lead Bonding）を行う。ＴＣＰは
ＩＬＢを含む接続部全面を樹脂封止したのち、基板など
への接続端子群８を打ち抜き金型を用いてカットとリー
ドフォーミングを行い、半田付けで接続する、いわゆる
ＵＬＢ（Under Lead Bonding）を行う。
【０００４】しかしながら、上記した従来の構成のもの
はボンディングツールを用いたＩＬＢのときに、リード
とＩＣチップ部が接触するエッジタッチが発生し、電気
的な不良が起こる。つまり、図６においてリード５を支
持するポリイミドのサポートリング４の幅はＴＣＰの平
面積を決定するため、出来る限り小さく設計する必要か
ら最小幅0.5mm 程度があり得る。さらにＩＬＢ条件でＩ
ＬＢ可能なボンディング温度を 200〜 500℃に設定する
と、ＩＬＢ前後に細い幅のサポートリンク４の膨張、収
縮を生じるばかりか、サポートリンク４上のリード５の
配線引き回しにより、複雑なバイメタル効果が発生す
る。結果的にサポートリンク４の変形を生じうねりによ
り、最悪の場合図７に示すようにリード５と半導体素子
１のエッジ部８が接触し、導電体特性を示す半導体素子
１のシリコン基板とエッジタッチを生じた入出力端子間
でリーク電流などが発生し、特性不良の原因となってい
た。半導体素子１の表面には絶縁処理のため、ガラス層
９を形成してあるが、エッジ部８はチップ切断のための
ダイシングの切断しろのためガラス層９の形成は不可能
なものとなっていた。
はボンディングツールを用いたＩＬＢのときに、リード
とＩＣチップ部が接触するエッジタッチが発生し、電気
的な不良が起こる。つまり、図６においてリード５を支
持するポリイミドのサポートリング４の幅はＴＣＰの平
面積を決定するため、出来る限り小さく設計する必要か
ら最小幅0.5mm 程度があり得る。さらにＩＬＢ条件でＩ
ＬＢ可能なボンディング温度を 200〜 500℃に設定する
と、ＩＬＢ前後に細い幅のサポートリンク４の膨張、収
縮を生じるばかりか、サポートリンク４上のリード５の
配線引き回しにより、複雑なバイメタル効果が発生す
る。結果的にサポートリンク４の変形を生じうねりによ
り、最悪の場合図７に示すようにリード５と半導体素子
１のエッジ部８が接触し、導電体特性を示す半導体素子
１のシリコン基板とエッジタッチを生じた入出力端子間
でリーク電流などが発生し、特性不良の原因となってい
た。半導体素子１の表面には絶縁処理のため、ガラス層
９を形成してあるが、エッジ部８はチップ切断のための
ダイシングの切断しろのためガラス層９の形成は不可能
なものとなっていた。
【０００５】
【発明が解決しようとする課題】上記した従来の半導体
素子とテープキャリアのリードをＩＬＢで接続するとき
ＩＬＢ時の加熱とその後の冷却にともなう熱ストレスに
より、サポートリンクが変形して半導体素子のエッジ部
とリードがタッチし、半導体素子の入出力端子間にリー
ク電流などが発生し、特性不良の要因となっていた。
素子とテープキャリアのリードをＩＬＢで接続するとき
ＩＬＢ時の加熱とその後の冷却にともなう熱ストレスに
より、サポートリンクが変形して半導体素子のエッジ部
とリードがタッチし、半導体素子の入出力端子間にリー
ク電流などが発生し、特性不良の要因となっていた。
【０００６】この発明は、上記問題点を解決すべく、Ｉ
ＬＢ時に発生するエッジタッチを防止するテープキャリ
アおよびその実装手段を提供することを目的とする。
ＬＢ時に発生するエッジタッチを防止するテープキャリ
アおよびその実装手段を提供することを目的とする。
【０００７】
【課題を解決するための手段】この発明はサポートリン
ク部の絶縁層を半導体素子とＩＣ間に配置し、さらに絶
縁層の一端を半導体素子内に延出し、半導体素子の端部
と電極パッド間に配置するテープキャリアの構造とす
る。
ク部の絶縁層を半導体素子とＩＣ間に配置し、さらに絶
縁層の一端を半導体素子内に延出し、半導体素子の端部
と電極パッド間に配置するテープキャリアの構造とす
る。
【０００８】
【作用】上記手段により、ＩＬＢ時の加熱とその後の冷
却にともなう熱ストレスによりサポートリンクが変形し
てもエッジ部でのリードと半導体素子間には絶縁層が存
在するため、エッジタッチを回避できる。
却にともなう熱ストレスによりサポートリンクが変形し
てもエッジ部でのリードと半導体素子間には絶縁層が存
在するため、エッジタッチを回避できる。
【０００９】
【実施例】以下、この発明の実施例につき図面を参照し
て詳細に説明する。図１はこの発明のー実施例のプロセ
スを示すものである。まず（ａ）に示すように半導体素
子１１の入出力端子用アルミ電極１２用に厚さが30μm
程度の金バンプ１３を形成する。次に（ｂ）に示すよう
に、厚さ50μm 程度のポリイミドを半導体素子１１と対
向する位置に配置し、一端が半導体素子１１の端部１１
ａより若干内側に延出したサポートリンク１４を有する
テープキャリアＴＣを用いてＡｕメッキ処理ずみのは厚
みが35μm 程度の銅リード１５とバンプ１３の位置決め
を行う。（ｃ）において、先端が 100μm 程度のセラミ
ック製の小型ボンディングツール１７を用いて、たとえ
ばステージ温度 200℃、荷重 100gf、時間50msec、超音
波出力0.25ｗで電極ごとにボンディングを行う。
て詳細に説明する。図１はこの発明のー実施例のプロセ
スを示すものである。まず（ａ）に示すように半導体素
子１１の入出力端子用アルミ電極１２用に厚さが30μm
程度の金バンプ１３を形成する。次に（ｂ）に示すよう
に、厚さ50μm 程度のポリイミドを半導体素子１１と対
向する位置に配置し、一端が半導体素子１１の端部１１
ａより若干内側に延出したサポートリンク１４を有する
テープキャリアＴＣを用いてＡｕメッキ処理ずみのは厚
みが35μm 程度の銅リード１５とバンプ１３の位置決め
を行う。（ｃ）において、先端が 100μm 程度のセラミ
ック製の小型ボンディングツール１７を用いて、たとえ
ばステージ温度 200℃、荷重 100gf、時間50msec、超音
波出力0.25ｗで電極ごとにボンディングを行う。
【００１０】図２は図１の部分拡大図である。サポート
リンク１４と半導体素子１１の絶縁ガラス膜１９が接触
し、エッジ部１８は僅かなギャップＧが形成でき、絶縁
特性の問題はない。またリード１５はボンディング時に
バンプ１３を変形させて、圧着すると同時に20μm 程度
下側にフォーミング変形するが、リード強度などのボン
ディング性の影響は少ない。
リンク１４と半導体素子１１の絶縁ガラス膜１９が接触
し、エッジ部１８は僅かなギャップＧが形成でき、絶縁
特性の問題はない。またリード１５はボンディング時に
バンプ１３を変形させて、圧着すると同時に20μm 程度
下側にフォーミング変形するが、リード強度などのボン
ディング性の影響は少ない。
【００１１】大型の一括ボンディングとしない理由は、
ボンディング加工精度と全ピンへの均一加工を可能にす
るためツールサイズは半導体素子１１のバンプ１３のサ
イズより大きくする必要がある。この場合サポートリン
ク１４がリード１５と半導体素子１１間に位置するため
にボンディングができないことによる。その後は従来ど
おりエポキシ系の封止樹脂を用い、接続部と半導体素子
１１全面に塗布して加熱硬化する。
ボンディング加工精度と全ピンへの均一加工を可能にす
るためツールサイズは半導体素子１１のバンプ１３のサ
イズより大きくする必要がある。この場合サポートリン
ク１４がリード１５と半導体素子１１間に位置するため
にボンディングができないことによる。その後は従来ど
おりエポキシ系の封止樹脂を用い、接続部と半導体素子
１１全面に塗布して加熱硬化する。
【００１２】図３は図１の（ｃ）を若干拡げて示した平
面図である。サポートリンク１４の幅は0.5mm 程度と
し、従来の設計自由度と何ら変わらず、さらに従来のよ
うにサポートリンク１４と半導体素子１１はギャップ幅
を設けるを必要としないことからＴＣＰサイズが小さく
できるという効果もある。
面図である。サポートリンク１４の幅は0.5mm 程度と
し、従来の設計自由度と何ら変わらず、さらに従来のよ
うにサポートリンク１４と半導体素子１１はギャップ幅
を設けるを必要としないことからＴＣＰサイズが小さく
できるという効果もある。
【００１３】この結果３２ピンのメモリＩＣで従来の30
％程度発生していたメモリＩＣのエッジタッチによりリ
ーク電流が多く流れて起こしていた特性不良をなくすこ
とができ、歩留まりが向上する。
％程度発生していたメモリＩＣのエッジタッチによりリ
ーク電流が多く流れて起こしていた特性不良をなくすこ
とができ、歩留まりが向上する。
【００１４】図４はこの発明の他の実施例を示すもので
ある。サポートリンク１４１を上記と同様に半導体素子
１１の内側に延出するが、リード１５１の上側に配置す
る。そしてスクリーン印刷などにより、半導体素子１１
の絶縁膜１９とラップして厚さ10μm 程度のレジスト膜
１２１を形成することで同様のエッジタッチ防止効果を
得ることができる。この方法はとくにＡｕバンプ１３１
がリード１５１側についている、あらかじめＡｕバンプ
を変形させずにリードに転写する工程のある転写バンプ
方式において有効である。
ある。サポートリンク１４１を上記と同様に半導体素子
１１の内側に延出するが、リード１５１の上側に配置す
る。そしてスクリーン印刷などにより、半導体素子１１
の絶縁膜１９とラップして厚さ10μm 程度のレジスト膜
１２１を形成することで同様のエッジタッチ防止効果を
得ることができる。この方法はとくにＡｕバンプ１３１
がリード１５１側についている、あらかじめＡｕバンプ
を変形させずにリードに転写する工程のある転写バンプ
方式において有効である。
【００１５】
【発明の効果】以上記載したようにこの発明の半導体取
付装置によれば、ＴＣＰのＩＬＢにおけるリードと半導
体素子のエッジ部に発生するエッジタッチをなくすこと
ができる。
付装置によれば、ＴＣＰのＩＬＢにおけるリードと半導
体素子のエッジ部に発生するエッジタッチをなくすこと
ができる。
【図１】（ａ）〜（ｃ）ともにこの発明のー実施例のプ
ロセスを示した断面図である。
ロセスを示した断面図である。
【図２】図１の要部を拡大した断面図である。
【図３】図１の（ｃ）の断面図を若干拡げて示した正面
図である。
図である。
【図４】この発明の他の実施例を示した断面図である。
【図５】（ａ）〜（ｃ）ともに従来の半導体取付装置の
プロセスを説明するための断面図である。
プロセスを説明するための断面図である。
【図６】図５の（ｃ）の断面図を若干拡げて示した正面
図である。
図である。
【図７】図５の要部を拡大した断面図である。
１１………半導体素子
１３………バンプ
１４………サポートリンク
１５………リード
ＴＣ………テープキャリア
Claims (2)
- 【請求項１】 半導体素子内の回路に接続した入出力用
の電極パッドと導電性のリード群を絶縁性のサポートリ
ンクで支持してなるテープキャリアのリード群とを接続
してなる半導体取付装置おいて、 上記サポートリンクの一端を、上記半導体素子の端部と
電極パッド間に配置してなることを特徴とする半導体取
付装置。 - 【請求項２】 リード群および半導体素子は、ほぼ電極
パッドのサイズを有するボンディングツールを用いて各
電極毎に接続してなることを特徴とする請求項１記載の
半導体取付装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15918091A JPH0513497A (ja) | 1991-06-28 | 1991-06-28 | 半導体取付装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15918091A JPH0513497A (ja) | 1991-06-28 | 1991-06-28 | 半導体取付装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0513497A true JPH0513497A (ja) | 1993-01-22 |
Family
ID=15688054
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15918091A Withdrawn JPH0513497A (ja) | 1991-06-28 | 1991-06-28 | 半導体取付装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0513497A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0630056A1 (en) * | 1993-05-28 | 1994-12-21 | Toshiba Ave Co., Ltd | Use of anisotropically conductive film for connecting leads of wiring board with electrode pads of photoelectric converting device and mounting method of the device |
-
1991
- 1991-06-28 JP JP15918091A patent/JPH0513497A/ja not_active Withdrawn
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0630056A1 (en) * | 1993-05-28 | 1994-12-21 | Toshiba Ave Co., Ltd | Use of anisotropically conductive film for connecting leads of wiring board with electrode pads of photoelectric converting device and mounting method of the device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6208025B1 (en) | Microelectronic component with rigid interposer | |
| JP2570637B2 (ja) | Ｍｃｍキャリア | |
| US7470568B2 (en) | Method of manufacturing a semiconductor device | |
| JPH0332914B2 (ja) | ||
| JPH0357618B2 (ja) | ||
| JP2889407B2 (ja) | 垂直半導体相互接続方法及び構成体 | |
| JP2606603B2 (ja) | 半導体装置及びその製造方法及びその実装検査方法 | |
| JPH0513497A (ja) | 半導体取付装置 | |
| JP2936819B2 (ja) | Ｉｃチップの実装構造 | |
| JP2001176940A (ja) | 半導体モジュールの製造方法 | |
| JPH06268141A (ja) | 電子回路装置の実装方法 | |
| JP2001015627A (ja) | 半導体装置および半導体装置の製造方法 | |
| JPH06151440A (ja) | 半導体装置およびその製造方法ならびに半導体装置の実装体 | |
| Hilleringmann | Packaging of Integrated Circuits | |
| JP4053507B2 (ja) | 半導体装置の製造方法 | |
| JPS5824014B2 (ja) | 実装体の製造方法 | |
| JP2929764B2 (ja) | 半導体装置 | |
| JP3019899B2 (ja) | マルチチップモジュールの製造方法 | |
| JPH0258245A (ja) | 半導体装置 | |
| JPH06188286A (ja) | テープキャリアパッケージ型半導体装置 | |
| JPH04275443A (ja) | 半導体集積回路装置 | |
| JPH06283649A (ja) | 半導体装置及びその製造方法 | |
| JPH088352A (ja) | 半導体装置および半導体実装基板の製造方法 | |
| JPH06232199A (ja) | フリップチップｉｃの実装構造 | |
| JPH0613428A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19980903 |