JPH05134905A - チヤネルコマンドワードトレース回路 - Google Patents

Abstract

(57)【要約】 【目的】 チャネルコマンドワードを用いてのエラー及
び障害等の解析を容易化する。 【構成】 プロセッサ２０からのレジスタ選択信号３と
レジスタ読み出し信号４を入力し、書き込み信号５及び
カウントアップ信号６を出力するメモリ制御回路３０
と、カウントアップ信号６を入力しアドレスカウント信
号７を出力するカウンタ４０と、書き込み信号５及びア
ドレスカウント信号を入力し順次にチャネルコマンドワ
ードを記憶していくチャネルコマンドワードメモリ５０
とを有することを特徴とするチャネルコマンドワードト
レース回路。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明はチャネルコマンドワード
トレース方式に関する。

【０００２】

【従来の技術】従来のチャネルコマンドワードのトレー
スは、プロセッサ内のファームウェアにより一部だけメ
モリへの書き込みが行われていた。

【０００３】

【発明が解決しようとする課題】この従来のチャネルコ
マンドワードトレース方式では、ファームウェアによっ
てメモリへの書き込みが行われる為、ステップ数等の問
題から、高速での処理が必要な場合にはメモリへの書き
込みが行われてないので、エラー及び障害等が発生して
チャネルコマンドワードの軌跡を必要とする場合に、有
効なデータを得ることができないという問題点があっ
た。

【０００４】

【課題を解決するための手段】本発明のチャネルコマン
ドワードトレース回路は、プロセッサからのレジスタ選
択信号及びレジスタ読出し信号を入力して、書き込み信
号及びカウントアップ信号を出力するメモリ制御回路
と、前記カウントアップ信号を入力し、アドレスカウン
ト信号を出力するカウンタと、前記書き込み信号及びア
ドレスカウント信号を入力し、順次にチャネルコマンド
ワードを記憶していくチャネルコマンドワードメモリと
を有している。

【０００５】

【実施例】次に本発明について図面を用いて説明する。

【０００６】本発明の一実施例を示す図１において、１
０はＩ／Ｏバス１に接続されプロセッサ２０からの指示
によりＩ／Ｏバス１の制御を行うＩ／Ｏバス制御回路、
２０はＩ／Ｏバス制御回路１０に指示を出すプロセッ
サ、３０はプロセッサ２０からのレジスタ選択信号３と
レジスタ読出し信号４及びＩ／Ｏバス制御回路１０から
のデータバス２を入力し、書き込み信号５とカウントア
ップ信号６を出力するメモリ制御回路、４０はメモリ制
御回路３０からのカウントアップ信号６によりカンウン
トするカウンタ、５０はメモリ制御回路３０からの書き
込み信号５及びカウンタ４０からのアドレスカウント信
号７を入力し、チャネルコマンドワードを順次に記憶し
ていくチャネルコマンドワードメモリである。

【０００７】また、３は、プロセッサ２０によってチャ
ネルコマンドワードの格納されるレジスタを選択するレ
ジスタ選択信号、４は、レジスタ選択信号３によって選
択されたレジスタよりデータを読み出すためのレジスタ
読み出し信号、５はメモリ制御回路３０の指示によりチ
ャネルコマンドワードメモリ５０への書き込みを行う書
き込み信号、６はメモリ制御回路３０の指示によりカウ
ンタ４０をカウントアップさせるカウントアップ信号、
７はチャネルコマンドワードメモリ５０のどこにデータ
を記憶するかアドレスを指示するアドレスカウント信号
である。

【０００８】次に動作について説明する。

【０００９】Ｉ／Ｏバス１により接続されている上位装
置よりチャネルコマンドワードを受け取りたい場合、プ
ロセッサ２０は、Ｉ／Ｏバス制御回路１０に対してレジ
スタ選択信号３を送出する。そしてＩ／Ｏバス制御回路
１０内のチャネルコマンドワードが格納されるレジスタ
を選択し、チャネルコマンドワードはその選択したレジ
スタに書き込まれる。

【００１０】また、レジスタ読み出し信号４を送出する
ことにより、レジスタの内容をプロセッサ２０に読み出
すことができる。レジスタ選択信号３及びレジスタ読み
出し信号４は、同時にメモリ制御回路３０にも送られ、
メモリ制御回路３０は書き込み信号５を送出し、チャネ
ルコマンドワードメモリ５０への書き込みを行う。

【００１１】メモリ制御回路３０は、またカウントアッ
プ信号６をカウンタ４０に与え、カウンタ４０のカウン
トをアップさせる。そのアップしたカウントはアドレス
カウント信号７としてチャネルコマンドワードメモリ５
０に与えられる。

【００１２】上記動作によりチャネルコマンドワードを
チャネルコマンドワードメモリに順次に記憶させること
が可能となる。

【００１３】

【発明の効果】本発明は、以上のような構成を採用する
ことにより、エラー及び障害等でチャネルコマンドワー
ドの軌跡が必要な時に解析が容易に行われるという効果
を有する。

【図面の簡単な説明】

【図１】本発明の一実施例のブロック図である。

【符号の説明】

１０ Ｉ／Ｏバス制御回路 ２０ プロセッサ ３０ メモリ制御回路 ４０ カウンタ ５０ チャネルコマンドワードメモリ １ Ｉ／Ｏバス ２ データバス ３ レジスタ選択信号 ４ レジスタ読出し信号 ５ 書き込み信号 ６ カウントアップ信号 ７ アドレスカウント信号

Claims (1)

【特許請求の範囲】
1. 【請求項１】 Ｉ／Ｏバスによって接続されるＩ／Ｏバ
   ス制御回路と、ファームウェアにより制御されるプロセ
   ッサとを有する情報処理装置におけるチャネルコマンド
   ワードトレース回路において、 前記プロセッサからのレジスタ選択信号及びレジスタ読
   出し信号を入力して書き込み信号及びカウントアップ信
   号を出力するメモリ制御回路と、 前記カウントアップ信号を入力し、アドレスカウント信
   号を出力するカウンタと、 前記書き込み信号及び前記アドレスカウント信号を入力
   し、順次にチャネルコマンドワードを記憶していくチャ
   ネルコマンドワードメモリとを有することを特徴とする
   チャネルコマンドワードトレース回路。