JPH0513465A - 半導体装置 - Google Patents

Abstract

(57)【要約】 【目的】 半導体装置とその製造方法，特に分子線結晶
成長法により成長した化合物半導体装置の改良に関し，
高品質で安定的な化合物半導体装置を得ることを目的と
する。 【構成】 化合物半導体基板１の表面上に直に設けら
れ，高絶縁性の低温成長層よりなるバッファ層２と, バ
ッファ層２上に設けられて半導体装置が形成される能動
層３と, バッファ層２と能動層３とに接して形成され,
バッファ層２及び／叉は能動層３にたいしてヘテロバリ
アを構成するバリア層５と, 能動層３に設けられる素子
の各々を他の素子から電気的に分離する素子間分離領域
４とを有するように，また前記素子間分離領域４が前記
高絶縁バッファ層２まで達しているように，更に前記素
子間分離領域４が前記能動層３へのイオンの選択的な注
入によって形成された不活性領域を有する素子間分離領
域４であるように構成する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は，半導体装置に係わり，
特に分子線結晶成長法により成長した化合物半導体装置
の改良に関する。

【０００２】従来は，サイドゲート効果を抑止するため
に，基板と能動層との間に高絶縁バッファ層を形成して
いた。しかし，従来法では，基板上にまずバッファ層を
数千Å成長し，その上に高絶縁バッファ層を成長してい
た。このバッファ層は，半導体基板と高絶縁バッファ層
との間の歪緩和の効果を得るために必要だと考えられて
いたためである。

【０００３】本発明では，半導体基板上に直接に低温成
長バッファ層を形成した時は，その下にバッファ層を形
成した場合と同じ効果が得られることを見出し，高絶縁
バッファ層直下のバッファ層を無くして高スループット
化を果たすことにある。

【０００４】近年のコンピュータの高速化の要求にとも
ない，ＨＥＭＴやＧａＡｓ系ＦＥＴ等の化合物半導体の
高集積化が望まれている。この様な超高速素子の高集積
化を行うためには，サイドゲート効果を抑止し，回路動
作マージンを大きくしなくてはならない。

【０００５】また，現在では，低雑音半導体装置や超高
速集積回路として製品が出荷される段階にあり，高性能
化のみならず製造における高スループット化も望まれて
いる。

【０００６】

【従来の技術】図３〜図４は従来例の説明図である。図
において，16はGaAs基板, 17は低温成長ｉ−ＧａＡｓ
層，18はｉ−ＧａＡｓ層，19はｎ−ＡｌＧａＡｓ層，20
はｎ−ＧａＡｓ層，21は酸素（Ｏ）イオン注入部，22は
ゲート電極, 23はソース電極,24はドレイン電極, 25は
ｉ−ＧａＡｓ層，26はｉ−ＧａＡｓ層，27は超格子層,
28はｉ−ＧａＡｓ層である。

【０００７】従来の化合物半導体集積回路用エピタキシ
ャル結晶において，サイドゲート効果を抑止するために
は高抵抗のバッファ層の導入が有効であり，ＭＢＥ法に
おいては低温成長バッファ層を挿入する構造がよく知ら
れている。

【０００８】低温成長層とは, 一般に１００℃から３０
０℃で成長された層のことを言い，低温成長バッファ層
は例えばＧａＡｓ系結晶を成長する場合，一般的な高品
質なＧａＡｓ結晶の成長温度が５００℃から６８０℃で
あるのに対し，約２００℃で成長したものである。

【０００９】図３〜図４にＨＥＭＴを用いた例を示す。
この様な低温成長バッファ層17は一般的にはＧａＡｓ基
板16の直上に挿入するが，この場合，低温成長ｉ−Ｇａ
Ａｓ層17上に約５，０００Å以上の比較的厚く, また抵
抗が高い高品質バッファ層として，ｉ−ＧａＡｓ層18を
成長しないと，その上部に成長されるＦＥＴのチャネル
等の能動層にまで結晶欠陥が延びてしまい, その品質が
低下する。

【００１０】しかし，この様な構造では，酸素イオン注
入等による素子間分離において，酸素注入部21である素
子間分離領域が高抵抗の低温成長ｉ−ＧａＡｓ層17まで
到達しないため，サイドゲート効果の抑止が不十分にな
ってしまう。

【００１１】この欠点を解決するために，低温成長バッ
ファ層をより能動層近くに配置させた例を図４に示す。
図４の様に，素子間分離領域であるＯイオン注入部21を
低温成長ｉ−ＧａＡｓ層17まで到達する様にすると，サ
イドゲート効果は十分に抑止することができるが，高品
質であるバッファ層のｉ−ＧａＡｓ層18が薄いため, Ｆ
ＥＴの特性は劣化してしまう。

【００１２】

【発明が解決しようとする課題】したがって，サイドゲ
ート効果を抑止し，ＦＥＴ特性の劣化を防止し，高スル
ープット化を同時に実現するバッファ構造を考える必要
がある。

【００１３】本発明は，上記問題点を解決する構造の半
導体装置を得ることを目的として提供されるものであ
る。

【００１４】

【課題を解決するための手段】図１は本発明の原理説明
図である。図において，１は半導体基板，２は高絶縁性
バッファ層，３は能動層，４は素子間分離領域，５はヘ
テロバリア層である。

【００１５】上記の問題点において，サイドゲート効果
を抑止するためには，ＦＥＴの能動層３の近くに高絶縁
性バッファ層２を形成し，素子間分離領域４がこの高絶
縁バッファ層３まで届く様にすれば良い。

【００１６】しかし，高絶縁性バッファ層２となる低温
成長層を能動層３の近傍に位置させた場合，前記のよう
に能動層３の品質が低下してしまう。そこで本発明で
は，低温成長の高絶縁バッファ層２の上に結晶欠陥の拡
散を防止する超格子等のヘテロバリア層５の層を導入す
れば, ヘテロ界面にて結晶欠陥が曲げられ, 欠陥が能動
層３に到達し難くなるという知見に基づき，このヘテロ
バリア層５の採用によって能動層３の品質低下を抑える
ものである。

【００１７】

【作用】即ち，本発明では，ＭＢＥ成長による低温成長
バッファ層をＦＥＴ能動層付近に形成することによりサ
イドゲート効果を抑止し，かつ，超格子層により低温成
長バッファ層中の結晶欠陥の拡散を防止することによ
り，その上に形成されるＦＥＴ能動層の劣化を防ぎ，か
つ，半導体基板と低温成長バッファ層をなくすことによ
り高スループット化を果たすことにより，高品質な化合
物半導体高集積回路を安定的に得ようとするものであ
る。

【００１８】

【実施例】図２は本発明の一実施例の模式断面図であ
る。図において, ６はＧａＡｓ基板，７は低温成長ｉ−
ＧａＡｓ層，８はｉ−ＡｌＧａＡｓ層，９はｉ−ＧａＡ
ｓ層，10はｎ−ＡｌＧａＡｓ層，11はｎ−ＧａＡｓ層，
12はＯイオン注入部，13はゲート電極, 14はソース電
極, 15はドレイン電極である。

【００１９】図２の一実施例は，従来例と同様，ＨＥＭ
Ｔデバイスの例である。結晶成長にはＭＢＥ法を使用し
ている。結晶作成法を次に示す。まず，ＧａＡｓ基板６
をＡｓビームを照射しながら基板温度６５０℃にして，
基板表面の酸化膜を除去する。

【００２０】次に, ＧａＡｓ基板６にＡｓビームを照射
しながら，基板温度が２００°になるのを待ち，基板温
度が２００℃になったら，５００Åの厚さに低温成長ｉ
−ＧａＡｓ層７を成長する。

【００２１】続いて，Ａｓビームを照射しながら，基板
温度を６５０℃に上昇させ，５００Åの厚さにｉ−Ａｌ
ＧａＡｓ層８を成長する。更に，チャネル層となるｉ−
ＧａＡｓチャネル層９を１，０００Åの厚さに，キャリ
ア供給層であるｎ−ＡｌＧａＡｓ層10を５００Åの厚さ
に，キャップ層であるｎ−ＧａＡｓ層11を１００Åの厚
さに順次積層して結晶成長する。

【００２２】この例では，ＡｌＧａＡｓのＸ値は０．
３，キャリア供給層及びキャップ層のドーパントはＳｉ
を用い, 濃度は１．５×１０¹⁸ｃｍ^-3とする。前述の図
３は，比較のために示した従来例のＨＥＭＴの結晶構造
である。

【００２３】従来例と本発明との違いは，基板上の高品
質バッファ層であるｉ−ＧａＡｓ層の有無だけである。
両者の結晶を７７Ｋでホール測定を行い二次元電子ガス
の電気的特性を評価すると，表１のようになる。

【００２４】

【表１】

【００２５】表１で示されるように，基板上に高品質バ
ッファ層がなくても，二次元電子ガスの電気的特性に差
異がないことがわかる。次に，サイドゲート効果を評価
するために，次の加工プロセスを行った。

【００２６】まず，酸素イオン注入を行い，表面から高
絶縁性バッファ層２に達する素子間分離を行う。次に，
ＡｕＧｅ／Ａｕを真空蒸着法により蒸着し，合金化プロ
セスを行い，ソース及びドレイン電極を形成する。

【００２７】続いて，ゲート部のキャップ層のエッチン
グを行い，ゲートリセスを形成し，その部分にＡｌゲー
トを蒸着する。上記工程により，ＨＥＭＴデバイスが完
成する。

【００２８】本発明と従来例のサイドゲート効果を室温
及び８５Ｋで測定した。測定条件は，実際のＬＳＩでの
使用を考慮し，素子間分離距離２μｍの隣接したＨＥＭ
Ｔのソース・ドレイン電極にサイドゲート電圧を−５Ｖ
印加し，測定するＨＥＭＴのソース・ドレイン電圧を１
Ｖにし，その時のドレイン電流の変化を測定した。

【００２９】その結果，ドレイン電流の変化はほとんど
見られなかったことにより，両構造ともサイドゲート効
果はほとんど発生しないことを確認した。以上示したよ
うに，半導体基板と高絶縁性バッファ層間の高品質バッ
ファ層はＦＥＴ特性に全く影響しないことがわかった。

【００３０】また，低温成長層上のｉ−ＡｌＧａＡｓ層
の代わりにＧａＡｓ／ＡｌＧａＡｓの超格子を形成して
も，二次元電子ガス特性はほとんど同じ特性を示すこと
を確認した。

【００３１】実施例では，ＧａＡｓ系ＨＥＭＴの場合に
ついて述べたが，これに限らず，例えば，ＡｌＧａＡ
ｓ，ＩｎＧａＡｓ，ＩｎＡｌＡｓ等の他の材料を用いた
ＨＥＭＴであっても良いし，ＨＥＭＴ以外のＭＥＳＦＥ
Ｔ，ＨＢＴの他の化合物半導体装置であっても良い。

【００３２】また，結晶欠陥拡散防止用の超格子もそれ
ぞれの材料に合わせて選べば良い。

【００３３】

【発明の効果】以上説明したように, 本発明によれば,
サイドゲート効果を抑止するために，ＦＥＴの能動層の
近くに，高絶縁性バッファ層を形成し，素子間分離領域
がこの高絶縁バッファ層まで届く様にし，かつ，低温成
長層を能動層近傍に位置させた影響によるＦＥＴ特性の
低下を抑えるために，低温成長バッファ層上に結晶欠陥
の拡散を防止する超格子等の層を導入し，かつ，高スル
ープット化を実現するために，ＦＥＴ特性には影響しな
いと考えられる高絶縁性バッファ層下のバッファ層をな
くすことにより，サイドゲート効果を抑制し，かつ，Ｆ
ＥＴ特性の劣化を抑え，より高速な化合物半導体集積回
路をより大きい動作マージンで，より高スループットで
製造することができる。

【図面の簡単な説明】

【図１】 本発明の原理説明図

【図２】 本発明の一実施例の模式断面図

【図３】 従来例の説明図（その１）

【図４】 従来例の説明図（その２）

【符号の説明】

１ 半導体基板 ２ 高絶縁性バッファ層 ３ 能動層 ４ 素子間分離領域 ５ ヘテロバリア層 ６ ＧａＡｓ基板 ７ 低温成長ｉ−ＧａＡｓ層 ８ ｉ−ＡｌＧａＡｓ層 ９ ｉ−ＧａＡｓ層 10 ｎ−ＡｌＧａＡｓ層 11 ｎ−ＧａＡｓ層 12 Ｏイオン注入部 13 ゲート電極 14 ソース電極 15 ドレイン電極

Claims (3)

【特許請求の範囲】
1. 【請求項１】 化合物半導体基板(1) の表面上に直に設
   けられ，高絶縁性の低温成長層よりなるバッファ層(2)
   と, 該バッファ層(2) 上に設けられて半導体装置が形成され
   る能動層(3) と, 該バッファ層(2) と能動層(3) とに接して形成され, 該
   バッファ層(2) および／または能動層(3) にたいしてヘ
   テロバリアを構成するバリア層(5) と, 該能動層(3) に設けられる素子の各々を他の素子から電
   気的に分離する素子間分離領域(4) とを有することを特
   徴とする半導体装置。
2. 【請求項２】 前記素子間分離領域(4) が前記高絶縁バ
   ッファ層(2) まで達していることを特徴とする請求項１
   記載の半導体装置。
3. 【請求項３】 前記素子間分離領域(4) が前記能動層
   (3) へのイオンの選択的な注入によって形成された不活
   性領域を有する素子間分離領域(4) であることを特徴と
   する請求項１記載の半導体装置。