JPH05134273A - デイスプレイスクリーンのためのマトリツクス制御構造及びその製造方法 - Google Patents
デイスプレイスクリーンのためのマトリツクス制御構造及びその製造方法Info
- Publication number
- JPH05134273A JPH05134273A JP6875292A JP6875292A JPH05134273A JP H05134273 A JPH05134273 A JP H05134273A JP 6875292 A JP6875292 A JP 6875292A JP 6875292 A JP6875292 A JP 6875292A JP H05134273 A JPH05134273 A JP H05134273A
- Authority
- JP
- Japan
- Prior art keywords
- display device
- substrate
- semiconductor
- electrodes
- transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000011159 matrix material Substances 0.000 title claims abstract description 13
- 238000004519 manufacturing process Methods 0.000 title claims description 3
- 239000004065 semiconductor Substances 0.000 claims abstract description 46
- 239000000758 substrate Substances 0.000 claims abstract description 37
- 239000000463 material Substances 0.000 claims abstract description 15
- 238000000034 method Methods 0.000 claims description 11
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 claims description 10
- 239000000382 optic material Substances 0.000 claims description 10
- 229910052698 phosphorus Inorganic materials 0.000 claims description 10
- 239000011574 phosphorus Substances 0.000 claims description 10
- 239000002184 metal Substances 0.000 claims description 9
- 239000012212 insulator Substances 0.000 claims description 8
- 230000005684 electric field Effects 0.000 claims description 6
- 238000005530 etching Methods 0.000 claims description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical group [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 5
- 239000004973 liquid crystal related substance Substances 0.000 claims description 5
- 229910052710 silicon Inorganic materials 0.000 claims description 5
- 239000010703 silicon Substances 0.000 claims description 5
- 238000003491 array Methods 0.000 claims description 4
- 238000000151 deposition Methods 0.000 claims description 4
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 4
- 229910021417 amorphous silicon Inorganic materials 0.000 claims description 3
- 238000009792 diffusion process Methods 0.000 claims description 3
- 239000004988 Nematic liquid crystal Substances 0.000 claims description 2
- 230000008021 deposition Effects 0.000 claims 2
- 230000000873 masking effect Effects 0.000 abstract description 4
- 239000006181 electrochemical material Substances 0.000 abstract 1
- 239000011521 glass Substances 0.000 description 4
- 239000003990 capacitor Substances 0.000 description 3
- 239000004020 conductor Substances 0.000 description 3
- 239000010409 thin film Substances 0.000 description 3
- 238000007796 conventional method Methods 0.000 description 2
- 230000005284 excitation Effects 0.000 description 2
- 230000000717 retained effect Effects 0.000 description 2
- 230000002441 reversible effect Effects 0.000 description 2
- PCCVSPMFGIFTHU-UHFFFAOYSA-N tetracyanoquinodimethane Chemical compound N#CC(C#N)=C1C=CC(=C(C#N)C#N)C=C1 PCCVSPMFGIFTHU-UHFFFAOYSA-N 0.000 description 2
- FHCPAXDKURNIOZ-UHFFFAOYSA-N tetrathiafulvalene Chemical compound S1C=CSC1=C1SC=CS1 FHCPAXDKURNIOZ-UHFFFAOYSA-N 0.000 description 2
- 238000007740 vapor deposition Methods 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- BHEPBYXIRTUNPN-UHFFFAOYSA-N hydridophosphorus(.) (triplet) Chemical compound [PH] BHEPBYXIRTUNPN-UHFFFAOYSA-N 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 230000000737 periodic effect Effects 0.000 description 1
- 230000008929 regeneration Effects 0.000 description 1
- 238000011069 regeneration method Methods 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
- 238000001771 vacuum deposition Methods 0.000 description 1
- 230000000007 visual effect Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Nonlinear Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- General Physics & Mathematics (AREA)
- Mathematical Physics (AREA)
- Crystallography & Structural Chemistry (AREA)
- Optics & Photonics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Chemical & Material Sciences (AREA)
- Computer Hardware Design (AREA)
- Liquid Crystal (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Thin Film Transistor (AREA)
Abstract
(57)【要約】 （修正有）
【目的】行表面に対向した表面の上に列を装着するとい
う利点と、トランジスタの使用と単一のマスキングレベ
ルでのトランジスタの作製という利点とを組み合わせた
新らしい構造のマトリクスディスプレイ装置を提供す
る。 【構成】各々に電極の配列を有する２つの基板間に挿入
された電気光学材料を使用する、マトリックスディスプ
レイ装置が開示される。前記２つの電極配列の一方が画
素電極として働くドーピングされた透明な半導体領域を
有し、該領域は、その電極がそのソース又はドレインを
形成する制御トランジスタのチャネルを構成する、僅か
しか又は全くドーピングされていない半導体領域によっ
て囲まれている。
う利点と、トランジスタの使用と単一のマスキングレベ
ルでのトランジスタの作製という利点とを組み合わせた
新らしい構造のマトリクスディスプレイ装置を提供す
る。 【構成】各々に電極の配列を有する２つの基板間に挿入
された電気光学材料を使用する、マトリックスディスプ
レイ装置が開示される。前記２つの電極配列の一方が画
素電極として働くドーピングされた透明な半導体領域を
有し、該領域は、その電極がそのソース又はドレインを
形成する制御トランジスタのチャネルを構成する、僅か
しか又は全くドーピングされていない半導体領域によっ
て囲まれている。
Description
【０００１】
【産業上の利用分野】本発明は、例えば液晶層のような
電気光学材料層を有するディスプレイスクリーンに係わ
る。
電気光学材料層を有するディスプレイスクリーンに係わ
る。
【０００２】
【従来の技術】公知のように、これらのスクリーンは一
般的に多数の正方形又は長方形の画素を有する。そのス
クリーンの画定は、情報要素を受け取ることが可能な画
素の数に応じて決まる。各々の画素は電界の印加によっ
て制御される。ビデオ情報のディスプレイの場合には、
マトリックスタイプのディスプレイが既に提案されてい
る。この場合に各々の画素は、「行」と「列」と呼ばれ
る直交する２つの導体配列の交差によって画定されてい
る。この時に、M 個の要素の接続の数を値「M 」からM
の平方根の２倍へと減少させることが可能になる。その
代わりに、マトリックス構造は、スクリーンの制御と、
電気信号を視覚信号に変換する役割を持つ電気光学材料
の制御とに関して重大な問題を生じさせる。実際には、
このタイプのアドレス指定では、励起電圧Viを行i に与
え、且つ画素(i,j) によってとられるべき状態に応じて
決まる電圧Vjを列に与えることによって、同じ１つの行
i の画素だけを同時にアドレスすることが可能であるに
すぎない。T がスクリーンのアドレス指定時間であり、
N が行の数である時に、そのスクリーンの各々の行が周
期 t=T/N の間に逐次的に励起される。電気光学材料が
その固有の記憶を持たない場合には、活性化された画素
の周期的な再励起によって、その情報が保持されなけれ
ばならない。この再生周期T は生理学的に約40msに決め
られている。従って、１つの画素の励起に割り当てられ
る時間t はt= 40/N であり、N が増大する時には非常に
短い。
般的に多数の正方形又は長方形の画素を有する。そのス
クリーンの画定は、情報要素を受け取ることが可能な画
素の数に応じて決まる。各々の画素は電界の印加によっ
て制御される。ビデオ情報のディスプレイの場合には、
マトリックスタイプのディスプレイが既に提案されてい
る。この場合に各々の画素は、「行」と「列」と呼ばれ
る直交する２つの導体配列の交差によって画定されてい
る。この時に、M 個の要素の接続の数を値「M 」からM
の平方根の２倍へと減少させることが可能になる。その
代わりに、マトリックス構造は、スクリーンの制御と、
電気信号を視覚信号に変換する役割を持つ電気光学材料
の制御とに関して重大な問題を生じさせる。実際には、
このタイプのアドレス指定では、励起電圧Viを行i に与
え、且つ画素(i,j) によってとられるべき状態に応じて
決まる電圧Vjを列に与えることによって、同じ１つの行
i の画素だけを同時にアドレスすることが可能であるに
すぎない。T がスクリーンのアドレス指定時間であり、
N が行の数である時に、そのスクリーンの各々の行が周
期 t=T/N の間に逐次的に励起される。電気光学材料が
その固有の記憶を持たない場合には、活性化された画素
の周期的な再励起によって、その情報が保持されなけれ
ばならない。この再生周期T は生理学的に約40msに決め
られている。従って、１つの画素の励起に割り当てられ
る時間t はt= 40/N であり、N が増大する時には非常に
短い。
【０００３】この問題を克服するために考えられた解決
策の１つは、その電気光学材料がその場合に（ダイオー
ドやトランジスタのような）電子スイッチと直列に配置
される、能動制御を伴ったスクリーンを使用することで
ある。従って画像メモリが、行導体配列と列導体配列と
いう２つの配列によって構成されてよく、これらの配列
の交差にはスイッチングトランジスタが備えられ、該ト
ランジスタは、例えば電気光学材料とその制御電極とに
よって形成されたコンデンサに接続されている（図
１）。この場合に、そのトランジスタのゲートが行電極
に接続され、そのトランジスタのソースが、ビデオ周波
数信号がそれを通って流れる列電極に接続されている。
行i が励起される時には、その行の全トランジスタを伝
導状態にするように電圧が加えられる。その電気光学セ
ルのコンデンサは、その列に加えられたビデオ電圧に充
電される。行i の励起が中止される時には、そのトラン
ジスタが遮断され、情報要素が、以前にアドレスされた
行のコンデンサ内に保持される。
策の１つは、その電気光学材料がその場合に（ダイオー
ドやトランジスタのような）電子スイッチと直列に配置
される、能動制御を伴ったスクリーンを使用することで
ある。従って画像メモリが、行導体配列と列導体配列と
いう２つの配列によって構成されてよく、これらの配列
の交差にはスイッチングトランジスタが備えられ、該ト
ランジスタは、例えば電気光学材料とその制御電極とに
よって形成されたコンデンサに接続されている（図
１）。この場合に、そのトランジスタのゲートが行電極
に接続され、そのトランジスタのソースが、ビデオ周波
数信号がそれを通って流れる列電極に接続されている。
行i が励起される時には、その行の全トランジスタを伝
導状態にするように電圧が加えられる。その電気光学セ
ルのコンデンサは、その列に加えられたビデオ電圧に充
電される。行i の励起が中止される時には、そのトラン
ジスタが遮断され、情報要素が、以前にアドレスされた
行のコンデンサ内に保持される。
【０００４】
【発明が解決しようとする課題】直接アドレス指定によ
るスクリーンに比較した、TFT(薄膜トランジスタ(thinf
ilm transistor)) の性能特徴の改善は、しかしそのス
クリーンのトランジスタを作製するために必要とされる
真空蒸着の回数とマスキング段階の回数とに起因する更
には線の切断や、行と列の間の短絡や、欠陥のある画素
といった欠陥に起因する技術的複雑性の増大という損失
と引換えに得られる。行と列との間の短絡は、行と列が
同じ１つのガラス板上に形成されるということをその主
な原因とする。
るスクリーンに比較した、TFT(薄膜トランジスタ(thinf
ilm transistor)) の性能特徴の改善は、しかしそのス
クリーンのトランジスタを作製するために必要とされる
真空蒸着の回数とマスキング段階の回数とに起因する更
には線の切断や、行と列の間の短絡や、欠陥のある画素
といった欠陥に起因する技術的複雑性の増大という損失
と引換えに得られる。行と列との間の短絡は、行と列が
同じ１つのガラス板上に形成されるということをその主
な原因とする。
【０００５】
【課題を解決するための手段】これらの技術的問題を克
服するために、本発明は電気光学材料を使用する新しい
構造のマトリックスディスプレイ装置を提案し、該発明
は、行表面に対向した表面の上に列を装着するという利
点と、トランジスタの使用と単一のマスキングレベルで
のトランジスタの作製という利点とを組み合わせる。こ
れとは対照的に、トランジスタに基づく制御装置の作製
のための従来の技術は、少なくとも２つのマスキングレ
ベルを使用する。
服するために、本発明は電気光学材料を使用する新しい
構造のマトリックスディスプレイ装置を提案し、該発明
は、行表面に対向した表面の上に列を装着するという利
点と、トランジスタの使用と単一のマスキングレベルで
のトランジスタの作製という利点とを組み合わせる。こ
れとは対照的に、トランジスタに基づく制御装置の作製
のための従来の技術は、少なくとも２つのマスキングレ
ベルを使用する。
【０００６】本発明による装置は、電気光学材料を使用
するマトリックスディスプレイ装置であり、前記マトリ
ックスディスプレイ装置は、２つの電極の間に置かれた
１つの電気光学材料によって構成される画素領域のマト
リックス配列を有する。これらの２つの電極の一方は、
その電極がそのソース又はドレインを構成する制御トラ
ンジスタのチャネルを形成する僅かしか又は全くドーピ
ングされていない半導体領域によって完全に囲まれた、
ドーピングされた透明な半導体領域によって構成され
る。更にこのディスプレイ装置は、その望ましい画像に
適合した電界を各々の領域に対して選択的に印加するこ
とを可能にする、電極のアドレス指定のための手段をも
含む。
するマトリックスディスプレイ装置であり、前記マトリ
ックスディスプレイ装置は、２つの電極の間に置かれた
１つの電気光学材料によって構成される画素領域のマト
リックス配列を有する。これらの２つの電極の一方は、
その電極がそのソース又はドレインを構成する制御トラ
ンジスタのチャネルを形成する僅かしか又は全くドーピ
ングされていない半導体領域によって完全に囲まれた、
ドーピングされた透明な半導体領域によって構成され
る。更にこのディスプレイ装置は、その望ましい画像に
適合した電界を各々の領域に対して選択的に印加するこ
とを可能にする、電極のアドレス指定のための手段をも
含む。
【０００７】本発明によるディスプレイ装置では、行の
アドレス指定と列のアドレス指定が、電気光学材料の互
いに別々の側で行われる。ガラス基板上に蒸着させられ
た透明電極の列に、情報要素が送り込まれることが好ま
しい。所定の行の画素にこうした情報要素を伝送するた
めには、行電極を画定するドーピングされた半導体電極
を起動することが必要である。この目的のためには、前
記僅かしか又は全くドーピングされていない半導体領域
が金属ゲートによって覆われてもよい。それは、その金
属ゲートが付勢される時にはそのトランジスタのチャネ
ルを伝導状態にし、それによってそのトランジスタのソ
ースとドレインとの間に伝導を生じさせ、従って２つの
画素電極の間に伝導を生じさせるために使用され得る。
前記僅かしか又は全くドーピングされていない半導体領
域に組み合わされたゲート構造は、その梯子の垂直棒が
アドレス指定行を形成し且つその梯子の横棒が同じ１つ
の行の隣り合う画素の分離を可能にする梯子によって表
されてもよい。別の行の画素は、この第１の梯子に電気
的に接続されていない別の梯子によって画定される。
アドレス指定と列のアドレス指定が、電気光学材料の互
いに別々の側で行われる。ガラス基板上に蒸着させられ
た透明電極の列に、情報要素が送り込まれることが好ま
しい。所定の行の画素にこうした情報要素を伝送するた
めには、行電極を画定するドーピングされた半導体電極
を起動することが必要である。この目的のためには、前
記僅かしか又は全くドーピングされていない半導体領域
が金属ゲートによって覆われてもよい。それは、その金
属ゲートが付勢される時にはそのトランジスタのチャネ
ルを伝導状態にし、それによってそのトランジスタのソ
ースとドレインとの間に伝導を生じさせ、従って２つの
画素電極の間に伝導を生じさせるために使用され得る。
前記僅かしか又は全くドーピングされていない半導体領
域に組み合わされたゲート構造は、その梯子の垂直棒が
アドレス指定行を形成し且つその梯子の横棒が同じ１つ
の行の隣り合う画素の分離を可能にする梯子によって表
されてもよい。別の行の画素は、この第１の梯子に電気
的に接続されていない別の梯子によって画定される。
【０００８】この梯子が付勢される時には、列電極と組
み合わされた行の電極が、該当する行の画素が充電され
ることを可能にする。その行がもはやアドレス指定され
ない時には、その電荷がその画素半導体電極内に据え置
かれたままになる。従ってその行の新たなアドレス指定
が行われるまで、それ故に新たな情報要素の送り込みま
で、情報要素がそのまま残る。しかし画素の記憶は、そ
のトランジスタのチャネルにおける非常に僅かな漏れ電
流に関係付けられる。
み合わされた行の電極が、該当する行の画素が充電され
ることを可能にする。その行がもはやアドレス指定され
ない時には、その電荷がその画素半導体電極内に据え置
かれたままになる。従ってその行の新たなアドレス指定
が行われるまで、それ故に新たな情報要素の送り込みま
で、情報要素がそのまま残る。しかし画素の記憶は、そ
のトランジスタのチャネルにおける非常に僅かな漏れ電
流に関係付けられる。
【０００９】本発明によるディスプレイ装置の他の代替
の実施例は、（僅かしか又は全くドーピングされていな
い領域に組み合わされた）五点形又はハニカム形のゲー
ト構造によって表されてもよく、この場合には画素が直
線状であることも又は直交していることも不要である。
の実施例は、（僅かしか又は全くドーピングされていな
い領域に組み合わされた）五点形又はハニカム形のゲー
ト構造によって表されてもよく、この場合には画素が直
線状であることも又は直交していることも不要である。
【００１０】原則的には、アクセストランジスタのチャ
ネルを形成する僅かしか又は全くドーピングされていな
い半導体領域が、ガラス基板上に蒸着させられ、且つゲ
ート絶縁体層によって覆われ、一方、このゲート絶縁体
層自体は伝導性ゲートによって覆われる（正MOS 構
造）。しかしそれらのトランジスタは、逆多段構造(rev
erse multistage structure)を有するタイプの薄膜トラ
ンジスタであってもよい。この構造では、そのゲートが
前記基板上に蒸着させられ、ゲート絶縁層と半導体層と
の下に埋められている。
ネルを形成する僅かしか又は全くドーピングされていな
い半導体領域が、ガラス基板上に蒸着させられ、且つゲ
ート絶縁体層によって覆われ、一方、このゲート絶縁体
層自体は伝導性ゲートによって覆われる（正MOS 構
造）。しかしそれらのトランジスタは、逆多段構造(rev
erse multistage structure)を有するタイプの薄膜トラ
ンジスタであってもよい。この構造では、そのゲートが
前記基板上に蒸着させられ、ゲート絶縁層と半導体層と
の下に埋められている。
【００１１】局所的にドーピングされることが可能な使
用半導体は、リンによるその基板の予増感(presensitiz
ation)によって、又は従来的なイオン打込みによってド
ーピングされる、アモルファスシリコンで作られること
が好ましい。更にこの半導体は、多結晶質シリコンであ
っても、テトラチアフルバレン(TTF) 又はテトラシアノ
キノジメタン(TCNQ)のような有機半導体であってもよ
い。ディスプレイ装置を光が通過することを可能にする
ために、透明な画素電極を作ることを可能にするべきで
ある。
用半導体は、リンによるその基板の予増感(presensitiz
ation)によって、又は従来的なイオン打込みによってド
ーピングされる、アモルファスシリコンで作られること
が好ましい。更にこの半導体は、多結晶質シリコンであ
っても、テトラチアフルバレン(TTF) 又はテトラシアノ
キノジメタン(TCNQ)のような有機半導体であってもよ
い。ディスプレイ装置を光が通過することを可能にする
ために、透明な画素電極を作ることを可能にするべきで
ある。
【００１２】本発明の別の目的は、本発明によるディス
プレイ装置の製造のための方法である。この方法は、２
つの基板の各々に電界を印加するための２つの電極配列
を形成することと、これらの２つの基板の間に電気光学
材料を配置することとを含み、前記２つの電極配列の一
方の配列の形成が、個々のアクセストランジスタに各々
の画素を制御させることを含む。
プレイ装置の製造のための方法である。この方法は、２
つの基板の各々に電界を印加するための２つの電極配列
を形成することと、これらの２つの基板の間に電気光学
材料を配置することとを含み、前記２つの電極配列の一
方の配列の形成が、個々のアクセストランジスタに各々
の画素を制御させることを含む。
【００１３】この方法は特に、 −任意の順序で、一方では、局所的にトランジスタのチ
ャネルを構成する僅かしか又は全くドーピングされてい
ない半導体層を形成する段階と、他方では、これらのト
ランジスタの制御ゲートの各々が、行の形の垂直棒とこ
れらの垂直棒に接続された横断横棒とを有する梯子の形
に形成され、２つの連続する横棒の間の空間が、その２
つの横棒の一方の横棒によって隣接画素から分離させら
れた画素を画定するように、前記トランジスタの制御ゲ
ートの蒸着及びエッチングを行う段階と、 −この伝導制御ゲートをマスクとして使用して、前記僅
かしか又は全くドーピングされていない半導体層のドー
ピングされていない部分をドーピングする段階とを含
む。
ャネルを構成する僅かしか又は全くドーピングされてい
ない半導体層を形成する段階と、他方では、これらのト
ランジスタの制御ゲートの各々が、行の形の垂直棒とこ
れらの垂直棒に接続された横断横棒とを有する梯子の形
に形成され、２つの連続する横棒の間の空間が、その２
つの横棒の一方の横棒によって隣接画素から分離させら
れた画素を画定するように、前記トランジスタの制御ゲ
ートの蒸着及びエッチングを行う段階と、 −この伝導制御ゲートをマスクとして使用して、前記僅
かしか又は全くドーピングされていない半導体層のドー
ピングされていない部分をドーピングする段階とを含
む。
【００１４】
【実施例】以下の説明と添付図面から、本発明がより明
確に理解され、本発明の他の利点が明らかになるだろ
う。
確に理解され、本発明の他の利点が明らかになるだろ
う。
【００１５】本発明によるディスプレイ装置では、電気
光学材料が、電極の列(II 2 ) を有する基板(I2 ) （図
２）と、半導体電極(II 3 ) 及び制御トランジスタ
(T3 ) を有する基板(I3 ) との間に挿入されている。こ
れらのトランジスタは、そのゲートが半導体上に蒸着さ
せられた正多段構造(direct multistage structure) を
有してもよく、又はそのゲートが半導体の下に埋められ
た逆多段構造(reverse multistage structure)を有して
もよい。図３は、本発明によるディスプレイ装置で使用
される、その電極(II 3 ) を備えた基板(I3 ) の実施例
である。この基板上では、そのゲートが金属梯子によっ
て表され、その梯子の垂直棒と横棒によって画定される
内部空間が電極(II 3 ) を形成する。この実施例では、
そのトランジスタが正多段構造を有している。金属ゲー
ト(G) がゲート絶縁梯子(A) 上に蒸着させられ、このゲ
ート絶縁梯子(A) 自体は、前もって基板(I3 ) 上に蒸着
させられた半導体材料(S) 上に蒸着させられている。前
記梯子の横棒の内部によって画定される電極(II 3 )
は、絶縁梯子(A) に対面した半導体領域(C) の導電率 s
0 よりもより大きい導電率 sを有する。梯子の間の空間
(E) も導電率 sを有するが故に、所定の電位V に前記半
導体材料層を持ち来たさせることが可能である。ゲート
(G) が付勢される時には、それらのトランジスタはオン
状態になり、従って電極(II 3 ) が電位Vに至らされ
る。電極の列によって伝送される情報要素が、その時に
そのアドレス指定された行の画素上に表示される。基板
(I2 ) と基板(I3 ) との間に挿入された電気光学材料で
このようにして作られたディスプレイ装置が、図４に示
されている。
光学材料が、電極の列(II 2 ) を有する基板(I2 ) （図
２）と、半導体電極(II 3 ) 及び制御トランジスタ
(T3 ) を有する基板(I3 ) との間に挿入されている。こ
れらのトランジスタは、そのゲートが半導体上に蒸着さ
せられた正多段構造(direct multistage structure) を
有してもよく、又はそのゲートが半導体の下に埋められ
た逆多段構造(reverse multistage structure)を有して
もよい。図３は、本発明によるディスプレイ装置で使用
される、その電極(II 3 ) を備えた基板(I3 ) の実施例
である。この基板上では、そのゲートが金属梯子によっ
て表され、その梯子の垂直棒と横棒によって画定される
内部空間が電極(II 3 ) を形成する。この実施例では、
そのトランジスタが正多段構造を有している。金属ゲー
ト(G) がゲート絶縁梯子(A) 上に蒸着させられ、このゲ
ート絶縁梯子(A) 自体は、前もって基板(I3 ) 上に蒸着
させられた半導体材料(S) 上に蒸着させられている。前
記梯子の横棒の内部によって画定される電極(II 3 )
は、絶縁梯子(A) に対面した半導体領域(C) の導電率 s
0 よりもより大きい導電率 sを有する。梯子の間の空間
(E) も導電率 sを有するが故に、所定の電位V に前記半
導体材料層を持ち来たさせることが可能である。ゲート
(G) が付勢される時には、それらのトランジスタはオン
状態になり、従って電極(II 3 ) が電位Vに至らされ
る。電極の列によって伝送される情報要素が、その時に
そのアドレス指定された行の画素上に表示される。基板
(I2 ) と基板(I3 ) との間に挿入された電気光学材料で
このようにして作られたディスプレイ装置が、図４に示
されている。
【００１６】異なった列の電位が交互に生じさせられる
動作の場合を検討することも可能である。この場合に
は、隣り合う画素の間で電荷の移動がほぼ水平方向に生
じる。領域(E) の役割は、ドリフトの場合にそのアセン
ブリ全体を電位V に回復させることである。
動作の場合を検討することも可能である。この場合に
は、隣り合う画素の間で電荷の移動がほぼ水平方向に生
じる。領域(E) の役割は、ドリフトの場合にそのアセン
ブリ全体を電位V に回復させることである。
【００１７】反射モードでスクリーンを使用するため
に、透明な列電極を反射性電極で置き換えることも可能
である。
に、透明な列電極を反射性電極で置き換えることも可能
である。
【００１８】このタイプのディスプレイ装置は、ねじれ
ネマチック液晶(twisted nematic liquid crystal)であ
ってもよい液晶材料を使用することが好ましい。その使
用半導体は様々な種類のものであってよいが、それにも
係わらず、次の基準に合致すべきである。
ネマチック液晶(twisted nematic liquid crystal)であ
ってもよい液晶材料を使用することが好ましい。その使
用半導体は様々な種類のものであってよいが、それにも
係わらず、次の基準に合致すべきである。
【００１９】−使用半導体は光に対し高い透明度を持つ
べきである。
べきである。
【００２０】−使用半導体は１マイクロシーメンス以上
の電導率を有すべきであり、且つ行のアドレス指定が中
止される時に情報要素の記憶を可能にするためには、使
用半導体のチャネル漏れ電流が１ミクロン当たり数フェ
ムトアンペア以下であるべきである。
の電導率を有すべきであり、且つ行のアドレス指定が中
止される時に情報要素の記憶を可能にするためには、使
用半導体のチャネル漏れ電流が１ミクロン当たり数フェ
ムトアンペア以下であるべきである。
【００２１】本発明の目的は、このディスプレイ装置を
作製するための方法でもある。この方法は、そのトラン
ジスタのソースとドレインとのセルフアラインメントを
可能にする半導体電極(I3 ) を画定するために、マスク
としてそのトランジスタのゲート(G) を使用する。
作製するための方法でもある。この方法は、そのトラン
ジスタのソースとドレインとのセルフアラインメントを
可能にする半導体電極(I3 ) を画定するために、マスク
としてそのトランジスタのゲート(G) を使用する。
【００２２】更に明確には、その制御ゲートは、そのゲ
ートに面していない半導体層部分をドーピングするため
のマスクとして使用される。そのドーピングの種類と実
施は、使用される半導体の種類、並びにそのトランジス
タの正構造又は逆構造に適応させられている。
ートに面していない半導体層部分をドーピングするため
のマスクとして使用される。そのドーピングの種類と実
施は、使用される半導体の種類、並びにそのトランジス
タの正構造又は逆構造に適応させられている。
【００２３】アモルファスシリコン又は多結晶質シリコ
ンの場合で、トランジスタの正構造については、画素電
極と２つの隣接行間の空間とを形成する n+ ドーピング
区域を得る目的で、ゲートに隣接した区域をドーピング
するために、リンの打込みという従来技術が使用され得
る。
ンの場合で、トランジスタの正構造については、画素電
極と２つの隣接行間の空間とを形成する n+ ドーピング
区域を得る目的で、ゲートに隣接した区域をドーピング
するために、リンの打込みという従来技術が使用され得
る。
【００２４】本発明による方法では、例えば僅かしかド
ーピングされていない多結晶質シリコンのような半導体
層が、ガラス基板上に蒸着させられ、またそのドーピン
グはそのチャネルの下の電導率に応じて選択される。
ーピングされていない多結晶質シリコンのような半導体
層が、ガラス基板上に蒸着させられ、またそのドーピン
グはそのチャネルの下の電導率に応じて選択される。
【００２５】例えば酸化シリコンのような絶縁性薄層が
形成され、この層はそのトランジスタのゲートのための
絶縁体として働く。
形成され、この層はそのトランジスタのゲートのための
絶縁体として働く。
【００２６】そのトランジスタのゲートを形成する梯子
とそのゲートの絶縁体の梯子を画定するために、その後
で金属層がフォトリソグラフィによって蒸着させられ
る。
とそのゲートの絶縁体の梯子を画定するために、その後
で金属層がフォトリソグラフィによって蒸着させられ
る。
【００２７】その半導体材料がシリコンである場合に
は、その後で従来通りのリン打込みによってドーピング
が行われることが可能であり、それによって、画素電極
と２つの隣接行間の空間とを形成する区域のドーピング
を可能にする。このドーピング作業中は、金属ゲートが
マスクとして使用される。その結果として、梯子の垂直
棒と横棒とに面した半導体領域が、僅かしかドーピング
されないまま残る。
は、その後で従来通りのリン打込みによってドーピング
が行われることが可能であり、それによって、画素電極
と２つの隣接行間の空間とを形成する区域のドーピング
を可能にする。このドーピング作業中は、金属ゲートが
マスクとして使用される。その結果として、梯子の垂直
棒と横棒とに面した半導体領域が、僅かしかドーピング
されないまま残る。
【００２８】このようにして基板(I3 ) 上に画定された
画素電極(II 3 ) の配列が、基板(I2 ) 上に作られた列
電極(II 2 ) の配列の上に重ねられる。電気光学材料が
これらの２つの基板の間に挿入され、そのアセンブリ
は、電気光学材料を使用するマトリックスディスプレイ
装置を形成する。
画素電極(II 3 ) の配列が、基板(I2 ) 上に作られた列
電極(II 2 ) の配列の上に重ねられる。電気光学材料が
これらの２つの基板の間に挿入され、そのアセンブリ
は、電気光学材料を使用するマトリックスディスプレイ
装置を形成する。
【００２９】逆多段構造の場合には、リンの層が前もっ
てシリコン層上に蒸着させられてよく、そのゲートが基
板(I3 ) 上に蒸着させられ、半導体層の下に埋められ
る。その半導体内でのリンの拡散は、ドーピングを生じ
させることが可能な加熱を促進するレーザビームによっ
て、基板(I3 ) を通して行われることが可能であり、こ
のレーザビームは、一方では金属ゲートによって反射さ
れる。金属層と絶縁層との蒸着及びエッチングの後に、
その絶縁体上のリンをエッチングせずに基板上のリンだ
けをエッチングするという選択的エッチングを行うこと
も可能である。その手順の後に、シリコンの蒸着と、リ
ンの熱拡散とが続く。こうしてそのトランジスタが正構
造と逆構造のどちらを持とうと、トランジスタのソース
とドレインとのセルフアラインメントの方法、又は２つ
の行画素電極のセルフアラインメントの方法が得られる
ことが可能である。
てシリコン層上に蒸着させられてよく、そのゲートが基
板(I3 ) 上に蒸着させられ、半導体層の下に埋められ
る。その半導体内でのリンの拡散は、ドーピングを生じ
させることが可能な加熱を促進するレーザビームによっ
て、基板(I3 ) を通して行われることが可能であり、こ
のレーザビームは、一方では金属ゲートによって反射さ
れる。金属層と絶縁層との蒸着及びエッチングの後に、
その絶縁体上のリンをエッチングせずに基板上のリンだ
けをエッチングするという選択的エッチングを行うこと
も可能である。その手順の後に、シリコンの蒸着と、リ
ンの熱拡散とが続く。こうしてそのトランジスタが正構
造と逆構造のどちらを持とうと、トランジスタのソース
とドレインとのセルフアラインメントの方法、又は２つ
の行画素電極のセルフアラインメントの方法が得られる
ことが可能である。
【図１】トランジスタを使用する従来技術による液晶マ
トリックスディスプレイ装置の説明図である。
トリックスディスプレイ装置の説明図である。
【図２】本発明によるディスプレイ装置の電極列を支持
する基板(I2 ) を示す説明図である。
する基板(I2 ) を示す説明図である。
【図３】本発明によるディスプレイ装置の別の実施例に
おける、基板(I3) と、トランジスタに組み合わされた
半導体電極とを示す説明図である。
おける、基板(I3) と、トランジスタに組み合わされた
半導体電極とを示す説明図である。
【図４】その基板(I3 ) 及び電極が図３に示されたもの
である本発明によるディスプレイ装置を例示する説明図
である。
である本発明によるディスプレイ装置を例示する説明図
である。
I 2 、I 3 基板 II2 列電極 II3 行電極 T 3 制御トランジスタ G 金属ゲート A ゲート絶縁梯子 C 半導体領域 E 梯子間の空間
Claims (11)
- 【請求項１】 電気光学材料を使用するマトリックスデ
ィスプレイ装置であって、前記マトリックスディスプレ
イ装置が画素領域のマトリックス配列を含み、前記画素
領域の各々の中では、電気光学材料が２つの電極の間に
置かれ、前記各画素領域において表示される画像が、こ
の領域内に配置された前記２つの電極間に印加される電
界に応じて決まり、前記電極のアドレス指定のための手
段が、望ましい電界を前記領域の各々において選択的に
印加するために備えられ、更に前記２つの電極の一方
が、その電極がそのソース又はドレインを形成する制御
トランジスタのチャネルを構成する僅かしか又は全くド
ーピングされていない半導体領域によって完全に囲まれ
た、ドーピングされた透明な半導体領域によって構成さ
れているディスプレイ装置。 - 【請求項２】 透明電極の列がその上に画定される第１
の基板と、透明な半導体の行電極が、前記僅かしか又は
全くドーピングされていない半導体領域に組み合わされ
たゲートを有するトランジスタと共にその上に画定され
る第２の基板との間に、前記電気光学材料が挿入されて
いる請求項１に記載のディスプレイ装置。 - 【請求項３】 １つの行のゲートの全体が、その梯子の
横棒が２つの行電極を分離させ且つその梯子の垂直棒が
アドレス指定行を画定する梯子構造によって画定されて
いる請求項１又は２に記載のディスプレイ装置。 - 【請求項４】 前記電気光学材料が液晶である請求項１
から３のいずれか一項に記載のディスプレイ装置。 - 【請求項５】 前記液晶がねじれネマチック液晶である
請求項４に記載のディスプレイ装置。 - 【請求項６】 前記半導体がアモルファスシリコン又は
多結晶質シリコンである請求項１から５のいずれか一項
に記載のディスプレイ装置。 - 【請求項７】 前記トランジスタが正多段構造を有し、
そのゲートが、前記僅かしか又は全くドーピングされて
いない半導体領域の上に蒸着させられたゲート絶縁体自
体の上に蒸着させられている請求項１から６のいずれか
一項に記載のディスプレイ装置。 - 【請求項８】 前記トランジスタが逆多段構造を有し、
そのゲートが前記第２の基板上に蒸着させられ、前記ゲ
ート絶縁体と前記半導体との下に埋められている請求項
１から６のいずれか一項に記載のディスプレイ装置。 - 【請求項９】 前記半導体が、前記第２の基板を通過し
て働くレーザの作用によってリンでドーピングされたシ
リコンである請求項８に記載のディスプレイ装置。 - 【請求項１０】 金属層と絶縁体層との蒸着及びエッチ
ングの後に、前記第２の基板上へのリンの選択的蒸着が
行われ、その後で前記シリコンがそのアセンブリ全体の
上に蒸着させられ、且つリンの熱拡散によって局所的に
ドーピングされている請求項８に記載のディスプレイ装
置。 - 【請求項１１】 本発明によるディスプレイ装置の製造
のための方法であって、前記第１の基板と第２の基板の
各々に電界を印加するための２つの電極配列を形成する
ことと、前記第１と第２の基板間に電気光学材料を配置
することとを含み、前記第２の基板上の電極配列の形成
が、個々のアクセストランジスタに各々の画素を制御さ
せることを含み、更に前記方法が、 任意の順序で、一方では、局所的にトランジスタのチャ
ネルを構成する僅かしか又は全くドーピングされていな
い半導体層を形成する段階と、他方では、これらのトラ
ンジスタの制御ゲートの各々が、行の形の垂直棒とこの
垂直棒に接続された横断横棒とを有する梯子の形に形成
され、２つの連続する横棒の間の空間が、前記２つの横
棒の一方の横棒によって隣接画素から分離させられた画
素を画定するように、前記トランジスタの制御ゲートの
蒸着とエッチングを行う段階と、 前記伝導制御ゲートをマスクとして使用して、前記僅か
しか又は全くドーピングされていない半導体層の部分を
ドーピングする段階とを含む方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR9103625 | 1991-03-26 | ||
| FR9103625A FR2674661B1 (fr) | 1991-03-26 | 1991-03-26 | Structure de commande matricielle pour ecran de visualisation. |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05134273A true JPH05134273A (ja) | 1993-05-28 |
Family
ID=9411114
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6875292A Pending JPH05134273A (ja) | 1991-03-26 | 1992-03-26 | デイスプレイスクリーンのためのマトリツクス制御構造及びその製造方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US5337172A (ja) |
| EP (1) | EP0506528B1 (ja) |
| JP (1) | JPH05134273A (ja) |
| DE (1) | DE69212518T2 (ja) |
| FR (1) | FR2674661B1 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2021113973A (ja) * | 2010-02-11 | 2021-08-05 | 株式会社半導体エネルギー研究所 | 表示装置 |
Families Citing this family (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR970000359B1 (ko) * | 1991-09-26 | 1997-01-08 | 가부시기가이샤 도오시바 | 액정표시장치 |
| FR2687824A1 (fr) * | 1992-02-21 | 1993-08-27 | Thomson Lcd | Afficheur matriciel a materiau electro-optique. |
| KR940015576A (ko) * | 1992-12-10 | 1994-07-21 | 이헌조 | 액정표시장치 제조방법 |
| KR100284948B1 (ko) * | 1994-05-31 | 2001-03-15 | 야마자끼 순페이 | 액티브 매트릭스형 액정표시장치 |
| FR2723243B1 (fr) * | 1994-07-26 | 1996-09-06 | Thomson Csf | Dispositif d'enregistrement et/ou de lecture de tetes magnetiques et son procede de realisation |
| FR2786345B1 (fr) | 1998-11-24 | 2001-02-09 | Thomson Csf | Dispositif de cryptage quantique |
| US6828507B1 (en) | 1999-07-23 | 2004-12-07 | American Superconductor Corporation | Enhanced high temperature coated superconductors joined at a cap layer |
| US6765151B2 (en) | 1999-07-23 | 2004-07-20 | American Superconductor Corporation | Enhanced high temperature coated superconductors |
| WO2001015245A1 (en) | 1999-08-24 | 2001-03-01 | Electric Power Research Institute, Inc. | Surface control alloy substrates and methods of manufacture therefor |
| US6673387B1 (en) | 2000-07-14 | 2004-01-06 | American Superconductor Corporation | Control of oxide layer reaction rates |
| US7149173B2 (en) * | 2000-10-17 | 2006-12-12 | Thales | Medium for recording optically readable data, method for making same and optical system reproducing said data |
| FR2824905B1 (fr) * | 2001-05-15 | 2003-08-29 | Thomson Csf | Gyrometre a fibre optique |
| CN104103674B (zh) * | 2014-08-04 | 2017-04-12 | 石益坚 | 一种电容驱动电致发光显示器及其制造方法 |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4204217A (en) * | 1976-10-18 | 1980-05-20 | Rca Corporation | Transistor using liquid crystal |
| US4409724A (en) * | 1980-11-03 | 1983-10-18 | Texas Instruments Incorporated | Method of fabricating display with semiconductor circuits on monolithic structure and flat panel display produced thereby |
| US4824213A (en) * | 1983-12-16 | 1989-04-25 | Citizen Watch Co., Ltd. | Liquid crystal display having opaque portions on the electrodes |
| US4537471A (en) * | 1983-12-23 | 1985-08-27 | Hughes Aircraft Company | Liquid crystal pixel driver circuit and matrix display |
| JPS60172131U (ja) * | 1984-04-20 | 1985-11-14 | ホシデン株式会社 | カラ−液晶表示器 |
| FR2575602B1 (fr) * | 1984-12-27 | 1987-01-30 | Thomson Csf | Dispositif photosensible de grand format, et procede d'utilisation |
| US4876668A (en) * | 1985-07-31 | 1989-10-24 | California Institute Of Technology | Thin film memory matrix using amorphous and high resistive layers |
| US5245452A (en) * | 1988-06-24 | 1993-09-14 | Matsushita Electronics Corporation | Active matric drive liquid crystal display device using polycrystalline silicon pixel electrodes |
| JPH0322221U (ja) * | 1989-07-14 | 1991-03-07 | ||
| JP2508851B2 (ja) * | 1989-08-23 | 1996-06-19 | 日本電気株式会社 | 液晶表示素子用アクティブマトリクス基板とその製造方法 |
-
1991
- 1991-03-26 FR FR9103625A patent/FR2674661B1/fr not_active Expired - Fee Related
-
1992
- 1992-03-20 EP EP92400753A patent/EP0506528B1/fr not_active Expired - Lifetime
- 1992-03-20 US US07/855,856 patent/US5337172A/en not_active Expired - Fee Related
- 1992-03-20 DE DE69212518T patent/DE69212518T2/de not_active Expired - Fee Related
- 1992-03-26 JP JP6875292A patent/JPH05134273A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2021113973A (ja) * | 2010-02-11 | 2021-08-05 | 株式会社半導体エネルギー研究所 | 表示装置 |
| US11500254B2 (en) | 2010-02-11 | 2022-11-15 | Semiconductor Energy Laboratory Co., Ltd. | Display device |
| US12007656B2 (en) | 2010-02-11 | 2024-06-11 | Semiconductor Energy Laboratory Co., Ltd. | Display device |
Also Published As
| Publication number | Publication date |
|---|---|
| DE69212518T2 (de) | 1996-11-28 |
| EP0506528A1 (fr) | 1992-09-30 |
| EP0506528B1 (fr) | 1996-07-31 |
| FR2674661A1 (fr) | 1992-10-02 |
| DE69212518D1 (de) | 1996-09-05 |
| FR2674661B1 (fr) | 1993-05-14 |
| US5337172A (en) | 1994-08-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4103297A (en) | Light-insensitive matrix addressed liquid crystal display system | |
| US4409724A (en) | Method of fabricating display with semiconductor circuits on monolithic structure and flat panel display produced thereby | |
| US5929464A (en) | Active matrix electro-optical device | |
| US5323042A (en) | Active matrix liquid crystal display having a peripheral driving circuit element | |
| US4582395A (en) | Active matrix assembly for a liquid crystal display device including an insulated-gate-transistor | |
| US6037608A (en) | Liquid crystal display device with crossover insulation | |
| CN1550859B (zh) | 液晶显示器件 | |
| US4239346A (en) | Compact liquid crystal display system | |
| US5218464A (en) | Electro-optical device | |
| US20010029071A1 (en) | Electro-optical device | |
| CN100508200C (zh) | 薄膜晶体管阵列基板及其制造方法 | |
| JPH05134273A (ja) | デイスプレイスクリーンのためのマトリツクス制御構造及びその製造方法 | |
| US4818991A (en) | Electro-optical display screen with control transistors | |
| RU2066074C1 (ru) | Активная отображающая матрица для жидкокристаллических экранов | |
| US5453856A (en) | Liquid crystal display with gate lines connected with a doped semiconductor layer where they cross data lines | |
| JPH0810305B2 (ja) | ショットキ・ダイオードを有する装置 | |
| EP0760966B1 (en) | Large aperture ratio array architecture for active matrix liquid crystal displays | |
| JPH10133233A (ja) | アクティブマトリクス型表示回路およびその作製方法 | |
| CN101174641B (zh) | 显示装置 | |
| JP2898509B2 (ja) | アクティブマトリックス基板及びその製造方法 | |
| WO1989002095A1 (en) | Lcmos displays fabricated with implant treated silicon wafers | |
| EP0335724A2 (en) | Thin film transistor array for an electro-optical device and method of manufacturing the same | |
| JP3501895B2 (ja) | アクティブマトリクス型表示装置 | |
| JP3810247B2 (ja) | アクティブマトリクス基板とその製造方法、および電気光学装置 | |
| KR100466054B1 (ko) | 액티브매트릭스표시장치 |