JPH05128207A - モジユールレイアウト処理装置 - Google Patents

モジユールレイアウト処理装置

Info

Publication number
JPH05128207A
JPH05128207A JP3289714A JP28971491A JPH05128207A JP H05128207 A JPH05128207 A JP H05128207A JP 3289714 A JP3289714 A JP 3289714A JP 28971491 A JP28971491 A JP 28971491A JP H05128207 A JPH05128207 A JP H05128207A
Authority
JP
Japan
Prior art keywords
module
wiring
layout
area
functional
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP3289714A
Other languages
English (en)
Inventor
Yutaka Tamiya
豊 田宮
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP3289714A priority Critical patent/JPH05128207A/ja
Publication of JPH05128207A publication Critical patent/JPH05128207A/ja
Withdrawn legal-status Critical Current

Links

Landscapes

  • Semiconductor Integrated Circuits (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

(57)【要約】 【目的】 本発明は、機能モジュールのレイアウト処理
を行う装置に関し、モジュールレイアウトの面積拡大を
招くことなくモジュール配置及びモジュール間配線を効
率良く行うことが可能となる装置の提供を目的とする。 【構成】 平面領域上に複数の機能モジュールを初期配
置して機能モジュール間の領域に初期配線する手段10
と、機能モジュールの配置及びモジュール間配線を評価
する手段12と、期待した評価結果が得られなかったと
きに機能モジュールの配置を部分的に変更する手段14
と、配置変更の機能モジュールで画定される部分領域を
前記の平面領域から切り出す手段16と、切り出された
部分領域内における機能モジュール間の領域に配線する
手段18と、再配線が行われた部分領域を前記の平面領
域に貼り込む手段20と、を有する。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、機能モジュールのレイ
アウト処理を行う処理装置に関するものである。
【0002】ICチップやプリント基板に搭載されるモ
ジュール(回路単位,回路素子など)の配置レイアウト
及びそれら間を結ぶ配線のレイアウトがこの種の装置を
用いて決定されている。
【0003】
【従来の技術】LSIチップの設計がこの種の装置を用
いて行われる場合、各機能モジュールをLSIのチップ
上に配置する処理が最初に行われる。
【0004】その際には各配線の経路が予測され、ま
た、配線経路の予測結果に基づいて、モジュール間配線
経路の広さが決定される。次いでモジュール間配線の処
理が開始され、機能モジュールの配置処理で設定された
モジュール間領域を使用して配線が行われる。
【0005】ここで、モジュール間配線の処理において
は各配線経路がいずれかの配線領域を使用するかが特定
されていない。したがって、その配線処理が全ての配線
を完了できずにしばしば不成功で終了する。
【0006】また、LSIチップに搭載される機能モジ
ュールの高機能化に伴ってモジュール間配線の信号線数
が増加しており、その配線部分がLSIチップ上で占め
る面積の割合も高まっていることから、LSIチップの
実装密度を向上させるために、機能モジュール間の配線
領域がモジュール配置の処理で狭く設定されると、モジ
ュール間配線の処理が全ての配線を完了できずに不成功
で終了する可能性が高まる。
【0007】モジュール間配線の処理が不成功で終了し
たときには、モジュール配置の処理が再び行われて回路
モジュールの配置が変更されてから、モジュール間配線
の処理が全てやり直される。通常はこれらの処理が繰り
返される。
【0008】これに対し、機能モジュール間の配線領域
がモジュール配置の処理で広く設定されたときには、モ
ジュール間配線の成功する可能性が高まるものの、LS
Iチップの実装密度が低下してLSIチップが大型化す
る。
【0009】
【発明が解決しようとする課題】従来においては、モジ
ュール間配線の処理が不成功で終了すると、その処理が
モジュール配置の変更後に最初から全てやり直されるの
で、モジュールのレイアウトの結果が得られるまでに時
間を要していた。
【0010】特に、モジュール間の配線領域がモジュー
ル配置の処理が狭く設定される場合には、モジュール間
配線の処理が繰り返されるので、モジュールのレイアウ
ト処理に費やされる時間が極めて長いものとなる。
【0011】本発明は上記従来の事情に鑑みて為された
ものであり、その目的は、モジュールレイアウトの面積
拡大を招くことなくモジュール配置及びモジュール間配
線を効率良く行うことが可能となる装置を提供すること
にある。
【0012】
【課題を解決するための手段】上記目的を達成するため
に、本発明にかかる装置は図1のように構成されてお
り、同図の装置は、平面領域上に複数の機能モジュール
を配置して機能モジュール間の領域に配線する初期レイ
アウト手段10と、機能モジュールの配置及びモジュー
ル間の配線を評価するレイアウト評価手段12と、期待
した評価結果が得られなかったときに機能モジュールの
配置を部分的に変更するモジュール配置変更手段14
と、配置変更の機能モジュールで画定される部分領域を
前記の平面領域から切り出す部分レイアウト抽出手段1
6と、切り出された部分領域内にける機能モジュール間
の領域に再配線する配線手段18と、再配線が行われた
部分領域を前記の平面領域に貼り込む部分レイアウト貼
込手段20と、を有している。
【0013】
【作用】初期のモジュール配置とモジュール間配線が初
期レイアウト手段10で行われると、そのモジュール配
置とモジュール間配線がレイアウト評価手段12で評価
される。
【0014】このときに期待の評価結果が得られなかっ
た場合(前述の従来例ではモジュール間配線の処理が不
成功で終了)、モジュール配置変更手段14でモジュー
ル配置が部分的に変更される。
【0015】そして、モジュール配置が部分的に変更さ
れたモジュール部分の領域が部分レイアウト抽出手段1
6によって平面領域から切り出され、再配線手段18に
渡される。
【0016】再配線手段18では渡された部分領域内に
おいてのみモジュール間配線が行われ、モジュール間再
配線の行われた部分領域は部分レイアウト貼込手段20
によって元の位置(切り出された位置)へ貼り込まれ
る。
【0017】レイアウト評価手段12においては再びモ
ジュール配置とモジュール間配線の評価が行なわれ、モ
ジュール配置変更手段14,部分レイアウト抽出手段1
6,再配線手段18,部分レイアウト貼込手段20によ
る処理は、期待した評価結果がレイアウト評価手段12
において得られるまで、繰り返される。
【0018】以上のように、モジュール配線間の処理は
モジュール配置が変更された部分に限定されて行なわれ
ており、従来のようにモジュール配置の変更毎にその全
てを最初からやり直すことはない。
【0019】
【実施例】図2には発明が適用されたシステムの構成が
示されており、キーボード22,マウス24の出力は処
理装置26の入出力制御部28に与えられている。
【0020】また、処理装置26のレイアウト処理部3
0ではLSIの機能モジュールをレイアウトする処理が
行われており、この処理はキーボード入力,マウス入力
に従い入出力制御部28で起動される。
【0021】そして、モジュールレイアウトの処理結果
はレイアウト処理部30から入出力制御部28を介して
ディスプレイ32へ出力されており、装置操作のユーザ
に提示される。
【0022】図3にはモジュールレイアウトの処理内容
がフローチャートで示されており、次に同図のステップ
300,302,304,306,308,310を説
明する。
【0023】ステップ300:機能モジュールを初期配
置し、初期配置された機能モジュール間の領域に初期配
線する初期レイアウトの処理が行なわれる(図3の処理
の最初に1回だけ行なわれる)。
【0024】図4では機能モジュールの初期配置が説明
されており、同図において、LSIの機能モジュールは
方形の平面領域(LSIチップ)内に配置され、それら
機能モジュールの配置領域は、符号a,b,c,d,e
で示される。
【0025】さらに、機能モジュールの配置領域a,
b,c,d,eの各辺及びそれらと上記平面領域の辺に
挟まれた配線領域は符号1,2,3,4,5,6,7,
8,99,10,11,12,13,14,15,16
で示されている(配線領域は通過する信号線の集合)。
【0026】また図5では初期配置された機能モジュー
ル間の初期配線が説明されており、同図において、初期
配線の行われた配線領域2,13,4,12,5,11
が太線で示されている。
【0027】なお、初期配線の経路(2,13,4,1
2,5,11)は迷路法を用いて決定されており、配線
経路上の配線領域2,13,14,12,5,11を通
過する信号線の本数でそれらの領域幅が定められる。
【0028】ステップ302:機能モジュールの配置と
モジュール間配置とが評価される。この例では、総配線
長で評価が行われるが、機能モジュール及びモジュール
間配線の面積を評価項目に入れることが好ましい。
【0029】初期配置,初期配線(ステップ300)が
完了した場合にはそのレイアウトの評価を行ってステッ
プ304へ進む。但し、初期レイアウトの結果が満足で
きる部分には、その処理結果を出力してこの処理を抜け
る。
【0030】ステップ304:機能モジュールの配置が
変更される。この例では、隣接した一対のモジュール配
置領域(a,b)が図6のように回転又は反転される。
モジュール回転の配置変更が行われると、図5の配線経
路は例えば図7のように分断される。
【0031】ステップ306:配置変更された領域
(a,b)で画定される部分領域が切り出される。図8
においては、回転の配置変更が行われた領域a,bの部
分が切り出されている。
【0032】ステップ308:切り出された部分領域か
ら配線経路(分断されている)を削除し、新たに配線す
べき経路を定め(図8において破線で示す)、迷路法を
用いて配線経路を図9のように決定する(再配線)。
【0033】ステップ310:配線が変更された部分領
域を元の位置へ嵌め込み、その嵌め込み先で部分領域内
の配線経路(配線)を周囲の配線経路と接続する(図1
0参照)。
【0034】ステップ302:ステップ304,30
6,308,310でモジュール配置とモジュール間配
線が変更されたレイアウトを総配線表で評価し、この総
配線長が十分に短くなったときにその際のレイアウト結
果(モジュール配置及びモジュール間配線を内容とす
る)を出力して処理を抜ける。
【0035】あるいは、モジュール配置領域a,b,
c,d,eの全ての組み合わせについてモジュール配置
及びモジュール間配線の変更を行なわせ(ステップ30
4,306,308,310)、総配線長が最も短かく
なったレイアウト結果を出力して処理を抜ける。
【0036】なお、ステップ300で複数の配線経路が
定められた場合には、それらの総配線長が評価の対象と
なる。
【0037】以上のように本実施例では、機能モジュー
ルの配置が変更されても、モジュール間の配線は最初か
ら全てがやり直されることがなく、処理のやり直しはモ
ジュール配置の変更部分に限定される。
【0038】このため、装置の処理負荷を著しく軽減で
き、したがって、処理時間を大幅に短縮することが可能
となる。その結果、配線領域の設定を常に狭く設定して
LSIチップの大型化を回避しても、短時間でレイアウ
ト処理を完了できる。
【0039】
【発明の効果】以上説明したように本発明によれば、モ
ジュール配置の変更部分のみに配線変更領域が限定され
るので、レイアウト面積の拡大を招くことなく、モジュ
ールレイアウトの処理を極めて効率良く行うことが可能
となる。
【図面の簡単な説明】
【図1】発明の原理説明図である。
【図2】実施例の構成説明図である。
【図3】実施例のレイアウト処理を説明するフローチャ
ートである。
【図4】モジュール初期配置の説明図である。
【図5】モジュール間初期配線の説明図である。
【図6】モジュール配置変更の説明図である。
【図7】モジュール配置変更後の配線経路説明図であ
る。
【図8】部分レイアウトの抽出作用説明図である。
【図9】抽出部分の配線変更説明図である。
【図10】部分レイアウトの嵌込結果説明図である。
【符号の説明】
22 キーボード 24 マウス 26 処理装置 28 入出力制御部 30 レイアウト処理部 32 ディスプレイ
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.5 識別記号 庁内整理番号 FI 技術表示箇所 H01L 27/04 D 8427−4M

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】 平面領域上に複数の機能モジュールを配
    置して機能モジュール間の領域に配線する初期レイアウ
    ト手段(10)と、 機能モジュールの配置及びモジュール間の配線を評価す
    るレイアウト評価手段(12)と、 期待した評価結果が得られなかったときに機能モジュー
    ルの配置を部分的に変更するモジュール配置変更手段
    (14)と、 配置変更の機能モジュールで画定される部分領域を前記
    の平面領域から切り出す部分レイアウト抽出手段(1
    6)と、 切り出された部分領域内における機能モジュール間の領
    域に配線する再配線手段(18)と、 再配線が行われた部分領域を前記の平面領域に貼り込む
    部分レイアウト貼込手段(20)と、 を有する、ことを特徴としたモジュールレイアウト処理
    装置。
JP3289714A 1991-11-06 1991-11-06 モジユールレイアウト処理装置 Withdrawn JPH05128207A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3289714A JPH05128207A (ja) 1991-11-06 1991-11-06 モジユールレイアウト処理装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3289714A JPH05128207A (ja) 1991-11-06 1991-11-06 モジユールレイアウト処理装置

Publications (1)

Publication Number Publication Date
JPH05128207A true JPH05128207A (ja) 1993-05-25

Family

ID=17746803

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3289714A Withdrawn JPH05128207A (ja) 1991-11-06 1991-11-06 モジユールレイアウト処理装置

Country Status (1)

Country Link
JP (1) JPH05128207A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6226778B1 (en) 1997-02-14 2001-05-01 Fujitsu Limited Method and apparatus for determining locations of circuit elements including sequential circuit elements

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6226778B1 (en) 1997-02-14 2001-05-01 Fujitsu Limited Method and apparatus for determining locations of circuit elements including sequential circuit elements

Similar Documents

Publication Publication Date Title
US5249134A (en) Method of layout processing including layout data verification
JPH05128207A (ja) モジユールレイアウト処理装置
JP2862039B2 (ja) 自動レイアウトシステム
EP0609047A2 (en) Process for fabricating an ASIC device having a gate-array function block
JP2703061B2 (ja) 半導体集積回路の自動設計方法
JPH10340959A (ja) レイアウト方法
JP2000029919A (ja) 論理回路改善方法および論理回路改善方式
JPH09330339A (ja) 自動記述分割装置
JP3422645B2 (ja) 回路素子配置装置
JP2815746B2 (ja) 信号遅延時間チェック装置および信号遅延時間チェック方法
JP2867522B2 (ja) 回路接続情報の表示装置
JPS6031642A (ja) プログラム開発装置
JPH05282402A (ja) 配置問題解決システム
JPH0540802A (ja) 配置設計方式
JPH06120344A (ja) Lsiのフロアプランシステム
JP2946668B2 (ja) 電子回路設計装置
JPS62259177A (ja) 回路設計装置
JPH06132401A (ja) レイアウト検証装置
JPH02213153A (ja) ブロック配置処理方式
JPH01243448A (ja) 配置位置決定装置
JPS63271660A (ja) パツケ−ジ基板配線切断箇所決定方式
JP2000339364A (ja) Lsiのフロアプラン自動作成システムおよびlsiのフロアプラン自動作成方法
JPH05242194A (ja) 遅延解析システム
JPH11111850A (ja) クロック供給回路およびそのレイアウト方法、並びに集積回路装置
JPH02113370A (ja) 論理回路図作成方法

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 19990204