JPH05128013A - パリテイ用メモリの内容表示方式 - Google Patents
パリテイ用メモリの内容表示方式Info
- Publication number
- JPH05128013A JPH05128013A JP3286499A JP28649991A JPH05128013A JP H05128013 A JPH05128013 A JP H05128013A JP 3286499 A JP3286499 A JP 3286499A JP 28649991 A JP28649991 A JP 28649991A JP H05128013 A JPH05128013 A JP H05128013A
- Authority
- JP
- Japan
- Prior art keywords
- memory
- parity
- data
- output
- microcomputer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Detection And Correction Of Errors (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
Abstract
(57)【要約】
【目的】パリティ用メモリおよびパリティ生成回路が正
常に動作するかどうかを認識する手段を持つ内容表示方
式の提供。 【構成】 マイクロコンピュータとデータ用メモリとパ
リティ用メモリとパリティ生成・チェック回路とその他
の周辺回路から構成されるマイクロコンピュータシステ
ムにおいて、データ用メモリからデータを読み出すとき
に、データ用メモリの任意のビットにパリティ用メモリ
の内容を出力させる。
常に動作するかどうかを認識する手段を持つ内容表示方
式の提供。 【構成】 マイクロコンピュータとデータ用メモリとパ
リティ用メモリとパリティ生成・チェック回路とその他
の周辺回路から構成されるマイクロコンピュータシステ
ムにおいて、データ用メモリからデータを読み出すとき
に、データ用メモリの任意のビットにパリティ用メモリ
の内容を出力させる。
Description
【０００１】
【産業上の利用分野】本発明は、マイクロコンピュータ
システムのパリティ生成・チェック回路とパリティ用メ
モリに関するものである。
システムのパリティ生成・チェック回路とパリティ用メ
モリに関するものである。
【０００２】
【従来の技術】従来のマイクロコンピュータシステムの
構成例の一例を図４に示す。本システムは以下の素子ま
たは回路より構成されている。
構成例の一例を図４に示す。本システムは以下の素子ま
たは回路より構成されている。
【０００３】演算処理を行うマイクロコンピュータ
（以下マイコンと略す）201 。
（以下マイコンと略す）201 。
【０００４】マイコン201 の演算処理用データを格納
する、読み出しおよび書き込み可能なデータ用メモリ20
2 。
する、読み出しおよび書き込み可能なデータ用メモリ20
2 。
【０００５】メモリの選択信号207 を生成するアドレ
ス・デコーダ203 。
ス・デコーダ203 。
【０００６】パリティ用データ209 を格納する、読み
出しおよび書き込み可能なパリティ用メモリ204 。
出しおよび書き込み可能なパリティ用メモリ204 。
【０００７】パリティ用データの生成とパリティ・チ
ェックを行うパリティ生成・チェック回路205 。
ェックを行うパリティ生成・チェック回路205 。
【０００８】次に本システムにおいて、マイコンがメモ
リにデータを書き込む時の手順について説明する。
リにデータを書き込む時の手順について説明する。
【０００９】マイコン201 は書き込み先のアドレスを
アドレス・バス206 に出力する。
アドレス・バス206 に出力する。
【００１０】アドレス・デコーダ203 はアドレス・バ
ス206 上の信号からメモリ選択信号207 を生成しデータ
用メモリ202 とパリティ用メモリ204 に入力する。
ス206 上の信号からメモリ選択信号207 を生成しデータ
用メモリ202 とパリティ用メモリ204 に入力する。
【００１１】マイコン201 はデータ用メモリ202 に書
き込むデータをデータ・バス208 に出力する。
き込むデータをデータ・バス208 に出力する。
【００１２】パリティ生成・チェック回路205 はデー
タ・バス208 上の信号からパリティ用データを209 生成
する。
タ・バス208 上の信号からパリティ用データを209 生成
する。
【００１３】マイコン201 はライト信号211 を出力し
て、データ用メモリ202 にデータを書き込み、パリティ
用メモリ204 にパリティ用データ209 を書き込む。
て、データ用メモリ202 にデータを書き込み、パリティ
用メモリ204 にパリティ用データ209 を書き込む。
【００１４】次に本システムにおいて、マイコンがメモ
リからデータを読み出す時の手順について説明する。
リからデータを読み出す時の手順について説明する。
【００１５】マイコン201 はデータを読み出す先のア
ドレスをアドレス・バス206 に出力する。
ドレスをアドレス・バス206 に出力する。
【００１６】アドレス・デコーダ203 はアドレス・バ
ス206 上の信号からメモリ選択信号207 を生成しデータ
用メモリ202 とパリティ用メモリ206 に入力する。
ス206 上の信号からメモリ選択信号207 を生成しデータ
用メモリ202 とパリティ用メモリ206 に入力する。
【００１７】マイコン201 はリード信号212 を出力し
てデータ用メモリ202 からデータを読み出し、またパリ
ティ用メモリ204よりパリティ用データ209 を読み出
す。
てデータ用メモリ202 からデータを読み出し、またパリ
ティ用メモリ204よりパリティ用データ209 を読み出
す。
【００１８】パリティ生成・チェック回路205 はデー
タ・バス213 上のデータとパリティ用データ209 を用い
てパリティ・チェックを行い、異常が発生した時にはパ
リティ・エラー検出信号210 をマイコンに出力する。こ
の信号は通常マイコンの割り込み入力に接続されてい
る。
タ・バス213 上のデータとパリティ用データ209 を用い
てパリティ・チェックを行い、異常が発生した時にはパ
リティ・エラー検出信号210 をマイコンに出力する。こ
の信号は通常マイコンの割り込み入力に接続されてい
る。
【００１９】また、図３は、８ビット・マイコンを使用
するときのパリティ生成／チェック回路205 の内部構成
例を示したものである。この回路は、パリティ・ビット
の生成とチェックを行うＩＣ（ＨＣ２８０）301 とパリ
ティ・エラー状態保持用ＩＣ（ＨＣ７４）302 より構成
されている。
するときのパリティ生成／チェック回路205 の内部構成
例を示したものである。この回路は、パリティ・ビット
の生成とチェックを行うＩＣ（ＨＣ２８０）301 とパリ
ティ・エラー状態保持用ＩＣ（ＨＣ７４）302 より構成
されている。
【００２０】マイコン201 がデータ用メモリ202 にデー
タを書き込む時には、ＨＣ２８０のＡ〜Ｈ入力に書き込
みデータが入力され、またメモリ・ライト信号212 はラ
イト時に“Ｌ”になるために、Ｉ入力は“Ｌ”になる。
そのためＡ〜Ｈ入力における“Ｈ”の数が偶数個の時に
は、ΣＯ出力303 は“Ｌ”になり、パリティ用メモリ20
4 には“Ｏ”が書き込まれる。その反対にＡ〜Ｈ入力に
おける“Ｈ”の数が奇数個の時には、ΣＯ出力303 は”
Ｈ”になり、パリティ用メモリ204 の当該アドレスに
は、“１”が書き込まれる。
タを書き込む時には、ＨＣ２８０のＡ〜Ｈ入力に書き込
みデータが入力され、またメモリ・ライト信号212 はラ
イト時に“Ｌ”になるために、Ｉ入力は“Ｌ”になる。
そのためＡ〜Ｈ入力における“Ｈ”の数が偶数個の時に
は、ΣＯ出力303 は“Ｌ”になり、パリティ用メモリ20
4 には“Ｏ”が書き込まれる。その反対にＡ〜Ｈ入力に
おける“Ｈ”の数が奇数個の時には、ΣＯ出力303 は”
Ｈ”になり、パリティ用メモリ204 の当該アドレスに
は、“１”が書き込まれる。
【００２１】これに対して、マイコン201 がデータ用メ
モリ202 からデータを読み出す時には、ＨＣ２８０のＡ
〜Ｈ入力に読み出しデータが入力される。さらに読み出
しの時にはメモリ・ライト信号212 は“Ｈ”であるた
め、Ｉ入力にはパリティ用メモリ204 に読み出したデー
タがそのまま入力される。この時Ａ〜Ｈ入力における
“Ｈ”の数が偶数個ならば、パリティ用データ209 は
“Ｏ”すなわち“Ｌ”であり、その反対に奇数個なら
ば、パリティ用データは“１”すなわち“Ｈ”であるた
めに、ΣＯ出力303はいずれの場合であっても、“Ｌ”
になり、その結果パリティ・エラー検出信号210 も
“Ｌ”になる。
モリ202 からデータを読み出す時には、ＨＣ２８０のＡ
〜Ｈ入力に読み出しデータが入力される。さらに読み出
しの時にはメモリ・ライト信号212 は“Ｈ”であるた
め、Ｉ入力にはパリティ用メモリ204 に読み出したデー
タがそのまま入力される。この時Ａ〜Ｈ入力における
“Ｈ”の数が偶数個ならば、パリティ用データ209 は
“Ｏ”すなわち“Ｌ”であり、その反対に奇数個なら
ば、パリティ用データは“１”すなわち“Ｈ”であるた
めに、ΣＯ出力303はいずれの場合であっても、“Ｌ”
になり、その結果パリティ・エラー検出信号210 も
“Ｌ”になる。
【００２２】仮にデータ用メモリ202 に異常が発生し
て、奇数個のデータ・ビットの値が変化した番地を読み
出した時には、ΣＯ出力303 は“Ｈ”になる。その結果
リード信号の立上がりによってパリティ・エラー検出信
号210 も“Ｈ”になり、パリティ・エラーがマイコンに
通知される。
て、奇数個のデータ・ビットの値が変化した番地を読み
出した時には、ΣＯ出力303 は“Ｈ”になる。その結果
リード信号の立上がりによってパリティ・エラー検出信
号210 も“Ｈ”になり、パリティ・エラーがマイコンに
通知される。
【００２３】
【発明が解決しようとする課題】以上の従来の方式で
は、パリティ・エラーが発生した時に、データ用メモリ
に異常が発生したのか、それともパリティ用メモリに異
常が発生したのか、またはパリティ生成・チェック回路
に異常が発生したのかを識別できない問題点があった。
その理由はマイコンが直接その内容を認識できるものは
データ用メモリしかないためである。
は、パリティ・エラーが発生した時に、データ用メモリ
に異常が発生したのか、それともパリティ用メモリに異
常が発生したのか、またはパリティ生成・チェック回路
に異常が発生したのかを識別できない問題点があった。
その理由はマイコンが直接その内容を認識できるものは
データ用メモリしかないためである。
【００２４】
【課題を解決するための手段】本発明は、前記した問題
点を解消し、パリティ用メモリおよびパリティ生成回路
が正常に動作するかどうかを認識する手段を持つ内容表
示方式を実現することにあり、その要点は、パリティ用
メモリに書き込まれた内容を、データ用メモリを読み出
したときに、同時に認識できるように、データ用メモリ
とパリティ用メモリ出力の選択回路を付加したことにあ
る。
点を解消し、パリティ用メモリおよびパリティ生成回路
が正常に動作するかどうかを認識する手段を持つ内容表
示方式を実現することにあり、その要点は、パリティ用
メモリに書き込まれた内容を、データ用メモリを読み出
したときに、同時に認識できるように、データ用メモリ
とパリティ用メモリ出力の選択回路を付加したことにあ
る。
【００２５】
【実施例】図１に、本発明によるデータ選択回路の一実
施例を示す。従来方式と異なる点は、パリティ用メモリ
の内容をデータ・バス上に出力できるように、出力選択
用のＩＣ（ＨＣ１５７）と出力バッファ用のＩＣ（ＨＣ
２４４）と出力制御用のＩＣ（２７９）を付加したこと
にある。本回路の動作を次に説明する。
施例を示す。従来方式と異なる点は、パリティ用メモリ
の内容をデータ・バス上に出力できるように、出力選択
用のＩＣ（ＨＣ１５７）と出力バッファ用のＩＣ（ＨＣ
２４４）と出力制御用のＩＣ（２７９）を付加したこと
にある。本回路の動作を次に説明する。
【００２６】まず本システムが立ち上がった直後には、
パリティデータ出力信号101 は“Ｌ“であり、このとき
は、従来の回路と同様の動作をする。すなわち、出力選
択用ＩＣの出力にデータ用メモリの出力が選択されるた
め、マイコンはデータ用メモリの内容をそのまま読み出
すことができる。
パリティデータ出力信号101 は“Ｌ“であり、このとき
は、従来の回路と同様の動作をする。すなわち、出力選
択用ＩＣの出力にデータ用メモリの出力が選択されるた
め、マイコンはデータ用メモリの内容をそのまま読み出
すことができる。
【００２７】次に、パリティ用メモリ204 の内容の確認
を行うときには、まずマイコンがパリティデータ出力要
求信号102 を発生させて、パリティデータ出力信号101
を“Ｈ”にする。すると出力選択用ＩＣの出力にパリテ
ィ用メモリの出力が選択される。この状態において、マ
イコンがデータ用メモリの内容を読み出すと、データバ
スのビット０に、データ用メモリのビット０の内容では
なく、パリティ用メモリの内容が出力される。このため
マイコンは、パリティ用メモリに書き込まれた内容を確
認できる。
を行うときには、まずマイコンがパリティデータ出力要
求信号102 を発生させて、パリティデータ出力信号101
を“Ｈ”にする。すると出力選択用ＩＣの出力にパリテ
ィ用メモリの出力が選択される。この状態において、マ
イコンがデータ用メモリの内容を読み出すと、データバ
スのビット０に、データ用メモリのビット０の内容では
なく、パリティ用メモリの内容が出力される。このため
マイコンは、パリティ用メモリに書き込まれた内容を確
認できる。
【００２８】なおパリティデータ出力要求信号102 とパ
リティデータ出力解除信号103 は、アドレス空間内部の
適当な番地をアクセスすることによって発生させる。
リティデータ出力解除信号103 は、アドレス空間内部の
適当な番地をアクセスすることによって発生させる。
【００２９】図２は、本発明によるマイクロコンピュー
タシステムの構成例を示している。尚、図１で示された
データ選択回路が付加された他は、従来のシステム構成
と同じであるため、説明は省略する。
タシステムの構成例を示している。尚、図１で示された
データ選択回路が付加された他は、従来のシステム構成
と同じであるため、説明は省略する。
【００３０】
【発明の効果】以上説明した通り本発明によれば、パリ
ティ用メモリとパリティ生成・チェック回路の動作確認
をより確実に行うことができるものであり、その工業的
価値は大なるものがある。
ティ用メモリとパリティ生成・チェック回路の動作確認
をより確実に行うことができるものであり、その工業的
価値は大なるものがある。
【図１】本発明によるデータ選択回路の内部構成を示す
一実施例説明図。
一実施例説明図。
【図２】本発明を加えたマイクロコンピュータシステム
の内部構成を示す説明図。
の内部構成を示す説明図。
【図３】パリティ生成／チェック回路の内部構成を示す
従来例説明図。
従来例説明図。
【図４】従来のマイクロコンピュータシステムの内部構
成を示す説明図。
成を示す説明図。
101 パリティデータ出力信号 102 パリティデータ出力要求信号 103 パリティデータ出力解除信号 201 マイクロコンピュータ 202 データ用メモリ 203 アドレス・デコーダ 204 パリティ用メモリ 205 パリティ生成・チェック回路 206 アドレス・バス 207 メモリ選択信号 208 データ・バス 209 パリティ用データ 210 パリティエラー検出信号 211 リード信号 212 ライト信号 213 データ選択回路 301 パリティ生成・チェック用ＩＣ 302 パリティ・エラー保持用ＩＣ 303 ＨＣ２８０のΣＯ出力 304 ＨＣ１５７ 305 ＨＣ２４４ 306 ＨＣ２７９
Claims (1)
- 【請求項１】マイクロコンピュータとデータ用メモリと
パリティ用メモリとパリティ生成・チェック回路とその
他の周辺回路から構成されるマイクロコンピュータシス
テムにおいて、データ用メモリからデータを読み出すと
きに、データ用メモリの任意のビットにパリティ用メモ
リの内容を出力させることを特徴とするパリティ用メモ
リの内容表示方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3286499A JPH05128013A (ja) | 1991-10-31 | 1991-10-31 | パリテイ用メモリの内容表示方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3286499A JPH05128013A (ja) | 1991-10-31 | 1991-10-31 | パリテイ用メモリの内容表示方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05128013A true JPH05128013A (ja) | 1993-05-25 |
Family
ID=17705196
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3286499A Pending JPH05128013A (ja) | 1991-10-31 | 1991-10-31 | パリテイ用メモリの内容表示方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05128013A (ja) |
-
1991
- 1991-10-31 JP JP3286499A patent/JPH05128013A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0395377A2 (en) | Status register for microprocessor | |
| JPH05128013A (ja) | パリテイ用メモリの内容表示方式 | |
| JPS6288044A (ja) | メモリ制御方式 | |
| JPS62242258A (ja) | 記憶装置 | |
| JP2751822B2 (ja) | Ｆｉｆｏメモリ装置のメモリ制御方法 | |
| JPH05165734A (ja) | 主記憶装置の固定障害診断装置 | |
| JPH08221282A (ja) | パリティ生成・チエック回路 | |
| JPH03266154A (ja) | 情報処理装置 | |
| JPH05158810A (ja) | 誤り検出回路 | |
| JPH0561777A (ja) | 記憶制御回路 | |
| JPH02143352A (ja) | メモリエラー検出修正方式 | |
| JPH02302855A (ja) | メモリ制御装置 | |
| JPH0683718A (ja) | 障害検出回路 | |
| JPH05233461A (ja) | 主記憶装置 | |
| JPH02199565A (ja) | 主記憶装置 | |
| JPS6325380B2 (ja) | ||
| JPH03220649A (ja) | パリティチェック回路 | |
| JPH05165735A (ja) | パリティエラー発生メモリ素子の識別方式 | |
| JPH05346892A (ja) | 情報処理装置 | |
| JPH05257822A (ja) | データバッファ | |
| JPS63216150A (ja) | 記憶装置 | |
| JPH04336643A (ja) | 情報処理装置 | |
| JPS6041151A (ja) | メモリエラ−訂正方式 | |
| JPS6174043A (ja) | 記憶制御方式 | |
| JPS60205639A (ja) | アドレスストツプ回路 |