JPH05127897A - 分岐予測制御装置及び制御方法 - Google Patents

Abstract

(57)【要約】 【目的】分岐命令なら当該命令に基づき生成された分岐
先アドレスと予測分岐先アドレスとを比較して予測を有
効又は無効とする分岐予測制御装置及び制御方法に関
し、簡単な構成で、命令実行の高速化を図ることを目的
とする。 【構成】次の次に実行される次々段命令が分岐命令か否
かを見て、分岐命令なら予測分岐先アドレス及び命令を
発生させ、予測分岐先命令を次々段命令の直後に実行さ
れるべき命令として待機させ、直前の次段命令入力時又
はその直後に次々段命令のアドレス生成を開始し、次々
段命令が分岐命令で比較結果が一致し且つ演算結果が分
岐条件に合致するなら予測を有効とし、分岐命令ではあ
るが比較結果が不一致又は分岐条件に合致しないなら予
測を無効にし次々段命令から生成したアドレスを用い、
分岐命令でないなら次段命令のアドレスを用いて新たな
アドレスを生成して新たな命令の読出しを行うように構
成する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明はコンピュータシステムの
分岐予測制御装置及び制御方法に係り、特に、命令が格
納される命令格納部と、命令格納部から読み出され、次
に実行されるべき次段命令から実行順に順次保持出力す
る命令保持部と、命令保持部に保持されている命令に対
応するアドレスを、当該命令に同期して順次保持出力す
る命令アドレス保持部と、命令保持部に保持された命令
に基づいて当該命令の実行対象となるオペランドのアド
レスを生成するアドレス生成部と、命令が分岐命令であ
る場合に、アドレス生成部で生成されたアドレスと予測
された予測アドレスとの比較を行い、一致または不一致
に基づいて、予測された分岐先命令実行の推進または停
止の指示を行う比較部とを有する分岐予測制御装置及び
方法に関する。近年多くのコンピュータシステムにおい
てパイプライン処理を行われるようになり、これによっ
て分岐命令によるパイプラインの流れによる実行速度の
低下が問題となった。分岐予測気候は予め分岐予測バッ
ファに先取りしておいた条件分岐命令を含む分岐命令で
の分岐、非分岐の予測情報、分岐先アドレスの命令列も
しくは分岐先アドレスそのものを用いて分岐命令による
パイプラインの乱れを少なくするものであり、できるだ
け高速に分岐命令が実行できるようにする必要がある。

【０００２】

【従来の技術】図８に示すように、従来の分岐予測装置
は、命令が格納される命令キャッシュ２１と、当該命令
キャッシュ２１から読み出され、次に実行されるべき次
段命令を保持出力する次段命令保持部７₁ と、当該次段
命令保持部７₁ に保持されている命令に対応するアドレ
スを、当該命令に同期して順次保持出力する次段命令ア
ドレス保持部８₁ と、前記次段命令保持部７₁ に保持さ
れた命令に基づいて当該命令の実行対象となるオペラン
ドのアドレスを生成するアドレス生成部６とを有する。
又、命令が分岐命令である場合に、アドレス生成部６で
生成されたアドレスと予測された予測アドレスとの比較
を行い、一致または不一致に基づいて、予測された分岐
先命令実行の推進または停止の指示を行う比較部３を有
する。さらに、前記次段命令アドレス保持部８₁ に保持
されたアドレス及び分岐の履歴に基づいて、次段命令が
分岐命令であると判断された場合に、その旨を示す信号
及び予測される予測分岐先アドレスを発生させて命令ア
ドレス生成回路１６に送出するとともに、予測分岐先命
令を発生させて次段命令保持部７₁ 等に送出する分岐予
測バッファ部４６と、次段命令が分岐命令であり、比較
部３の比較結果が一致し、かつ、分岐をするか否かを決
定するために必要な演算結果が分岐条件に合致している
場合には分岐予測バッファ部４６からの予測アドレスを
有効として命令キャッシュ２１に新たなアドレスを送出
し、次段命令が分岐命令ではあるが比較結果が不一致で
ある場合、または、演算結果等が分岐条件に合致しない
場合には、予測アドレス及び予測された分岐先命令を無
効にし、アドレス生成部６が次段命令から生成したアド
レスを用いて新たなアドレスを生成し、次段命令が分岐
命令でない場合には、前記次段命令アドレス保持部８₁
から次段命令に対応するアドレスを入力して新たなアド
レスを生成して命令キャッシュ２１から命令の読出しを
行う命令アドレス生成回路１６とを有するものである。

【０００３】従来例にあっては、命令アドレス生成回路
１６で生成されたアドレスが命令キャッシュ２１に送出
され、命令キャッシュ２１から対応する命令が読み出さ
れる。読み出された命令は次段命令保持部７₁ に保持さ
れる。当該命令保持部７₁に保持された順序で順次アド
レス生成部６に送らる。アドレス生成部６は、当該命令
が通常の演算命令であれば、オペランドのアドレスを生
成し、当該命令が分岐命令の場合には、当該生成部６か
ら分岐先命令のアドレスを発生する。その際、前記アド
レス保持部８に保持された命令に対応するその命令のア
ドレスが前記命令保持部７からの送出に同期して送出さ
れ、当該アドレスに基づいて分岐予測バッファ部４６か
ら分岐先の予測アドレスが送出され、前記比較部３でそ
の両者が比較されることになる。その一致不一致に基づ
いて命令アドレス生成回路１６はその予測アドレスを有
効にして採用し、または予測アドレスを無効にしてアド
レス生成部６により生成したアドレスを採用することに
なる。

【０００４】

【発明が解決しようとする課題】ところで、従来例にあ
っては、以上説明したような構成であるため、次段命令
保持部７₁ に保持されている次に実行されるべき命令が
前記アドレス生成部６を使用しない場合であっても、次
々段命令は、当該次段命令が前記アドレス生成部６でア
ドレスの計算を行うために必要な時間だけ、待機し、当
該アドレス計算に必要な時間の経過後に、当該アドレス
生成部６に入力されて、当該次々段命令に関し、アドレ
ス計算が行われることになる。したがって、次々段命令
が分岐命令であって分岐予測が行われる場合には、分岐
命令の実行前に分岐予測を行うことで分岐命令の実行時
間削減をすることは可能であったが、たとえ分岐予測が
的中した場合であっても、１段（サイクル）分だけ、分
岐予測のために時間が遅れることになる。これは分岐命
令があった場合に、分岐先アドレスの検証のため毎回分
岐先アドレスを計算する必要があり、分岐先アドレス生
成部での競合を防ぐために、通常、アドレス計算実行時
間分だけタイミングを遅らせる必要があるからである。

【０００５】そこで、本発明では、アドレス生成部を複
数ポート化して分岐アドレス検証用のアドレス生成用の
ポートを設け、分岐アドレス計算を当該分岐命令前後の
命令と同時に行うことによって分岐予測的中時の分岐命
令の実行時間を見かけ上０サイクルにして、簡単な構成
により、命令実行の高速化を図ることを目的とするもの
である。

【０００６】

【課題を解決するための手段】以上の技術的課題を解決
するため、第一の発明は図１に示すように、命令が格納
される命令格納部２０と、命令格納部２０から読み出さ
れ、次に実行されるべき次段命令から実行順に順次保持
出力する命令保持部７０と、命令保持部７０に保持され
ている命令に対応するアドレスを、当該命令に同期して
順次保持出力する命令アドレス保持部８０と、命令保持
部７０に保持された命令に基づいて当該命令の実行対象
となるオペランドのアドレスを生成するアドレス生成部
６０と、命令が分岐命令である場合に、アドレス生成部
６０で生成されたアドレスと予測された予測アドレスと
の比較を行い、一致または不一致に基づいて、予測され
た分岐先命令を有効または無効とする指示を行う比較部
３０とを有する分岐予測制御回路において、命令保持部
７０に保持される次段命令の次に実行されるべき次々段
命令が分岐命令であるか否かの検出を行う分岐命令検出
部１１０と、命令アドレス保持部８０に保持された次々
段命令のアドレス及び分岐の履歴に基づいて、次々段命
令が分岐命令であると判断された場合に、その旨を示す
信号及び予測される予測分岐先アドレスを発生させて命
令アドレス生成回路１０に送出するとともに、予測分岐
先命令を発生させて命令保持部７０に次々段命令の直後
に実行されるべき命令として送出する分岐予測バッファ
部４０と、次々段命令が分岐命令である場合には信号線
を切り換えて、直前の次段命令が入力されるべきタイミ
ングでまたは次段命令の入力した直後に、次々段命令を
アドレス生成部６０に入力させる切換え部１２０と、次
々段命令が分岐命令であり、比較部３０の比較結果が一
致し、且つ、分岐をするか否かを決定するために必要な
演算結果が分岐条件に合致している場合には分岐予測バ
ッファ部４０からの予測アドレスを有効として命令格納
部２０に新たなアドレスを送出し、次々段命令が分岐命
令ではあるが比較結果が不一致である場合、または、演
算結果等が分岐条件に合致しない場合には、予測アドレ
ス及び予測された分岐先命令を無効にし、アドレス生成
部６０が次々段命令から生成したアドレスを用いて新た
なアドレスを生成し、次々段命令が分岐命令でない場合
には、次段命令に対応するアドレスを入力して新たなア
ドレスを生成して命令格納部２０から命令の読出しを行
う命令アドレス生成回路１０と、を有するものである。

【０００７】また、第二の発明は図２に示すように、順
次命令を読み出し（Ｓ１）、順次命令実行の対象となる
オペランドのアドレスを生成し、実行されるべき命令が
分岐命令がある場合には、当該分岐命令に基づいて生成
された分岐先アドレスと予測分岐先アドレスとの比較を
行い（Ｓ５）、一致または不一致に基づいて、予測され
た予測分岐先アドレス及び予測分岐先命令を有効または
無効とする指示を行う（Ｓ７，Ｓ８）、分岐予測制御方
法において、次に実行されるべき次段命令の次に実行さ
れるべき次々段命令が分岐命令であるか否かの検出を行
い（Ｓ２）、次々段命令が分岐命令であると判断された
場合に、予測分岐先アドレス及び予測分岐先命令を発生
させ、予測分岐先命令を次々段命令の直後に実行される
べき命令として待機させ（Ｓ３）、信号線を切り換え
て、直前の次段命令が入力されるべきタイミングでまた
は次段命令の入力した直後に、次々段命令についてアド
レスの生成を開始し（Ｓ４）、次々段命令が分岐命令で
あり、前記比較結果が一致し、かつ、分岐をするか否か
を決定するために必要な演算結果が分岐条件に合致して
いる場合には（Ｓ５）、予測分岐先アドレスを有効とし
て（Ｓ８）、次々段命令が分岐命令ではあるが比較結果
が不一致である場合、または、演算結果等が分岐条件に
合致しない場合には（Ｓ５）、予測分岐先アドレス及び
予測分岐先命令を無効にし（Ｓ７）、次々段命令から生
成したアドレスを用いて新たなアドレスを生成し（Ｓ
９）、次々段命令が分岐先命令でない場合には、次段命
令に対応するアドレスを入力して新たなアドアレスを生
成して（Ｓ６）、各々新たな命令の読み出しを行う（Ｓ
１０）ものである。

【０００８】一方、請求項５には、図３に示すように、
前記アドレス生成部６０には、前記分岐命令検出部１１
０の検出結果に基づいて信号線を切換えて、次段命令ま
たは次々段命令のどちらか一方の命令のみを選択して入
力させる切換え部１２０と、入力した順に、順次アドレ
スの計算を行うアドレス計算部１６０を有する実施態様
が示されている。

【０００９】さらに、請求項６には、図４に示すよう
に、前記アドレス生成部６０には、前記分岐命令検出部
１１０の検出結果に基づいて、次段命令及び次々段命令
について信号線を切換えて、分岐命令と分岐命令以外の
命令とを切り分けて入力させる切換え部１２１と、当該
切換え部１２１により切り分けられて入力した分岐命令
に対しては、分岐命令で指定された分岐先にある分岐先
命令のためのアドレス計算を行って、比較部３０または
命令アドレス生成回路１０に送出する分岐命令用アドレ
ス計算部１６０₁ が設けられ、分岐命令でない命令に対
しては、前記分岐命令用アドレス計算部１６０₁ とは並
列的にアドレス計算を行うことができるアドレス計算部
１６０₂ が設けられた他の実施態様が示されている。

【００１０】

【作用】続いて、本発明の動作について説明する。前記
命令アドレス生成部１０から生成されたアドレスが命令
格納部２０と命令アドレス保持部８０に送出される。命
令格納部２０から、ステップＳ１で当該アドレスに相当
する命令が読み出され、命令保持部７０に保持される。
命令保持部７０に保持された命令は、解読され、分岐命
令、演算命令（メモリに格納されたオペランドを必要と
する）等のアドレスの計算を必要とする命令である場合
には、順次、アドレス生成部６０に送出され、また、演
算命令の場合には、演算部（図示せず）へ、または分岐
命令の場合には、命令アドレス生成部１０等へ制御信号
が送出されることになる。その際、命令保持部７０に保
持されている、次に実行されるべき次段命令の次に実行
されるべき次々段命令が、ステップＳ２で、分岐命令検
出部１１０により、分岐命令であると検出された場合に
は、切換え部１２０は次段命令のアドレス生成部６０へ
の入力に同期して、次々段命令をアドレス生成部６０に
入力されるように信号線の切換えを行うことになる。ス
テップＳ４で、分岐命令である次々段命令にしたがい、
アドレス生成部６０はアドレスの計算を行って、分岐先
のアドレスがアドレス生成部６０から出力されることに
なる。その際、前記命令アドレス保持部８０からは、命
令保持部７０から次々段命令がアドレス生成部６０に取
り入れる時刻に同期して、ステップＳ３で、当該次々段
命令の命令アドレスが分岐予測バッファ部４０に入力
し、該当する予測分岐先アドレスが出力される。当該予
測分岐先アドレスは、アドレス生成部６０から得られた
分岐先アドレスとともに、同期して、ステップＳ５で、
前記比較部３０に送られ、比較されることになる。比較
の結果、一致し、かつ分岐条件に合致する場合には比較
部３０から、前記命令アドレス生成部１０に対し、ステ
ップＳ８で、当該予測分岐先命令アドレスが有効の旨を
通知し、ステップＳ１０で次のアドレスの生成処理がな
されることになる。一方、不一致の場合には、ステップ
Ｓ７で、予測分岐先命令が無効の旨が通知され、ステッ
プＳ９で前記アドレス生成部６０から得られた分岐先命
令のアドレスが前記命令アドレス回路１０に送出され、
ステップＳ１０で次のアドレスの生成処理がなされるこ
とになる。このようにして、次々段命令が分岐命令であ
る場合に、少なくとも、直前の次段命令が前記アドレス
生成部６０を使用しない場合には、当該アドレス生成部
６０に次々段命令が入力するのは、通常の場合に比較し
て１段（サイクル）早くなり、その分、比較器３０によ
る比較が早く行われ、分岐予測が的中した場合には、見
かけ上分岐命令の実行時間を０サイクルにすることがで
きることになる。また、次々段命令が分岐命令であっ
て、直前の次段命令が前記アドレス生成部６０を使用す
る命令であるが、当該次々段命令で指定されて当該命令
の直後に実行される分岐先命令がアドレス生成部６０を
使用しない場合にも、アドレス生成部６０で、当該次々
段命令の直後に実行されることになる分岐先命令と分岐
命令とが競合することはないので、分岐先命令がある場
合のように、１段（サイクル）分遅らせる必要はなく、
分岐予測が的中した場合には、見かけ上分岐命令の実行
時間を早めることができることになる。

【００１１】

【実施例】続いて、本発明の実施例について説明する。
図５に本発明の実施例に係るブロック図を示す。本実施
例に係る分岐予測制御装置にあっては、同図に示すよう
に、命令の格納された命令格納部２０である命令キャッ
シュ２１と、命令キャッシュ２１から読み出され、次に
実行されるべき次段命令から実行順に順次保持する命令
保持部７と、命令保持部７に保持されている命令に対応
するアドレスを、当該命令に同期して順次保持出力する
命令アドレス保持部８と、命令保持部７に保持された命
令に基づいて当該命令の実行対象となるオペランドのア
ドレスを生成するアドレス生成部６と、命令が分岐命令
である場合に、分岐予測の検証を行うものであって、ア
ドレス生成部６で生成されたアドレスと予測された予測
アドレスとの比較を行い、一致または不一致に基づい
て、予測された分岐先命令実行の推進または停止の指示
を行う比較部３とを有するものである。また、当該分岐
予測制御装置にあっては、命令保持部７に保持される次
段命令の次に実行されるべき次々段命令が分岐命令であ
るか否かの検出を行う解読部に相当する分岐命令検出部
１１と、命令アドレス保持部８に保持された次々段命令
のアドレス及び分岐の履歴に基づいて、次々段命令が分
岐命令であると判断された場合に、その旨を示す信号及
び予測される予測分岐先アドレスを発生させて命令アド
レス生成回路１に送出するとともに、予測分岐先命令を
発生させて命令保持部７に次々段命令の直後に実行され
るべき命令として送出する分岐予測バッファ部４と、次
々段命令が分岐命令である場合には信号線を切り換え
て、直前の次段命令が入力されるべきタイミングでまた
は次段命令の入力した直後に、次々段命令をアドレス生
成部６に入力させる切換え部１２とを有するものであ
る。さらに、次々段命令が分岐命令であり、比較器３の
比較結果が一致し、且つ、分岐をするか否かを決定する
ために必要な演算結果が分岐条件に合致している場合に
は分岐予測バッファ部４からの予測アドレスを有効とし
て命令キャッシュ２１に新たなアドレスを送出し、次々
段命令が分岐命令ではあるが比較結果が不一致である場
合、または、演算結果等が分岐条件に合致しない場合に
は、予測アドレス及び予測された分岐先命令を無効に
し、アドレス生成部６が次々段命令から生成したアドレ
スを用いて新たなアドレスを生成し、次々段命令が分岐
命令でない場合には、次段命令に対応するアドレスを入
力して新たなアドレスを生成して命令キャッシュ２１か
ら命令の読出し（フェッチ）を行う命令アドレス生成回
路１と、命令アドレス生成回路１に演算結果を送出する
演算ユニット１３を有するものである。

【００１２】また、前記命令保持部７には次に実行され
るべき次段命令が保持される次段命令保持部であるＩＲ
７₁ と、次段命令の次に実行されるべき次々段命令が保
持されるべき次々段命令保持部であるＮＩＲ７₂ と、さ
らにその次以降に実行されるべき命令が保持される命令
バッファ７₃ と、を有するものであり、前記命令アドレ
ス保持部８には、次段命令アドレスを保持するＩＡＲ８
₁ と次々段命令アドレスを保持するＮＩＡＲ（ＮＥＸＴ
命令アドレスレジスタ）８₂ とを有するものである。さ
らに、前記分岐予測バッファ部４は、当該ＮＩＡＲ８₂
に保持されたアドレスをキーとして参照され分岐先アド
レス、分岐先命令列、分岐予測情報が格納されるもので
ある。さらに、前記アドレス生成部６は同図に示すよう
に、複数のポートを有し、命令から分岐先の参照に必要
なアドレスを生成する通常のアドレス生成回路６１と汎
用レジスタ６２とを有するものである。分岐予測バッフ
ァ４１と、予測分岐アドレスレジスタ４２とを有するも
のである。続いて、図６には本実施例に係る分岐予測制
御回路を詳細に示すものである。同図に示すように、本
例にあっては、前記アドレス生成回路６１は、前記切換
え回路により選択された命令について、順次、そのアド
レスの計算を行うものであり、アドレス加算器６３と、
論理アドレスレジスタであるＬＡＲ６４と、動的アドレ
ス変換（ＤＡＴ）を高速に行うための変換索引バッファ
であるＴＬＢ６５と、物理アドレスレジスタであるＰＡ
Ｒ６６とを有するものである。さらに、前記切換え部１
２は、同図に示すように次段命令を入力する信号線及び
次々段命令を入力する信号線を各々接続された２つのレ
ジスタＷＡＲ１及びＷＡＲ２と、マルチプレクサ６８と
を有するものである。また、前記予測分岐アドレスレジ
スタ４２は同図に示すようにタイミング調整用のレジス
タであるＴＡＲ１，ＴＡＲ２，ＴＡＲ３とを有するもの
である。

【００１３】次に、本実施例に係る分岐予測制御回路の
動作について説明する。図６のＮＩＡＲ（次々段命令ア
ドレス保持部）に保持された、次々段のサイクルにパイ
プラインに投入されるはずの次々段命令のアドレスをキ
ーとして前記分岐予測バッファ４１の該当する番地にあ
る情報を参照する。当該番地にＮＩＡＲ８₂ に対応する
エントリが存在する場合には、信号線４４０により当該
次々段命令が分岐命令である旨の情報を送出するととも
に、信号線４１０により予測分岐先アドレスが前記命令
アドレス生成回路１に送られ、信号線４２０により予測
分岐先命令列が前記命令保持部７の次段命令保持部であ
るＩＲ７₁ 、必要な場合にはＮＩＲ７₂ さらに必要な場
合には命令バッファ７₃ に送られる。同時に当該各予測
分岐先命令に対応する予測分岐先アドレスが命令アドレ
ス保持部であるＩＡＲ８₁ 及びＮＩＡＲ８₂ に保持さ
れ、前記命令保持部７₁ ，７₂ に同期して移動保持され
る。

【００１４】ＩＲ７₁ に保持された次段命令が解読され
た結果、前記アドレス生成の必要にない命令、例えば、
オペランドとして、レジスタのみのメモリを必要としな
い命令の場合には、アドレス生成回路６には次段命令が
送出されず、アドレス生成回路６は使用されないことに
なる。その場合、次段命令の次に実行されるべき次々段
命令が前記分岐命令検出部である解読部１１により分岐
命令であることが検出された場合には、当該次段命令が
当該アドレス生成回路６に入力されるべきタイミング、
すなわち、通常のタイミングに比較してアドレス計算の
ための時間分だけ早く当該次々段命令がレジスタＷＡＲ
2 ６７に送出されるとともに、前記分岐予測バッファ４
１に信号線１２０を介して、分岐命令である旨が伝達さ
れ、当該信号の入力のタイミングで、前述した予測分岐
先命令が順次ＮＩＲ７₂ 等に保持される。図７（ａ）に
はこの場合のタイミングチャートを示す。すなわち、Ｎ
ＩＲ７₂ から送出された命令がＷＡＲ２ ６７に保持さ
れるタイミングに同期して、前記分岐予測バッファ４１
から出力された予測分岐先命令のアドレスが前記ＴＡＲ
1 ４２ａ、ＴＡＲ2 ４２ｂ、ＴＡＲ3 ４２ｃ3 に順次保
持されることになる。

【００１５】前記ＮＩＲ７₂ から前記ＷＡＲ2 ６７に保
持された次々段命令は、前記汎用レジスタ６２から出力
されたデータと命令語の一部とが合成され、前記分岐命
令検出部１１で分岐命令であると検出されたため、マル
チプレクサ６８によりＮＩＲ７₂ からの信号線が選択さ
れ、アドレス加算器６３に当該命令が入力されることに
なる。図７（ａ）の「Ａ」で示されるサイクルでアドレ
ス計算が行われ当該サイクルに同期して、前記分岐予測
バッファ４１から出力された予測分岐先命令のアドレス
が前記ＴＡＲ1 ４２ａに保持される。前記アドレス加算
器６３で加算された結果のデータである論理アドレスが
前記ＬＡＲ６４に保持され、当該タイミングに同期して
前記予測分岐先アドレスが前記ＴＡＲ2 ４２ｂに保持さ
れる。

【００１６】さらに、当該ＬＡＲ６４に保持された論理
アドレスは前記変換索引バッファ６５により物理アドレ
スに変換され、ＰＡＲ６６に保持されることになる。当
該タイミングに同期して、前記分岐予測バッファから出
力された分岐先命令のアドレスがＴＡＲ3 ４２ｃに保持
され、当該ＴＡＲ3 ４２ｃに保持されたアドレスとＰＡ
Ｒ６６に保持されたアドレスとが同期した前記比較器３
に送出され当該比較器３により比較される。その際、比
較器３によるアドレス比較の結果が一致した場合であっ
て、さらに、条件分岐の場合には信号線９００により演
算ユニットより得られる演算結果の条件コードが分岐を
することを示している場合に限り予測分岐先命令の実行
がそのまま実行される。それ以外の場合には、当該分岐
先命令の実行は阻止されるとともに、実際には分岐命令
ではなく、非分岐命令であった場合にはＩＡＲ８₁ に保
持されているアドレスをもとに、分岐命令ではあるが、
比較結果が一致しない場合には、アドレス生成回路６に
より当該分岐命令から直接計算により得られ信号線６０
０を介して入力した正しいアドレスを用いて、前記命令
アドレス生成回路１により新しいアドレスを生成して、
前記命令キャッシュ２１から命令がフェッチ（読み出）
されることになる。

【００１７】一方、次々段命令が分岐命令であり、その
直前に実行されるべき次段命令はアドレス生成回路６を
使用するが、当該分岐命令で分岐された分岐先命令がア
ドレス生成回路を使用しない場合について説明する。図
７（ｂ）に示すように、前述したように、前記分岐予測
バッファ４１は前記ＮＩＡＲ８₂ に保持された次の次に
実行されるべき次々段命令のアドレスを取り込み、当該
アドレスに基づいて、当該アドレスに対応する次々段命
令が分岐命令であることが検出されると、その旨が前記
命令アドレス生成回路１に通知されるとともに、該当す
る予測分岐先命令を前記ＩＲ７₁ 、ＮＩＲ７₂ 及び命令
バッファ７₃ 等に送出し、かつ、当該予測分岐先命令に
対応する予測分岐先命令アドレスを前記命令アドレス生
成回路１及び前記ＴＡＲ1 ４２ａに送出する。

【００１８】その際、前記切換え部６８は前記分岐命令
検出部１１により前記次々段命令が分岐命令であり、か
つ、当該次々段命令により予測された分岐先命令が前記
アドレス生成回路６を使用しない命令であることが解読
された場合には、図７（ｂ）に示すように、前記ＩＲ７
₁ に保持された次段命令を前記アドレス生成回路６に入
力するタイミングと同時に、次々段命令を前記レジスタ
ＷＡＲ2 に入力保持する。その際、図７（ｂ）に示され
ているように、当該次々段命令の直前に実行されるべき
次段命令がアドレス計算を行うために必要な時間だけ、
当該ＷＡＲ2 に保持され、直前の次段命令についてアド
レス計算が終了したタイミングで、次々段命令が前記ア
ドレス加算器６３に送出されることになる。尚、その
際、前記次段命令は次の段階に進み、論理アドレスから
索引バッファ６５により物理アドレスに変換される段階
にあることになる。ところで、前記分岐予測バッファ４
１から予測され、前記ＮＩＲ７₂ に保持された予測分岐
先命令は当該アドレス生成回路６を使用しないため、図
７（ｂ）に示すように、予測分岐先命令と次々段命令の
アドレス計算とが競合することはなく、次々段命令に関
する分岐予測の検証が１段階早く実施されることにな
る。以上説明した実施例にあっては、前記アドレス生成
回路内にあっては、前記アドレス計算のための回路は１
つの命令についてのみしか実行することはできないが、
当該場合に限られることなく、当該回路を２個設けるこ
とにより、同時に並行して実施することができることに
なり、常に、次々段命令の分岐予測を１段階早く実行す
ることができることになる。

【００１９】

【発明の効果】以上説明したように、本発明にあって
は、分岐予測を行うタイミングを、次段命令の直後に実
行されるべき次々段命令が分岐命令の場合について、次
々段命令の直前に実行されるべき次段命令または、次々
段命令の直後に実行されるべき分岐先命令と同じ段階で
実行することができる。したがって、本発明により、分
岐予測が的中した場合には、見かけ上分岐命令の実行時
間を０サイクルにすることができ、簡単な構成で命令実
行の高速化を図ることができる。

【図面の簡単な説明】

【図１】第一の発明の原理ブロック図

【図２】第二の発明の原理流れ図

【図３】第一の発明の実施態様を示すブロック図

【図４】第一の発明の他の実施態様を示すブロック図

【図５】実施例に係るブロック図

【図６】実施例に係る詳細ブロック図

【図７】実施例に係るタイミングチャート

【図８】従来例に係るブロック図

【符号の説明】

１０，１ 命令アドレス生成回路 ２０（２１） 命令格納部（命令キャッシュ） ３０（３） 比較部（比較器） ４０，４ 分岐予測バッファ部 ６０，６ アドレス生成部 ７０，７ 命令保持部 ８０，８ 命令アドレス保持部

Claims (6)

【特許請求の範囲】
1. 【請求項１】命令が格納される命令格納部（２０）と、
   命令格納部（２０）から読み出され、次に実行されるべ
   き次段命令から実行順に命令を順次保持出力する命令保
   持部（７０）と、命令保持部（７０）に保持されている
   命令に対応する命令アドレスを、当該命令に同期して順
   次保持出力する命令アドレス保持部（８０）と、命令保
   持部（７０）に保持された命令に基づいて当該命令の実
   行対象となるオペランドのアドレスを生成するアドレス
   生成部（６０）と、命令が分岐命令である場合に、アド
   レス生成部（６０）で生成された分岐先アドレスと予測
   された予測分岐先アドレスとの比較を行い、一致または
   不一致に基づいて、予測された分岐先命令を有効または
   無効とする指示を行う比較部（３０）とを有する分岐予
   測制御装置において、 命令保持部（７０）に保持される次段命令の次に実行さ
   れるべき次々段命令が分岐命令であるか否かの検出を行
   う分岐命令検出部（１１０）と、 命令アドレス保持部（８０）に保持された次々段命令の
   アドレス及び分岐の履歴に基づいて、次々段命令が分岐
   命令であると判断された場合に、その旨を示す信号及び
   予測される予測分岐先アドレスを発生させて命令アドレ
   ス生成回路（１０）に送出するとともに、予測分岐先命
   令を発生させて命令保持部（７０）に次々段命令の直後
   に実行されるべき命令として送出する分岐予測バッファ
   部（４０）と、 次々段命令が分岐命令である場合には信号線を切り換え
   て、直前の次段命令が入力されるべきタイミングでまた
   は次段命令の入力した直後に、次々段命令をアドレス生
   成部（６０）に入力させる切換え部（１２０）と、 次々段命令が分岐命令であり、比較部（３０）の比較結
   果が一致し、且つ、分岐をするか否かを決定するために
   必要な演算結果が分岐条件に合致している場合には分岐
   予測バッファ部（４０）からの予測アドレスを有効とし
   て命令格納部（２０）に新たなアドレスを送出し、次々
   段命令が分岐命令ではあるが比較結果が不一致である場
   合、または、演算結果等が分岐条件に合致しない場合に
   は、予測アドレス及び予測された分岐先命令を無効に
   し、アドレス生成部（６０）が次々段命令から生成した
   アドレスを用いて新たなアドレスを生成し、次々段命令
   が分岐命令でない場合には、次段命令に対応するアドレ
   スを入力して新たなアドレスを生成して命令格納部（２
   ０）から命令の読出しを行う命令アドレス生成回路（１
   ０）と、を有することを特徴とする分岐予測制御装置。
2. 【請求項２】順次命令を読み出し（Ｓ１）、順次命令実
   行の対象となるオペランドのアドレスを生成し、実行さ
   れるべき命令が分岐命令がある場合には、当該分岐命令
   に基づいて生成された分岐先アドレスと予測分岐先アド
   レスとの比較を行い（Ｓ５）、一致または不一致に基づ
   いて、予測された予測分岐先アドレス及び予測分岐先命
   令を有効または無効とする指示を行う（Ｓ７，Ｓ８）、
   分岐予測制御方法において、 次に実行されるべき次段命令の次に実行されるべき次々
   段命令が分岐命令であるか否かの検出を行い（Ｓ２）、 次々段命令が分岐命令であると判断された場合に、予測
   分岐先アドレス及び予測分岐先命令を発生させ、予測分
   岐先命令を次々段命令の直後に実行されるべき命令とし
   て待機させ（Ｓ３）、 信号線を切り換えて、直前の次段命令が入力されるべき
   タイミングでまたは次段命令の入力した直後に、次々段
   命令についてアドレスの生成を開始し（Ｓ４）、 次々段命令が分岐命令であり、前記比較結果が一致し、
   かつ、分岐をするか否かを決定するために必要な演算結
   果が分岐条件に合致している場合には（Ｓ５）、 予測分岐先アドレスを有効として（Ｓ８）、 次々段命令が分岐命令ではあるが比較結果が不一致であ
   る場合、または、演算結果等が分岐条件に合致しない場
   合には（Ｓ５）、 予測分岐先アドレス及び予測分岐先命令を無効にし（Ｓ
   ７）、次々段命令から生成したアドレスを用いて新たな
   分岐先アドレスを生成し（Ｓ９）、 次々段命令が分岐命令でない場合には、次段命令に対応
   するアドレスを入力して新たなアドレスを生成して（Ｓ
   ６）、 各々新たな命令の読出しを行う（Ｓ１０）ことを特徴と
   する分岐予測制御方法。
3. 【請求項３】前記切換え部（２０）は、次々段命令が分
   岐命令であって、その直前に実行されるべき次段命令が
   アドレス生成部（６０）を使用しない場合、または、次
   々段命令により分岐予測バッファ部（４０）から発生
   し、次々段命令の直後に実行されるべき予測分岐先命令
   がアドレス生成部（６０）を使用しない場合には、直前
   の次段命令が入力されるべきタイミングでまたは次段命
   令の入力した直後に、次々段命令をアドレス生成部（６
   ０）に入力させるように信号線を切り換えることを特徴
   とする請求項１記載の分岐予測制御装置。
4. 【請求項４】前記命令保持部（７０）には、少なくと
   も、次に実行されるべき次段命令を保持する次段命令保
   持部（７０₁ ）と、次の次に実行されるべき次々段命令
   保持部（７０₂ ）とを設け、前記命令アドレス保持部
   （８０）には、少なくとも、次に実行されるべき次段命
   令のアドレスを前記次段命令保持部（７０ ₁ ）と同期し
   て保持する次段命令アドレス保持部（８０₁ ）と、次々
   段命令保持部（７０₂ ）と同期して次の次に実行される
   べき次々段命令を保持する次々段命令アドレス保持部
   （８０₂ ）とを設けたことを特徴とする請求項１記載の
   分岐予測制御装置。
5. 【請求項５】前記アドレス生成部（６０）には、前記分
   岐命令検出部（１１０）の検出結果に基づいて信号線を
   切換えて、次段命令または次々段命令のどちらか一方の
   命令のみを選択して入力させる切換え部（１２０）と、 入力した順に、順次アドレスの計算を行うアドレス計算
   部（１６０）を有することを特徴とする請求項１、請求
   項３及び請求項４記載の分岐予測制御装置。
6. 【請求項６】前記アドレス生成部（１６１）には、前記
   分岐命令検出部（１１０）の検出結果に基づいて、次段
   命令及び次々段命令について信号線を切換えて、分岐命
   令と分岐命令以外の命令とを切り分けて入力させる切換
   え部（１２１）と、 当該切換え部（１２１）により切り分けられて入力した
   分岐命令に対しては、分岐命令で指定された分岐先にあ
   る分岐先命令のためのアドレス計算を行って、比較器
   （３０）または命令アドレス生成回路（１０）に送出す
   る分岐命令用アドレス計算部（１６０₁ ）が設けられ、
   分岐命令でない命令に対しては、前記分岐命令用アドレ
   ス計算部（１６０₁ ）とは並列的にアドレス計算を行う
   ことができるアドレス計算部（１６０₂ ）が設けられた
   ことを特徴とする請求項１、請求項３、請求項４、及び
   請求項５記載の分岐予測制御装置。