JPH05122838A - 電流制限回路 - Google Patents
電流制限回路Info
- Publication number
- JPH05122838A JPH05122838A JP28025491A JP28025491A JPH05122838A JP H05122838 A JPH05122838 A JP H05122838A JP 28025491 A JP28025491 A JP 28025491A JP 28025491 A JP28025491 A JP 28025491A JP H05122838 A JPH05122838 A JP H05122838A
- Authority
- JP
- Japan
- Prior art keywords
- gate
- output
- source
- output transistor
- current
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Emergency Protection Circuit Devices (AREA)
Abstract
(57)【要約】
【目的】 電流制限値のコントロールを容易にする。
【構成】 オペアンプｂの第一の入力端を負荷ドライブ
用出力トランジスタＴ１のゲートに接続し、第２の入力
端を前記出力トランジスタのドレイン，ソース間に接続
した基準電源に接続し、出力端を前記出力トランジスタ
のゲート，ソース間に設けたＭＯＳＥＴのゲートに接続
して、基準電源の発生電圧Ｖr1をコントロールすること
で、前記出力トランジスタＴ１のゲート，ソース間電圧
を、前記基準電源出力と等しくなるようにコントロール
し、過負荷時に前記出力トランジスタＴＩに流れる電流
Ｉ０を制限する。 【効果】 基準電源の出力電圧をコントロールすること
で、過負荷時の負荷ドライブ出力用トランジスタの電流
を、容易にコントロールすることができる。
用出力トランジスタＴ１のゲートに接続し、第２の入力
端を前記出力トランジスタのドレイン，ソース間に接続
した基準電源に接続し、出力端を前記出力トランジスタ
のゲート，ソース間に設けたＭＯＳＥＴのゲートに接続
して、基準電源の発生電圧Ｖr1をコントロールすること
で、前記出力トランジスタＴ１のゲート，ソース間電圧
を、前記基準電源出力と等しくなるようにコントロール
し、過負荷時に前記出力トランジスタＴＩに流れる電流
Ｉ０を制限する。 【効果】 基準電源の出力電圧をコントロールすること
で、過負荷時の負荷ドライブ出力用トランジスタの電流
を、容易にコントロールすることができる。
Description
【０００１】この発明は、電流制限回路に関し、特に電
流制限値を制御しやすい回路に関する。
流制限値を制御しやすい回路に関する。
【０００２】
【従来の技術】従来、この種の電流制限回路は、図３に
示すように、負荷ドライブ用出力トランジスタＴ１のゲ
ートとソース間に、ＭＯＳＦＥＴＴ３とダイオードＤ
１，Ｄ３，Ｄ３を直列に接続し、ＭＯＳＦＥＴＴ３のゲ
ートを電源端子に接続した構成となっており、過負荷
時、すなわち負荷ドライブ用出力トランジスタＴ１のソ
ース端子がＧＮＤ端子に向けて電圧降下すると、前記Ｍ
ＯＳＦＥＴＴ３がオンし、負荷ドライブ用出力トランジ
スタＴ１のゲートとソース間をダイオードＤ１，Ｄ２，
Ｄ３の順方向電圧ＶＦ×３≒２Ｖで電圧制限し、出力電
流Ｉ０を制限する構成となっていた。
示すように、負荷ドライブ用出力トランジスタＴ１のゲ
ートとソース間に、ＭＯＳＦＥＴＴ３とダイオードＤ
１，Ｄ３，Ｄ３を直列に接続し、ＭＯＳＦＥＴＴ３のゲ
ートを電源端子に接続した構成となっており、過負荷
時、すなわち負荷ドライブ用出力トランジスタＴ１のソ
ース端子がＧＮＤ端子に向けて電圧降下すると、前記Ｍ
ＯＳＦＥＴＴ３がオンし、負荷ドライブ用出力トランジ
スタＴ１のゲートとソース間をダイオードＤ１，Ｄ２，
Ｄ３の順方向電圧ＶＦ×３≒２Ｖで電圧制限し、出力電
流Ｉ０を制限する構成となっていた。
【０００３】なお、図中ａは制御入力端子ＩＮに与えら
れる入力で負荷ドライブ用出力トランジスタＴ１のゲー
トドライブ信号を発生するゲートドライブ回路である。
れる入力で負荷ドライブ用出力トランジスタＴ１のゲー
トドライブ信号を発生するゲートドライブ回路である。
【０００４】
【発明が解決しようとする課題】ところで、上記の従来
の電流制限回路は、負荷ドライブ用トランジスタＴ１の
ゲートとソース間を電圧制限するために、すなわち出力
電流Ｉ０を制限するために、ダイオードの順方向電圧Ｖ
Ｆを使っているため、電流制限値の調整を行うには、ダ
イオードの数を変えるしかなく、微調整ができないとい
う欠点があった。
の電流制限回路は、負荷ドライブ用トランジスタＴ１の
ゲートとソース間を電圧制限するために、すなわち出力
電流Ｉ０を制限するために、ダイオードの順方向電圧Ｖ
Ｆを使っているため、電流制限値の調整を行うには、ダ
イオードの数を変えるしかなく、微調整ができないとい
う欠点があった。
【０００５】
【課題を解決するための手段】この発明の電流制限回路
は、負荷ドライブ用出力トランジスタのゲートにドレイ
ンを接続し、ソースにソースを接続したＭＯＳＦＥＴを
設け、第１の入力端を前記出力トランジスタのゲートに
接続し、第２の入力端を前記出力トランジスタのドレイ
ンとソース間に構成した基準電源に接続したオペアンプ
の出力端子を、前記ＭＯＳＦＥＴのゲートに接続した構
成となっている。
は、負荷ドライブ用出力トランジスタのゲートにドレイ
ンを接続し、ソースにソースを接続したＭＯＳＦＥＴを
設け、第１の入力端を前記出力トランジスタのゲートに
接続し、第２の入力端を前記出力トランジスタのドレイ
ンとソース間に構成した基準電源に接続したオペアンプ
の出力端子を、前記ＭＯＳＦＥＴのゲートに接続した構
成となっている。
【０００６】
【作用】上記の構成によると、オペアンプの第２の入力
端に接続した基準電源の出力電圧を調整することによ
り、負荷ドライブ用出力トランジスタのゲートとソース
間電圧を調整することができるため、前記トランジスタ
の電流制限値の調整ができる。
端に接続した基準電源の出力電圧を調整することによ
り、負荷ドライブ用出力トランジスタのゲートとソース
間電圧を調整することができるため、前記トランジスタ
の電流制限値の調整ができる。
【０００７】
【実施例】以下、この発明について図面を参照して説明
する。図１はこの発明の一実施例の回路図である。図に
おいて、Ｔ１は負荷ドライブ用出力トランジスタ，Ｔ２
は電流制限用ＭＯＳＦＥＴ，Ｒ１は抵抗，ａはゲートド
ライブ回路，ｂはオペアンプ，ｃは負荷，ｄは定電流
源，Ｖccは電源および電源端子，Ｉ０は出力電流，Ｖr1
は基準電圧，Ｉr1は定電流源ｄの出力電流，ＶGSは負荷
ドライブ用出力トランジスタＴ１のゲート−ソース間電
圧，ＯＵＴは出力端子，ＩＮは制御入力端子である。
する。図１はこの発明の一実施例の回路図である。図に
おいて、Ｔ１は負荷ドライブ用出力トランジスタ，Ｔ２
は電流制限用ＭＯＳＦＥＴ，Ｒ１は抵抗，ａはゲートド
ライブ回路，ｂはオペアンプ，ｃは負荷，ｄは定電流
源，Ｖccは電源および電源端子，Ｉ０は出力電流，Ｖr1
は基準電圧，Ｉr1は定電流源ｄの出力電流，ＶGSは負荷
ドライブ用出力トランジスタＴ１のゲート−ソース間電
圧，ＯＵＴは出力端子，ＩＮは制御入力端子である。
【０００８】次に上記の実施例の動作について説明す
る。
る。
【０００９】制御入力端子ＩＮにＯＮ信号が入力され、
ゲートドライブ回路ａにより、負荷ドライブ用出力トラ
ンジスタＴ１が充分にオンした状態で、負荷ｃが過負荷
状態になると、基準電圧Ｖr1が発生し、オペアンプｂに
より電流制限用ＭＯＳＦＥＴＴ２のゲートを負荷ドライ
ブ用出力トランジスタＴ１のゲート、ソース間電圧ＶGS
がＶGS＝Ｖr1＝I ｒ１・Ｒ１となるように動作し、出力
電流Ｉ０を制限する。この実施例の場合、ＶGSは抵抗Ｒ
１または定電流源ｄの出力電流Ｉr1の値により設定でき
るため過負荷時の出力電流Ｉ０の微調整が可能となる。
ゲートドライブ回路ａにより、負荷ドライブ用出力トラ
ンジスタＴ１が充分にオンした状態で、負荷ｃが過負荷
状態になると、基準電圧Ｖr1が発生し、オペアンプｂに
より電流制限用ＭＯＳＦＥＴＴ２のゲートを負荷ドライ
ブ用出力トランジスタＴ１のゲート、ソース間電圧ＶGS
がＶGS＝Ｖr1＝I ｒ１・Ｒ１となるように動作し、出力
電流Ｉ０を制限する。この実施例の場合、ＶGSは抵抗Ｒ
１または定電流源ｄの出力電流Ｉr1の値により設定でき
るため過負荷時の出力電流Ｉ０の微調整が可能となる。
【００１０】
【実施例２】図２は、この発明の第２の実施例の回路図
である。実施例は、前記第１の実施例におけるオペアン
プｂの入力端と出力端の間の抵抗Ｒ１に、ダイオードＤ
４を直列に接続した点を除いては第１の実施例と同じで
あるため、同一参照符号を付してその説明を省略する。
である。実施例は、前記第１の実施例におけるオペアン
プｂの入力端と出力端の間の抵抗Ｒ１に、ダイオードＤ
４を直列に接続した点を除いては第１の実施例と同じで
あるため、同一参照符号を付してその説明を省略する。
【００１１】この実施例では、抵抗Ｒ１の定電流源出力
電流Ｉr1値により出力電流Ｉ０を微調整できるほか、基
準電圧Ｖr2にダイオードＤ４を接続したことで、ダイオ
ードＤ４の順方向電圧ＶＦの温度依存性により、過負荷
時に出力トランジスタＴ１のゲート，ソース間電圧ＶGS
が温度依存性を持ち、電流制限値の温度補正できる。
電流Ｉr1値により出力電流Ｉ０を微調整できるほか、基
準電圧Ｖr2にダイオードＤ４を接続したことで、ダイオ
ードＤ４の順方向電圧ＶＦの温度依存性により、過負荷
時に出力トランジスタＴ１のゲート，ソース間電圧ＶGS
が温度依存性を持ち、電流制限値の温度補正できる。
【００１２】
【発明の効果】以上説明したように、この発明は負荷ド
ライブ用出力トランジスタに流れる電流を制限する回路
において、前記トランジスタのゲートにドレインを接続
し、ソースにソースを接続したＭＯＳＦＥＴを設け、第
一の入力端子を前記ＭＯＳＦＥＴのドレインに接続し、
第２の入力端を前記トランジスタのドレインとソース間
に形成した基準電源に接続したオペアンプの出力端に、
前記ＭＯＳＦＥＴのゲートを接続したことにより、過負
荷時にオペアンプの第２の入力端に接続された基準電源
の発生電圧を調整することで、負荷ドライブ用トランジ
スタのゲート−ソース間電圧を調整することができ、電
流制限値の微調整ができる効果がある。
ライブ用出力トランジスタに流れる電流を制限する回路
において、前記トランジスタのゲートにドレインを接続
し、ソースにソースを接続したＭＯＳＦＥＴを設け、第
一の入力端子を前記ＭＯＳＦＥＴのドレインに接続し、
第２の入力端を前記トランジスタのドレインとソース間
に形成した基準電源に接続したオペアンプの出力端に、
前記ＭＯＳＦＥＴのゲートを接続したことにより、過負
荷時にオペアンプの第２の入力端に接続された基準電源
の発生電圧を調整することで、負荷ドライブ用トランジ
スタのゲート−ソース間電圧を調整することができ、電
流制限値の微調整ができる効果がある。
【図１】 この発明の実施例１の回路図である
【図２】 この発明の実施例２の回路図である
【図３】 従来の回路図である
ａ ゲートドライブ回路 ｂ オペアンプ ｃ 負荷 ｄ 定電流源 Ｔ１ 負荷ドライブ用トランジスタ Ｔ２ ＭＯＳＦＥＴ Ｄ４ ダイオード Ｖcc 電源電圧および電源端子 ＯＵＴ 出力端子 ＩＮ 制御入力端子 Ｉr1 定電流源出力電流 Ｒ１ 抵抗 ＶGS 負荷ドライブ用トランジスタのゲート−ソース間
電圧 Ｉ０ 出力電流
電圧 Ｉ０ 出力電流
Claims (2)
- 【請求項１】負荷ドライブ用出力トランジスタに流れる
電流を制限する回路において、 前記出力トランジスタのゲートにドレインを接続しソー
スにソースを接続したＭＯＳＦＥＴを設け、第１の入力
端子を前記出力トランジスタのゲートに接続し、第２の
入力端を前記出力トランジスタのドレインとソース間に
構成した基準電源に接続したオペアンプの出力端に前記
ＭＯＳＦＥＴのゲートを接続したことを特徴とする電流
制限回路。 - 【請求項２】前記基準電源がダイオードと抵抗とを直列
接続して定電流を流すようにしたことを特徴とする請求
項１記載の電流制限回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28025491A JPH05122838A (ja) | 1991-10-28 | 1991-10-28 | 電流制限回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28025491A JPH05122838A (ja) | 1991-10-28 | 1991-10-28 | 電流制限回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05122838A true JPH05122838A (ja) | 1993-05-18 |
Family
ID=17622440
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP28025491A Pending JPH05122838A (ja) | 1991-10-28 | 1991-10-28 | 電流制限回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05122838A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2009128942A1 (en) * | 2008-04-16 | 2009-10-22 | Bourns, Inc. | Current limiting surge protection device |
-
1991
- 1991-10-28 JP JP28025491A patent/JPH05122838A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2009128942A1 (en) * | 2008-04-16 | 2009-10-22 | Bourns, Inc. | Current limiting surge protection device |
| GB2471223A (en) * | 2008-04-16 | 2010-12-22 | Bourns Inc | Current limiting surge protection device. |
| GB2471223B (en) * | 2008-04-16 | 2013-01-23 | Bourns Inc | Current limiting surge protection device. |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7400163B2 (en) | Dead time control circuit capable of adjusting temperature characteristics of dead time | |
| JP4022208B2 (ja) | 線形および飽和領域で動作可能なパワーｍｏｓｆｅｔ用電流センス | |
| KR100210737B1 (ko) | 전류 조정 회로 | |
| US7683687B2 (en) | Hysteresis characteristic input circuit including resistors capable of suppressing penetration current | |
| JPH04277920A (ja) | レベルシフト回路 | |
| KR970703555A (ko) | 전압 조절기(Voltage regulator) | |
| US4476428A (en) | Power supply device | |
| US5126603A (en) | Circuit utilizes N-channel mos transistors having reduced area dimension for effectively detecting output current of a H-bridge circuit | |
| JP4017850B2 (ja) | 電源回路 | |
| JPS60198872A (ja) | Ｌｅｄ駆動用ｍｏｓ集積回路 | |
| JPH0732362B2 (ja) | Ｔｔｌ型ゲート用可変スピードアツプ回路 | |
| JPH05122838A (ja) | 電流制限回路 | |
| JP3230252B2 (ja) | 電流制限回路 | |
| JPH02177724A (ja) | 出力バッファ回路 | |
| US7446593B2 (en) | Power supply with programmable fuse for mode selection | |
| JPH0132372Y2 (ja) | ||
| JPS6265486A (ja) | 駆動用回路 | |
| EP0711433B1 (en) | Adaptive-output current driver | |
| JP3232981B2 (ja) | 制御信号のレベルシフト回路 | |
| JP3003455B2 (ja) | 過熱検出回路 | |
| JPH10145965A (ja) | 電流制限回路 | |
| JPH07202667A (ja) | 半導体装置 | |
| JPS622580A (ja) | レ−ザダイオ−ド駆動回路 | |
| JPH0746982Y2 (ja) | リセツト信号発生回路 | |
| US6104176A (en) | Voltage regulator and method of voltage regulation |