JPH0512028A - 初期プログラムロード（ｉｐｌ）方式 - Google Patents
初期プログラムロード（ｉｐｌ）方式Info
- Publication number
- JPH0512028A JPH0512028A JP15936291A JP15936291A JPH0512028A JP H0512028 A JPH0512028 A JP H0512028A JP 15936291 A JP15936291 A JP 15936291A JP 15936291 A JP15936291 A JP 15936291A JP H0512028 A JPH0512028 A JP H0512028A
- Authority
- JP
- Japan
- Prior art keywords
- ipl
- initial program
- backup
- memory
- processors
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Stored Programmes (AREA)
Abstract
(57)【要約】
【構成】システムバス３０に接続する複数のプロセッサ
２０のそれぞれに個別メモリ２１に対応するバックアッ
プメモリ２２を配備し、初期のシステム立ち上げ時に外
部記憶装置１３からシステムバス３０を介して初期プロ
グラムロード（ＩＰＬ）用のバックアップファイルをバ
ックアップメモリ２２に書き込む。バックアップメモリ
２２がＩＰＬ用のバックアップファイルを記憶したのち
は、各プロセッサ２０のＩＰＬ動作手順が、バックアッ
プメモリ２２から個別メモリ２１へＩＰＬ用のバックア
ップファイルを直接送信して書き込む。 【効果】ＩＰＬの初期立ち上げ以外、プロセッサによる
ＩＰＬ動作がシステムバス占有を不要にし、従ってシス
テムの処理能力が向上すると共に待ち合わせ時間を少く
できる効果がある。
２０のそれぞれに個別メモリ２１に対応するバックアッ
プメモリ２２を配備し、初期のシステム立ち上げ時に外
部記憶装置１３からシステムバス３０を介して初期プロ
グラムロード（ＩＰＬ）用のバックアップファイルをバ
ックアップメモリ２２に書き込む。バックアップメモリ
２２がＩＰＬ用のバックアップファイルを記憶したのち
は、各プロセッサ２０のＩＰＬ動作手順が、バックアッ
プメモリ２２から個別メモリ２１へＩＰＬ用のバックア
ップファイルを直接送信して書き込む。 【効果】ＩＰＬの初期立ち上げ以外、プロセッサによる
ＩＰＬ動作がシステムバス占有を不要にし、従ってシス
テムの処理能力が向上すると共に待ち合わせ時間を少く
できる効果がある。
Description
【０００１】
【産業上の利用分野】本発明は、個別メモリをもつ複数
のプロセッサと、個別メモリおよび前記プロセッサのす
べてのバックアップファイルを管理する外部記憶装置を
もつ一つのマスタープロセッサとで構成するマルチプロ
セッサシステムで、初期プログラムを前記個別メモリに
書き込む初期プログラムロード（ＩＰＬ）方式に関す
る。
のプロセッサと、個別メモリおよび前記プロセッサのす
べてのバックアップファイルを管理する外部記憶装置を
もつ一つのマスタープロセッサとで構成するマルチプロ
セッサシステムで、初期プログラムを前記個別メモリに
書き込む初期プログラムロード（ＩＰＬ）方式に関す
る。
【０００２】
【従来の技術】従来、この種の初期プログラムロード
（ＩＰＬ）方式は、各プロセッサがマスタープロセッサ
を介して外部記憶装置を呼び出し、この呼び出した外部
記憶装置から記憶するファイルの内容を転送することに
より、初期プログラムの書き込みを実行していた。
（ＩＰＬ）方式は、各プロセッサがマスタープロセッサ
を介して外部記憶装置を呼び出し、この呼び出した外部
記憶装置から記憶するファイルの内容を転送することに
より、初期プログラムの書き込みを実行していた。
【０００３】これについて、図２を参照して説明する。
図２は従来の一例を示すブロック図である。
図２は従来の一例を示すブロック図である。
【０００４】図示するように、システムバス３０は、一
つのマスタープロセッサ９０および複数のプロセッサ８
０が接続する。
つのマスタープロセッサ９０および複数のプロセッサ８
０が接続する。
【０００５】マスタープロセッサ９０はメインメモリで
ある個別メモリ９１、および外部記憶装置９２を接続す
る。各プロセッサ８０は個別メモリ８１を接続する。
ある個別メモリ９１、および外部記憶装置９２を接続す
る。各プロセッサ８０は個別メモリ８１を接続する。
【０００６】外部記憶装置９２はすべてのプロセッサ８
０・９０に対するプログラムファイルを記憶する。
０・９０に対するプログラムファイルを記憶する。
【０００７】各プロセッサ８０・９０は、初期プログラ
ムの書き込みのとき、外部記憶装置９２を呼び出し、外
部記憶装置９２からファイルの転送を受けて個別メモリ
８１・９１に書き込む。
ムの書き込みのとき、外部記憶装置９２を呼び出し、外
部記憶装置９２からファイルの転送を受けて個別メモリ
８１・９１に書き込む。
【０００８】
【発明が解決しようとする課題】上述した従来のＩＰＬ
方式は、初期プログラムを個別メモリに書き込むとき、
マスタープロセッサを介して外部記憶装置を呼び出す構
成を有するので、初期プログラムロード（ＩＰＬ）のた
めにシステムバスが占有されてシステムの処理能力が低
下すると共に、複数プロセッサからのＩＰＬ要求に対し
て、ＩＰＬ完了までの待ち合せが長びくという問題点が
あった。
方式は、初期プログラムを個別メモリに書き込むとき、
マスタープロセッサを介して外部記憶装置を呼び出す構
成を有するので、初期プログラムロード（ＩＰＬ）のた
めにシステムバスが占有されてシステムの処理能力が低
下すると共に、複数プロセッサからのＩＰＬ要求に対し
て、ＩＰＬ完了までの待ち合せが長びくという問題点が
あった。
【０００９】本発明の目的は、各プロセッサにバックア
ップメモリを備え、初期プログラムを予め立ちあげのと
き記憶することにより、上記問題点を解決するＩＰＬ方
式を提供することにある。
ップメモリを備え、初期プログラムを予め立ちあげのと
き記憶することにより、上記問題点を解決するＩＰＬ方
式を提供することにある。
【００１０】
【課題を解決するための手段】本発明による初期プログ
ラムロード（ＩＰＬ）方式の基本構成は、個別メモリを
もつ複数のプロセッサと、個別メモリおよび前記プロセ
ッサすべてのバックアップファイルを管理する外部記憶
装置をもつ一つのマスタープロセッサとで構成するマル
チプロセッサシシテムで、初期プログラムを前記個別メ
モリに書き込む初期プログラムロード（ＩＰＬ）方式に
おいて、前記プロセッサのそれぞれが各個別メモリに対
するバックアップメモリを有し、初期プログラムの書き
込みをこのバックアップメモリの記憶から取り出して実
行することである。
ラムロード（ＩＰＬ）方式の基本構成は、個別メモリを
もつ複数のプロセッサと、個別メモリおよび前記プロセ
ッサすべてのバックアップファイルを管理する外部記憶
装置をもつ一つのマスタープロセッサとで構成するマル
チプロセッサシシテムで、初期プログラムを前記個別メ
モリに書き込む初期プログラムロード（ＩＰＬ）方式に
おいて、前記プロセッサのそれぞれが各個別メモリに対
するバックアップメモリを有し、初期プログラムの書き
込みをこのバックアップメモリの記憶から取り出して実
行することである。
【００１１】前記基本構成で記載のマスタプロセッサ
は、前記外部記憶装置で記憶する初期プログラムを、シ
ステムの立ち上げ時にすべての前記プロセッサで、前記
個別メモリおよびバックアップメモリに同時に書き移す
構成でも、またまず前記バックアップメモリに書き移
し、次いで前記プロセッサのそれぞれがこのバックアッ
プメモリから前記個別メモリへ書き移す構成でもよい。
は、前記外部記憶装置で記憶する初期プログラムを、シ
ステムの立ち上げ時にすべての前記プロセッサで、前記
個別メモリおよびバックアップメモリに同時に書き移す
構成でも、またまず前記バックアップメモリに書き移
し、次いで前記プロセッサのそれぞれがこのバックアッ
プメモリから前記個別メモリへ書き移す構成でもよい。
【００１２】
【作用】上述の手段によるＩＰＬ方式は、バックアップ
メモリが初期プログラムを含むバックアップファイル
を、マスタープロセッサを介して、外部記憶装置から転
写したのちでは、マスタープロセッサおよびマスタープ
ロセッサに接続するシステムバスを使用することなく、
各プロセッサが処理ごとに使用する個別メモリにバック
アップメモリから初期プログラムの書き移しをすること
ができる。
メモリが初期プログラムを含むバックアップファイル
を、マスタープロセッサを介して、外部記憶装置から転
写したのちでは、マスタープロセッサおよびマスタープ
ロセッサに接続するシステムバスを使用することなく、
各プロセッサが処理ごとに使用する個別メモリにバック
アップメモリから初期プログラムの書き移しをすること
ができる。
【００１３】
【実施例】次に本発明について図面を参照して説明す
る。
る。
【００１４】図１（Ａ）は本発明による立ち上げ時の初
期プログラムロード（ＩＰＬ）経路の一実施例を示すブ
ロック図である。
期プログラムロード（ＩＰＬ）経路の一実施例を示すブ
ロック図である。
【００１５】図１（Ｂ）は本発明による各プロセッサで
の初期プログラムロード（ＩＰＬ）経路の一実施例を示
すブロック図である。
の初期プログラムロード（ＩＰＬ）経路の一実施例を示
すブロック図である。
【００１６】図１（Ａ）・（Ｂ）に示すように、一つの
マスタープロセッサ１０および複数のプロセッサ２０は
システムバス３０で結合する。マスタープロセッサ１０
はメインメモリとなる個別メモリ１１、個別メモリ１１
に対してバックアップする読み書き自由なバックアップ
メモリ１２、およびプロセッサ１０，２０のすべてのバ
ックアップファイルを管理する外部記憶装置１３を接続
する。プロセッサ２０はメインメモリとなる個別メモリ
２１、および個別メモリ２１に対するバックアップメモ
リ２２を接続する。
マスタープロセッサ１０および複数のプロセッサ２０は
システムバス３０で結合する。マスタープロセッサ１０
はメインメモリとなる個別メモリ１１、個別メモリ１１
に対してバックアップする読み書き自由なバックアップ
メモリ１２、およびプロセッサ１０，２０のすべてのバ
ックアップファイルを管理する外部記憶装置１３を接続
する。プロセッサ２０はメインメモリとなる個別メモリ
２１、および個別メモリ２１に対するバックアップメモ
リ２２を接続する。
【００１７】まず、図１（Ａ）に示すように、システム
の立ち上げ時では、マスタープロセッサ１０が外部記憶
装置１３から初期プログラムファイルを取り出して、内
部の個別メモリ１１およびバックアップメモリ１２へ転
送記憶すると共に、システムバス３０を介し各プロセッ
サ２０に指示し、各プロセッサ２０がマスタープロセッ
サ１０からの初期プログラムファイルを個別メモリ２１
およびバックアップメモリ２２に書き込む。
の立ち上げ時では、マスタープロセッサ１０が外部記憶
装置１３から初期プログラムファイルを取り出して、内
部の個別メモリ１１およびバックアップメモリ１２へ転
送記憶すると共に、システムバス３０を介し各プロセッ
サ２０に指示し、各プロセッサ２０がマスタープロセッ
サ１０からの初期プログラムファイルを個別メモリ２１
およびバックアップメモリ２２に書き込む。
【００１８】図１（Ａ）ではバックアップメモリ１２，
２２に書き込むとき同時に個別メモリ１１，２１にも書
き込むように図示して説明したが、マスタープロセッサ
１０および各プロセッサ２０は、外部記憶装置１３から
の初期プログラムをまずバックアップメモリ１２，２２
に書き込んだのち、バックアップメモリ１２，２２から
個別メモリ１１，２１へ転写する構成でもよい。
２２に書き込むとき同時に個別メモリ１１，２１にも書
き込むように図示して説明したが、マスタープロセッサ
１０および各プロセッサ２０は、外部記憶装置１３から
の初期プログラムをまずバックアップメモリ１２，２２
に書き込んだのち、バックアップメモリ１２，２２から
個別メモリ１１，２１へ転写する構成でもよい。
【００１９】次に、図１（Ｂ）が示すように、バックア
ップメモリ１２，２２が既に立ち上り時に初期プログラ
ムファイルを記憶したとき、各プロセッサ１０，２０は
初期プログラムロードの転写をバックアップメモリ１
２，２２から個別メモリ１１，２１へ各プロセッサ１
０，２０ごとに実行し、システムバス３０を使用しな
い。
ップメモリ１２，２２が既に立ち上り時に初期プログラ
ムファイルを記憶したとき、各プロセッサ１０，２０は
初期プログラムロードの転写をバックアップメモリ１
２，２２から個別メモリ１１，２１へ各プロセッサ１
０，２０ごとに実行し、システムバス３０を使用しな
い。
【００２０】バックアップメモリ１２は外部記憶装置１
３を使用することにして、配備を省略してもよい。
３を使用することにして、配備を省略してもよい。
【００２１】
【発明の効果】以上説明したように、本発明は、各プロ
セッサにバックアップメモリを備え、システム立ち上げ
時にＩＰＬ用バックアップファイルをバックアップメモ
リに記憶することにより、システム立ち上げ時のほかで
は初期プログラムロードで各プログラムが直結するバッ
クアップメモリから個別メモリへ初期プログラムの書き
込みが実行されるので、システムの初期立ち上げ時のほ
かではＩＰＬ動作のためのシステムバスの占有が不要に
でき、従ってシステムバス使用のための待ち合せが不要
にできる効果がある。
セッサにバックアップメモリを備え、システム立ち上げ
時にＩＰＬ用バックアップファイルをバックアップメモ
リに記憶することにより、システム立ち上げ時のほかで
は初期プログラムロードで各プログラムが直結するバッ
クアップメモリから個別メモリへ初期プログラムの書き
込みが実行されるので、システムの初期立ち上げ時のほ
かではＩＰＬ動作のためのシステムバスの占有が不要に
でき、従ってシステムバス使用のための待ち合せが不要
にできる効果がある。
【図１】本発明のＩＰＬ方式による初期プログラムロー
ド経路の一実施例を示すブロック図である。
ド経路の一実施例を示すブロック図である。
【図２】従来の一例を示すブロック図である。
１０ マスタープロセッサ
１１，２１ 個別メモリ
１２，２２ バックアップメモリ
１３ 外部記憶装置
２０ プロセッサ
３０ システムバス
Claims (3)
- 【請求項１】 個別メモリをもつ複数のプロセッサと、
個別メモリおよび前記プロセッサすべてのバックアップ
ファイルを管理する外部記憶装置をもつ一つのマスター
プロセッサとで構成するマルチプロセッサシシテムで、
初期プログラムを前記個別メモリに書き込む初期プログ
ラムロード（ＩＰＬ）方式において、前記プロセッサの
それぞれが各個別メモリに対するバックアップメモリを
有し、初期プログラムの書き込みをこのバックアップメ
モリの記憶から取り出して実行することを特徴とする初
期プログラムロード（ＩＰＬ）方式。 - 【請求項２】 前記マスタープロセッサが、前記外部記
憶装置で記憶する初期プログラムを、システムの立ち上
げ時にすべての前記プロセッサで、前記個別メモリおよ
びバックアップメモリに同時に書き移すことを特徴とす
る請求項１記載の初期プログラムロード（ＩＰＬ）方
式。 - 【請求項３】 前記マスタープロセッサが、前記外部記
憶装置で記憶する初期プログラムを、システムの立ち上
げ時にすべての前記プロセッサで、まず前記バックアッ
プメモリに書き移し、次いで前記プロセッサのそれぞれ
がこのバックアップメモリから前記個別メモリへ書き移
すことを特徴とする請求項１記載の初期プログラムロー
ド（ＩＰＬ）方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15936291A JPH0512028A (ja) | 1991-07-01 | 1991-07-01 | 初期プログラムロード（ｉｐｌ）方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15936291A JPH0512028A (ja) | 1991-07-01 | 1991-07-01 | 初期プログラムロード（ｉｐｌ）方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0512028A true JPH0512028A (ja) | 1993-01-22 |
Family
ID=15692186
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15936291A Pending JPH0512028A (ja) | 1991-07-01 | 1991-07-01 | 初期プログラムロード（ｉｐｌ）方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0512028A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07845A (ja) * | 1993-06-17 | 1995-01-06 | Kinki:Kk | 二軸剪断式破砕装置 |
-
1991
- 1991-07-01 JP JP15936291A patent/JPH0512028A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07845A (ja) * | 1993-06-17 | 1995-01-06 | Kinki:Kk | 二軸剪断式破砕装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN110457261A (zh) | 数据访问方法、装置及服务器 | |
| JP5213485B2 (ja) | マルチプロセッサシステムにおけるデータ同期方法及びマルチプロセッサシステム | |
| JP3525070B2 (ja) | アクセス制御装置及びアクセス方法 | |
| JP3066753B2 (ja) | 記憶制御装置 | |
| JPH0798663A (ja) | 非同期ｉ／ｏ制御方式 | |
| JPH0512028A (ja) | 初期プログラムロード（ｉｐｌ）方式 | |
| JP2587586B2 (ja) | データ転送方法 | |
| JPH0554009A (ja) | プログラムロード方式 | |
| JP3940701B2 (ja) | ディスクアレイ装置及び同装置に適用されるキャッシュ一致化制御方法 | |
| JPH10198644A (ja) | 同期制御方法およびマルチプロセッサシステム | |
| JPS62177653A (ja) | 共有メモリ制御方式 | |
| JP2001256055A (ja) | プログラムダウンロード方式 | |
| JP3745909B2 (ja) | ファイル管理方法 | |
| JPS59135684A (ja) | バツフアメモリ間のデ−タバイパス方式 | |
| JPH0830565A (ja) | マルチプロセッサ装置およびその障害情報収集方法 | |
| JPH04276846A (ja) | データ転送方式 | |
| JPH01211076A (ja) | ファイル制御装置 | |
| JPS6131495B2 (ja) | ||
| JPH02257249A (ja) | 情報処理システム | |
| JPH0240760A (ja) | 情報処理装置 | |
| JPH07319720A (ja) | プロセッサの系切替え方式 | |
| JPH0346033A (ja) | ジヨブ間データ転送制御方法 | |
| JPS6368960A (ja) | 共用記憶媒体の順次アクセス制御装置 | |
| JPH10207783A (ja) | ボリュームコピーシステム、ボリュームコピー方法およ びボリュームコピープログラムを記録した計算機読み取 り可能な記録媒体 | |
| JP2005050132A (ja) | 情報処理装置及び情報処理方法、並びにコンピュータ・プログラム |