JP2005050132A - 情報処理装置及び情報処理方法、並びにコンピュータ・プログラム - Google Patents

Abstract

【課題】 マルチＣＰＵ構成で且つ特定のＣＰＵの実行データが巨大となった場合にシステム全体の起動時間を短縮化する。
【解決手段】 ＣＰＵ間が高速のインターフェースで接続され、起動時の実行データが巨大なＣＰＵにおいては、実行データを分割して他のＣＰＵに接続されているＲＯＭに格納する。そして、ＣＰＵは、自己に接続されているＲＯＭから実行データをＲＡＭ上に展開する一方、分割して格納された実行データを他のＣＰＵに接続されているＲＡＭに一旦読み込んだ後、高速インターフェース経由で自己のＲＡＭにコピーする。
【選択図】 図１

Description

本発明は、ＣＰＵがＲＡＭ上に展開されたデータを実行することにより所定の処理サービスを提供する情報処理装置及び情報処理方法、並びにコンピュータ・プログラムに係り、特に、複数のＣＰＵが自己のＲＡＭ上に展開されているデータを実行してそれぞれの処理を行なう情報処理装置及び情報処理方法、並びにコンピュータ・プログラムに関する。

さらに詳しくは、本発明は、マルチＣＰＵ構成のシステムにおいてそれぞれのＲＡＭにＲＯＭ又はその他の補助記憶装置から実行データを展開するために要する起動時間を短縮化する情報処理装置及び情報処理方法、並びにコンピュータ・プログラムに係り、マルチＣＰＵ構成で且つ特定のＣＰＵの実行データが巨大となった場合にシステム全体の起動時間を短縮化する情報処理装置及び情報処理方法、並びにコンピュータ・プログラムに関する。

昨今のＬＳＩ（Ｌａｒｇｅ Ｓｃａｌｅ Ｉｎｔｅｇｒａｔｉｏｎ）技術における革新的な進歩とも相俟って、さまざまなタイプの情報処理機器や情報通信機器が開発・市販され、日常生活に深く浸透するに至っている。

この種の機器では、一般に、オペレーティング・システムが提供する実行環境下で、ＣＰＵ（Ｃｅｎｔｒａｌ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ）が、ＲＡＭからなるメイン・メモリ上に展開されている所定のデータを実行することによりさまざまな処理サービスを提供するようになっている。

ここで、ＣＰＵの起動時間には、実行すべきデータをＲＯＭやその他の補助記憶装置からＲＡＭ上に展開するための時間が含まれることになる。通常、ＲＡＭへのアクセス速度に比較して、ＲＯＭからのアクセス速度は遅い（ＨＤＤなどの補助記憶装置に至ってはさらに遅い）。また、実行すべきデータが巨大である場合には、ＲＯＭからのデータ読み込みに時間を要するため、起動時間が長くなってしまう。

他方、組み込み機器においては、機能の複雑化により単一のＣＰＵで行なうには負担が過大となってきており、処理のリアルタイム性が高く要求されているため、マルチＣＰＵ構成を採用することが多い。この場合、ＣＰＵ毎に実行データを格納するＲＯＭと実行データを展開するためのＲＡＭがそれぞれ配置される。そして、すべてのＣＰＵにおいてＲＡＭへのデータ読み込みが完了した時点で、システム全体の起動が完了したことになる。

例えば、テレビジョン受像機やセットトップボックス（ＳＴＢ）と呼ばれるテレビジョン受信機のような、ある機能を実現する装置においてその一部にコンピュータ（ＣＰＵ）を利用している組み込み機器においては、システム全体の動作を統括的にコントロールするメインＣＰＵの他に、グラフィック（描画）用のＣＰＵ、音響用のＣＰＵ、受信データの符号化・復号化用のＣＰＵ、リモコン操作処理用のＣＰＵなど複数のＣＰＵが搭載され、各ＣＰＵ毎に専用のＲＯＭ並びＲＡＭが配置されているのが一般的である（例えば、特許文献１を参照のこと）。

このような場合、すべてのＣＰＵにおいてＲＯＭからＲＡＭへのデータ読み込みが完了した時点で、システム全体の起動が完了したことになる。ところが、メインＣＰＵにおいては、他のＣＰＵに比し実行データが巨大、すなわちＲＯＭからＲＡＭへ読み込むべきデータが多いため、起動により大きな時間を要してしまう。このため、システムの電源を投入した後もなかなか処理が開始されず、処理のリアルタイム性が失われ、あるいはユーザビリティが低下するという問題がある。

例えば、マルチプロセッサ構成のコンピュータ・システムにおいて、初期診断プログラムを同プロセッサ・モジュール内の不揮発性メモリにあらかじめ保存し、論理的／物理的な距離を近くして初期診断処理の高速化と、共有バス使用を極力抑えることによりシステムの立ち上げ時間を短縮する、という技術が提案されている（例えば、特許文献２を参照のこと）。しかしながら、システムの起動時において、各プロセッサの実行データをＲＯＭなどの不揮発性メモリからＲＡＭすなわち主記憶空間に展開するための時間を短縮化するものではない。

特開２００２−３４４８３７号公報 特開２００１−３０６３０７号公報

本発明の目的は、複数のＣＰＵが自己のＲＡＭ上に展開されているデータを実行してそれぞれの処理を好適に行なうことができる、優れた情報処理装置及び情報処理方法、並びにコンピュータ・プログラムを提供することにある。

本発明のさらなる目的は、マルチＣＰＵ構成のシステムにおいてそれぞれのＲＡＭにＲＯＭ又はその他の補助記憶装置から実行データを展開するために要する起動時間を短縮化することができる、優れた情報処理装置及び情報処理方法、並びにコンピュータ・プログラムを提供することにある。

本発明のさらなる目的は、マルチＣＰＵ構成で且つ特定のＣＰＵの実行データが巨大となった場合にシステム全体の起動時間を短縮化することができる、優れた情報処理装置及び情報処理方法、並びにコンピュータ・プログラムを提供することにある。

本発明は、上記課題を参酌してなされたものであり、その第１の側面は、所定の実行データに基づいた処理を行なう情報処理装置であって、
主記憶空間と、
前記主記憶空間上に展開されている実行データを実行するプロセッサと、
前記プロセッサのための実行データの一部を保持する不揮発性記憶手段と、
前記プロセッサのための実行データの他の一部を保持する第２の不揮発性記憶手段と、
前記プロセッサのための実行データの他の一部を展開する領域を提供する記憶空間と、
前記プロセッサのための実行データを前記主記憶空間に展開する実行データ読み込み手段と、
を具備することを特徴とする情報処理装置である。

前記実行データ読み込み手段は、前記不揮発性記憶手段に保持されている前記プロセッサのための実行データを前記主記憶空間に読み込むとともに、前記第２の不揮発性記憶手段に保持されている前記プロセッサのための実行データを前記記憶空間に一旦展開した後に前記主記憶空間へ転送するようになっている。したがって、前記主記憶空間と前記記憶空間は前記不揮発性記憶手段から前記主記憶空間に読み込むアクセス速度よりも高速なインターフェースで接続されているので、前記不揮発性記憶手段の実行データが前記主記憶空間上に展開された時点で、システムの起動が完了し、前記プロセッサは処理を実行することが可能となる。

ここで、主記憶空間はＲＡＭのような読み書き可能で比較的高速なアクセスが可能なメモリ装置で構成される。また、不揮発性記憶部は、例えばＲＯＭのような読み出し専用でアクセス速度が遅いメモリ装置で構成される。そして、前記主記憶空間と前記記憶空間は前記不揮発性記憶手段から前記主記憶空間に読み込むアクセス速度よりも高速なインターフェースで接続されているものとする。

本発明に係る情報処理装置は、マルチプロセッサ構成であってもよい。すなわち、メイン・コントローラとなるプロセッサの他に１以上のプロセッサを備えている。このような場合、前記第２の不揮発性記憶手段は、前記他の１以上のプロセッサのための実行データを保持する。また、前記記憶空間は、前記他の１以上のプロセッサのための実行データを展開する主記憶空間として使用される。

本発明に係る情報処理装置は、テレビジョン受像機やセットトップボックス（ＳＴＢ）と呼ばれるテレビジョン受信機のような、その一部にコンピュータ（ＣＰＵ）を利用している組み込み機器であり、システム全体の動作を統括的にコントロールするメインＣＰＵの他に、グラフィック（描画）用のＣＰＵ、音響用のＣＰＵ、受信データの符号化・復号化用のＣＰＵ、リモコン操作処理用のＣＰＵなど複数のＣＰＵが搭載され、各ＣＰＵ毎に専用のＲＯＭ並びＲＡＭが配置されている。

このような場合、前記実行データ読み込み手段は、前記不揮発性記憶手段に保持されている前記プロセッサのための実行データを前記主記憶空間に読み込むとともに、前記他の１以上のプロセッサに対し、前記第２の不揮発性記憶手段に保持されている前記プロセッサのための実行データの読み込みを要求する。前記実行データ読み込み手段が実行データを前記主記憶空間に展開した時点で、前記プロセッサの起動が完了し、情報処理装置は処理動作が可能となる。そして、前記他の１以上のプロセッサは、前記第２の不揮発性記憶手段に保持されている前記プロセッサのための実行データを前記記憶空間に一旦展開した後に前記主記憶空間へ転送する。

マルチＣＰＵ構成のシステムにおいては、一般に各ＣＰＵの実行データはそれぞれの制御したにあるＲＯＭに格納され、これを各ＣＰＵにおいて専用のＲＡＭ上に展開して処理が実行される。本発明に係るマルチＣＰＵシステムによれば、起動時の実行データが巨大なＣＰＵにおいては、実行データを分割して他のＣＰＵに接続されているＲＯＭに格納する。そして、ＣＰＵは、自己に接続されているＲＯＭから実行データをＲＡＭ上に展開する一方、分割して格納された実行データを他のＣＰＵに接続されているＲＡＭに一旦読み込んだ後、高速インターフェース経由で自己のＲＡＭにコピーする。

すなわち、本発明に係るマルチＣＰＵシステムでは、２つのＲＯＭから同時に実行データの読み込みを行なうことができるので、起動時の大量なデータの読み込みが必要なシステムにおいては、データの読み込み時間すなわち起動時間を大幅に減少することができる。

言い換えれば、本発明によれば、各ＣＰＵにおけるＲＯＭからの実行データ読み込みという起動処理を分散し、ワークロードの均一化を図ることにより、システム全体の起動時間を短縮化することができる。

ここで、実行データを分割して複数のＲＯＭに配置する比率は、前記不揮発性記憶手段及び前記第２の不揮発性記憶手段の読み出し速度の比に基づいて決定するようにすればよい。

また、本発明の第２の側面は、複数のプロセッサを有するマルチプロセッサ構成システムを動作するための処理をコンピュータ・システム上で実行するようにコンピュータ可読形式で記述されたコンピュータ・プログラムであって、
プロセッサ毎に主記憶空間と実行データを格納する不揮発性記憶部が装備されたプロセッサ・サブシステムが構成されており、
少なくとも１つのプロセッサの実行データは分割して他のプロセッサ・サブシステム内の不揮発性記憶部に配置されており、当該プロセッサ・サブシステムにおいて、
当該プロセッサ・サブシステム内の実行データを主記憶空間に読み込む第１のステップと、
当該プロセッサ・サブシステム外に分割して配置された実行データを当該プロセッサ・システム内の主記憶空間に読み込む第２のステップと、
を具備することを特徴とするコンピュータ・プログラムである。

本発明の第２の側面に係るコンピュータ・プログラムは、コンピュータ・システム上で所定の処理を実現するようにコンピュータ可読形式で記述されたコンピュータ・プログラムを定義したものである。換言すれば、本発明の第２の側面に係るコンピュータ・プログラムをコンピュータ・システムにインストールすることによって、コンピュータ・システム上では協働的作用が発揮され、本発明の第１の側面に係る情報処理装置と同様の作用効果を得ることができる。

以上詳記したように、本発明によれば、マルチＣＰＵ構成のシステムにおいてそれぞれのＲＡＭにＲＯＭ又はその他の補助記憶装置から実行データを展開するために要する起動時間を短縮化することができる、優れた情報処理装置及び情報処理方法、並びにコンピュータ・プログラムを提供することができる。

また、本発明によれば、マルチＣＰＵ構成で且つ特定のＣＰＵの実行データが巨大となった場合にシステム全体の起動時間を短縮化することができる、優れた情報処理装置及び情報処理方法、並びにコンピュータ・プログラムを提供することができる。

マルチＣＰＵ構成のシステムにおいては、一般に各ＣＰＵの実行データはそれぞれの制御下にあるＲＯＭに格納され、これを各ＣＰＵにおいて専用のＲＡＭ上に展開して処理が実行される。本発明に係るマルチＣＰＵシステムによれば、ＣＰＵ間が高速のインターフェースで接続され、起動時の実行データが巨大なＣＰＵにおいては、実行データを分割して他のＣＰＵに接続されているＲＯＭに格納する。そして、ＣＰＵは、自己に接続されているＲＯＭから実行データをＲＡＭ上に展開する一方、分割して格納された実行データを他のＣＰＵに接続されているＲＡＭに一旦読み込んだ後、高速インターフェース経由で自己のＲＡＭにコピーする。

すなわち、本発明に係るマルチＣＰＵシステムでは、２以上のＲＯＭから同時に実行データの読み込みを行なうことができるので、起動時の大量なデータの読み込みが必要なシステムにおいては、データの読み込み時間すなわち起動時間を大幅に減少することができる。言い換えれば、本発明によれば、各ＣＰＵにおけるＲＯＭからの実行データ読み込みという起動処理を分散して、ＣＰＵ間でワークロードの均一化を図ることにより、システム全体の起動時間を短縮化することができる。

本発明のさらに他の目的、特徴や利点は、後述する本発明の実施形態や添付する図面に基づくより詳細な説明によって明らかになるであろう。

以下、図面を参照しながら本発明の実施形態について詳解する。

本実施形態に係る情報処理装置は、ＣＰＵ（Ｃｅｎｔｒａｌ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ）が、ＲＡＭ（Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）からなるメイン・メモリ上に展開されている所定のデータを実行することによりさまざまな処理サービスを提供する。とりわけ、機能の複雑化により単一のＣＰＵで行なうには負担が過大となってきたことと、処理のリアルタイム性が高く要求されていることから、マルチＣＰＵ構成を採用するものである。

本実施形態に係る情報処理装置は、例えばセットトップボックス（ＳＴＢ）やテレビ受信機のような組み込み機器であり、システム全体の動作を統括的にコントロールするメインＣＰＵの他に、グラフィック（描画）用のＣＰＵ、音響用のＣＰＵ、受信データの符号化・復号化用のＣＰＵ、リモコン操作処理用のＣＰＵなど複数のＣＰＵが搭載され、各ＣＰＵ毎に専用のＲＯＭ並びＲＡＭが配置されている。

このような場合、すべてのＣＰＵにおいてＲＯＭからＲＡＭへのデータ読み込みが完了した時点で、システム全体の起動が完了したことになる。ところが、メインＣＰＵにおいては、他のＣＰＵに比し実行データが巨大、すなわちＲＯＭから読み込むべきデータが多いため、このままでは起動により大きな時間を要してしまう。

そこで、本実施形態では、ＣＰＵ間がＲＯＭとのインターフェースと比べてより高速のインターフェースで接続され、起動時の実行データが巨大なＣＰＵにおいては、実行データを分割して他のＣＰＵに接続されているＲＯＭに格納することにした。そして、ＣＰＵは、自己に接続されているＲＯＭから実行データをＲＡＭ上に展開する一方、分割して格納された実行データを他のＣＰＵに接続されているＲＡＭに一旦読み込んだ後、高速インターフェース経由で自己のＲＡＭにコピーし、このコピー動作完了により起動処理が終了する。

図１には、本実施形態に係る情報処理装置のハードウェア構成を模式的に示している。図示の例では、２つのＣＰＵサブシステムにより構成されているが、勿論、３以上のＣＰＵからなるマルチＣＰＵシステムにおいても本発明を適用することができる。また、当該情報処理装置を構成するためには、図示しない他のハードウェア・コンポーネントが装備されているが、本発明の要旨に直接関連しないので、ここでは説明を省略する。

図示の通り、情報処理装置内には、実行データを処理することができるＣＰＵ１１並びにＣＰＵ２１が搭載されている。

一方のＣＰＵ１１は、例えばシステム全体を統括的にコントロールするメイン・コントローラとして動作し、高速に起動する必要があり、巨大な実行データを持つ。ＣＰＵ１１は、そのローカル・バス１２上に、自己の主記憶空間を構成するＲＡＭ１３と、実行データを不揮発的に格納するＲＯＭ１４を接続している。ＲＡＭ１３へのアクセスが比較的高速であるのに対し、ＲＯＭ１４へのアクセスは低速である。

他方のＣＰＵ２１は、例えばグラフィック処理や音響処理などのサブシステムをコントロールするためのサブＣＰＵとして動作し、その実行データは比較的小さなサイズで済む。ＣＰＵ２１は、そのローカル・バス２２上に、自己の主記憶空間を構成するＲＡＭ２３と、実行データを不揮発的に格納するＲＯＭ２４を接続している。ＲＡＭ２３へのアクセスが比較的高速であるのに対し、ＲＯＭ２４へのアクセスは低速である。

また、バス１２及び２２間は、高速インターフェース３０を介して相互接続されており、ＣＰＵ１１はインターフェース３０経由でＲＡＭ２３にアクセスすることができ、ＣＰＵ２１はインターフェース３０経由でＲＡＭ１３にアクセスすることができる。

ＲＯＭ１４上にはＣＰＵ１１用の実行データが格納され、また、ＲＯＭ２４上にはＣＰＵ２１用の実行データが格納されている。ＣＰＵ１１すなわちメイン・コントローラ用の実行データは巨大であることから、その実行データは分割され、一部はＲＯＭ２４（すなわちＣＰＵ１１に直接接続されていないＲＯＭ）に格納されている。

ＣＰＵ１１が処理を実行するためには、自己に直接接続されているＲＯＭ１４、並びに直接には接続されていないＲＯＭ２４のそれぞれに分割して配置されている実行データをＲＡＭ１３上に展開しなければならない。図２には、このように分割して配置された実行データをＲＡＭ１３上に展開するための処理手順をフローチャートの形式で示している。以下のこのフローチャートを参照しながら、本実施形態に係る情報処理装置の起動処理について説明する。

ＣＰＵ１１が起動すると、ＲＯＭ１４からＲＡＭ１３へ、実行データ（ローダ）を読み込む（ステップＳ１）（図３を参照のこと）。このとき、ＲＯＭ２４からＲＡＭ２３へ、ＣＰＵ２１用のローダの読み込みが並行して行なわれてもよい。

ローダ（を実行するＣＰＵ１１）は、インターフェース３０を経由して、ＣＰＵ２１に対して、データのリード要求を発行する（ステップＳ２）（図４を参照のこと）。

ＣＰＵ２１は、このリード要求に応答して、分割してＲＯＭ２４に配置されているＣＰＵ１１用の実行データを読み込んで、ＲＡＭ２３に転送する（ステップＳ３）（図５を参照のこと）。この転送動作が完了した後に、ＣＰＵ１１にその旨を通知する（ステップＳ４）（図６を参照のこと）。また、ＣＰＵ２１は、ＣＰＵ１１用の分割された実行データの読み込みとともに、自分自身の実行データをＲＡＭ２３上に展開する。

また、ＣＰＵ１１は、ＣＰＵ２１がＲＯＭ２４からデータの読み込みを行なうのと並行して、直接接続されているＲＯＭ１４から自己の実行データをＲＡＭ１３上に展開する（ステップＳ５）（図７を参照のこと）。

そして、ＣＰＵ１１は、ＣＰＵ２１から自己の実行データがＲＡＭ２３上に転送し終えた旨の通知を受け取ると、続いて、ＣＰＵ２１に対してデータの転送要求を発行する（ステップＳ６）（図８を参照のこと）。ＣＰＵ２１は、このデータ転送要求に応答して、ＲＡＭ２３からＲＡＭ１３へ、ＣＰＵ１１用の実行データのコピーを行なう（ステップＳ７）（図９を参照のこと）。

このようにして実行データをＲＡＭ１３上に展開し終えると、ＣＰＵ１１は読み込まれたデータを実行する（ステップＳ８）。

このように、本実施形態に係るマルチＣＰＵシステムでは、メイン・コントローラのように巨大な実行データを必要とするＣＰＵが存在する場合に、その実行データを分割して２以上のＲＯＭ上に分散して配置する。そして、ＲＡＭ上へ展開するという起動処理を２以上のＣＰＵに分散して行なうことにより、システム全体の起動処理を短縮化するものである。

実行データを分割して他のＲＯＭに格納するときの比率は、各ＲＯＭへのアクセス速度やＣＰＵで必要とするデータの量などに基づいて決定される。

ここで、ＲＯＭ１４の読み出し速度が毎秒４メガバイト、ＲＯＭ２４の読み出し速度が毎秒１０メガバイト、ＣＰＵ１１において必要な実行データの量を２０ＭＢとして、各ＲＯＭへの実行データの分散配置について考察してみる。

この場合、ＲＯＭ１４にＣＰＵ１１のすべての実行データを配置する場合の読み出し時間は５秒（２０メガバイト÷４メガバイト／秒）となる。

これに対し、本実施形態では、ＣＰＵ１１の実行データを、ＲＯＭ１４及びＲＯＭ２４に格納するため、２分割する。ここで分割する比率は、それぞれのＲＯＭの読み出し速度に比により決定される。

この例では、ＲＯＭ１４に５．７Ｍバイト、ＲＯＭ２４に１４．３Ｍバイトずつ配置する。ＲＯＭ１４並びにＲＯＭ２４からの読み出し時間はともに約１．４秒となる。ＲＡＭ２３からＲＡＭ１３への転送が十分に高速であると仮定すると、１．４秒（＝５．７メガバイト÷４メガバイト／秒）でＣＰＵ１１が必要とするデータのＲＯＭからの読み出し動作が完了する（図１０を参照のこと）。

したがって、本実施形態に係る構成をとることにより、起動時において、実行データをＲＯＭ１４からＲＡＭ１３へ転送した時点でＣＰＵ１１は起動することができるから、ＲＯＭから読み込むための時間は３．６秒短縮されることになる。そして、起動中に、ＲＡＭ２３からＲＡＭ１３へ残りの実行データをコピーするようにすればよい。

［追補］
以上、特定の実施形態を参照しながら、本発明について詳解してきた。しかしながら、本発明の要旨を逸脱しない範囲で当業者が該実施形態の修正や代用を成し得ることは自明である。すなわち、例示という形態で本発明を開示してきたのであり、本明細書の記載内容を限定的に解釈するべきではない。本発明の要旨を判断するためには、冒頭に記載した特許請求の範囲の欄を参酌すべきである。

本発明の一実施形態に係る情報処理装置のハードウェア構成を模式的に示した図である。 分割して配置された実行データをＲＡＭ１３上に展開するための処理手順を示したフローチャートである。 分割して配置された実行データをＲＡＭ１３上に展開する動作を説明するための図である。 分割して配置された実行データをＲＡＭ１３上に展開する動作を説明するための図である。 分割して配置された実行データをＲＡＭ１３上に展開する動作を説明するための図である。 分割して配置された実行データをＲＡＭ１３上に展開する動作を説明するための図である。 分割して配置された実行データをＲＡＭ１３上に展開する動作を説明するための図である。 分割して配置された実行データをＲＡＭ１３上に展開する動作を説明するための図である。 分割して配置された実行データをＲＡＭ１３上に展開する動作を説明するための図である。 分割して配置された実行データをＲＡＭ１３上に展開する動作を説明するための図である。

符号の説明

１１，２１…ＣＰＵ
１２，２２…バス
１３，２３…ＲＡＭ
１４，２４…ＲＯＭ
３０…インターフェース

Claims (11)

1. 所定の実行データに基づいた処理を行なう情報処理装置であって、
   主記憶空間と、
   前記主記憶空間上に展開されている実行データを実行するプロセッサと、
   前記プロセッサのための実行データの一部を保持する不揮発性記憶手段と、
   前記プロセッサのための実行データの他の一部を保持する第２の不揮発性記憶手段と、
   前記プロセッサのための実行データの他の一部を展開する領域を提供する記憶空間と、
   前記プロセッサのための実行データを前記主記憶空間に展開する実行データ読み込み手段と、
   を具備することを特徴とする情報処理装置。
2. 前記実行データ読み込み手段は、前記不揮発性記憶手段に保持されている前記プロセッサのための実行データを前記主記憶空間に読み込むとともに、前記第２の不揮発性記憶手段に保持されている前記プロセッサのための実行データを前記記憶空間に一旦展開した後に前記主記憶空間へ転送する、
   ことを特徴とする請求項１に記載の情報処理装置。
3. 前記主記憶空間と前記記憶空間は、前記不揮発性記憶手段から前記主記憶空間に読み込むアクセス速度よりも高速なインターフェースで接続されている、
   ことを特徴とする請求項２に記載の情報処理装置。
4. さらに他の１以上のプロセッサを備え、
   前記第２の不揮発性記憶手段は、前記他の１以上のプロセッサのための実行データを保持し、
   前記記憶空間は、前記他の１以上のプロセッサのための実行データを展開する主記憶空間として使用される、
   ことを特徴とする請求項１に記載の情報処理装置。
5. 前記実行データ読み込み手段は、前記不揮発性記憶手段に保持されている前記プロセッサのための実行データを前記主記憶空間に読み込むとともに、前記他の１以上のプロセッサに対し、前記第２の不揮発性記憶手段に保持されている前記プロセッサのための実行データの読み込みを要求し、
   前記他の１以上のプロセッサは、前記第２の不揮発性記憶手段に保持されている前記プロセッサのための実行データを前記記憶空間に一旦展開した後に前記主記憶空間へ転送する、
   ことを特徴とする請求項４に記載の情報処理装置。
6. 前記プロセッサのための実行データを分割して前記不揮発性記憶手段及び前記第２の不揮発性記憶手段に配置する比率は、前記不揮発性記憶手段及び前記第２の不揮発性記憶手段の読み出し速度の比に基づいて決定される、
   ことを特徴とする請求項１に記載の情報処理装置。
7. 複数のプロセッサを有するマルチプロセッサ構成システムを動作するための情報処理方法であって、
   プロセッサ毎に主記憶空間並びに実行データを格納する不揮発性記憶部が装備されたサブシステムを構成し、
   少なくとも１つのプロセッサの実行データは分割して他のプロセッサ・サブシステム内の不揮発性記憶部に配置されており、当該プロセッサ・サブシステムにおいて、
   当該プロセッサ・サブシステム内に配置された実行データを主記憶空間に読み込む第１のステップと、
   当該プロセッサ・サブシステム外に分割して配置された実行データを当該プロセッサ・サブシステム内の主記憶空間に読み込む第２のステップと、
   を具備することを特徴とする情報処理方法。
8. 前記第２のステップでは、当該プロセッサ・サブシステム外に分割して配置された実行データを、該配置先のプロセッサ・サブシステムにおける主記憶空間に一旦展開した後に当該プロセッサ・サブシステム内の主記憶空間へ転送する、
   ことを特徴とする請求項７に記載の情報処理方法。
9. 前記第２のステップでは、
   分割して配置された実行データの配置先となるプロセッサ・サブシステムのプロセッサに対して該実行データの読み込みを要求し、
   該配置先のプロセッサ・サブシステムのプロセッサが、該実行データを自己の主記憶空間に一旦展開した後に要求元のプロセッサ・サブシステム内の主記憶空間に転送する、
   ことを特徴とする請求項７に記載の情報処理方法。
10. 前記プロセッサのための実行データを分割して配置する比率は、各プロセッサ・サブシステムに配置されている不揮発性記憶部の読み出し速度の比に基づいて決定される、
    ことを特徴とする請求項７に記載の情報処理方法。
11. 複数のプロセッサを有するマルチプロセッサ構成システムを動作するための処理をコンピュータ・システム上で実行するようにコンピュータ可読形式で記述されたコンピュータ・プログラムであって、
    プロセッサ毎に主記憶空間並びに実行データを格納する不揮発性記憶部が装備されたプロセッサ・サブシステムが構成されており、
    少なくとも１つのプロセッサの実行データは分割して他のプロセッサ・サブシステム内の不揮発性記憶部に配置されており、当該プロセッサ・サブシステムにおいて、
    当該プロセッサ・サブシステム内に配置された実行データを主記憶空間に読み込む第１のステップと、
    当該プロセッサ・サブシステム外に分割して配置された実行データを当該プロセッサ・サブシステム内の主記憶空間に読み込む第２のステップと、
    を具備することを特徴とするコンピュータ・プログラム。
    

Images