JPH05119126A - 集積回路素子 - Google Patents
集積回路素子Info
- Publication number
- JPH05119126A JPH05119126A JP4002997A JP299792A JPH05119126A JP H05119126 A JPH05119126 A JP H05119126A JP 4002997 A JP4002997 A JP 4002997A JP 299792 A JP299792 A JP 299792A JP H05119126 A JPH05119126 A JP H05119126A
- Authority
- JP
- Japan
- Prior art keywords
- error
- integrated circuit
- malfunction
- circuit
- circuit element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Tests Of Electronic Circuits (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
Abstract
り付け、集積回路素子の誤動作を容易に発見してデータ
処理装置の品質向上を図る。 【構成】 データ処理装置の論理回路に使用される集積
回路素子(AND回路1,9,17,25)に、前記集
積回路素子の誤動作を検出表示する誤動作検出表示手段
として、AND回路2,10,18,26のほか、EX
OR回路3,11,19,27,NOR回路33及び発
光ダイオード35を組込み、集積回路素子(AND回路
1,9,17,25)の誤動作が発生したときに、該誤
動作を検出して発光ダイオード35により表示すること
を特徴とする。
Description
理回路に使用される集積回路素子に関し、より詳細に
は、前記集積回路素子に誤動作検出表示機能を設けてデ
ータ処理装置のエラー検出機能を向上させた集積回路素
子に関するものである。
回路に使用され、その構成は、例えば、図4に示す74
F08ICを用いて説明すると、4個のAND回路1,
9,17,25で構成されている。
4,5が、同時に“1”、“1”のときの出力6は
“1”となる。入力4,5が“1”、“1”以外である
ときの出力6は“0”となる。AND回路9,17,2
5も上記AND回路1と同様の動作を行う。
置に使用されるLSIには誤動作検出機能を備えたもの
がある。図5は、このようなLSIの一部を示すブロッ
ク図であり、図において、41aはLSI、42はパリ
ティバス(parity bus) 、43はパリティエラー検出
器、44はエラー信号、48は出力バッファ、49はエ
ラー出力端子、50は外部エラー保持回路、51は割り
込み信号である。
ェックは周知であるため、ここでは詳細な説明は省略す
るが、データとは別にパリティビットを設け、データの
中の“1”の数が偶数(或いは奇数)であれば、パリテ
ィビットは“0”、データの中の“1”の数が奇数(或
いは偶数)であれば、パリティビットに“1”を入れ
て、データとパリティビットの“1”の数が偶数(或い
は奇数)であるようにしておく。そして、データを取り
扱うときに、“1”の数が偶数(或いは奇数)であるこ
とをチェックし、エラーの検出を実行する。
送られてくるパリティビットを排他的論理和回路等で構
成されたパリティエラー検出器43でパリティチェック
を行い、パリティエラーが発生している場合には、パリ
ティエラー検出器43からエラー信号44が出力され、
出力バッファ48を介してLSI41aのエラー出力端
子49へ送られる。従って、誤動作の検出を行う場合に
は、LSI41a外部に設けた外部エラー保持回路50
をエラー出力端子49へ接続して割り込み信号51を発
生させ、データ処理装置(図示せず)へエラーが発生し
たことを知らせている。
は、データ処理装置等に使用されているが、集積回路素
子が誤動作したときに、集積回路素子自体にはエラー検
出機能がないため、エラー検知回路を別に組込まなけれ
ばならず、集積回路素子における誤動作の発見に時間が
かかるという問題点があった。
検出する機能を有するものもあるが、エラーが発生した
ときにエラー信号を外部へ出力するだけであり、素子自
身でエラーの表示を行うことができず、誤動作の監視に
は常に外部回路を接続しなければならないため、上記と
同様に集積回路素子における誤動作の発見に時間がかか
るという問題点があった。
出表示機能を取り付け、集積回路素子の誤動作を容易に
発見してデータ処理装置の品質向上を図る集積回路素子
を得ることを第1の目的とする。
場合、データ処理装置の誤動作箇所の発見を容易に、且
つ、経済的に行える集積回路素子を得ることを第2の目
的とする。
装置の論理回路に使用される集積回路素子に、前記集積
回路素子の誤動作を検出表示する誤動作検出表示手段を
組込んだものである。
る集積回路素子において、前記エラー検出器からのエラ
ー信号によりエラーを表示するエラー表示手段を回路素
子自身に付加したものである。
設けられた複数のエラー検出器と、前記エラー検出器か
らのエラー信号をコード化する手段を備え、コード化し
たエラー信号により前記複数のエラー検出器の数より少
ない数のエラー表示手段を用いてエラー発生箇所の表示
を行うものである。
に誤動作が発生したときに、該誤動作を集積回路素子自
身が検出して表示する。
を設けることにより、例えば、データ処理装置等に実装
された場合、データ処理装置の誤動作箇所の発見を容易
に行え、また、エラー信号をコード化することにより、
少ないエラー表示手段で、更に回路内部のどの部分にエ
ラーが発生したかを表示する。
する。図1において、1,9,17,25は従来技術
(図4参照)において示したものと全く同一のAND回
路、2,10,18,26は上記AND回路1,9,1
7,25と同一のAND回路、3,11,19,27は
排他的OR回路(以下、EXOR回路という)で、EX
OR回路3を例にとると、入力6,7が“1”、“0”
或いは“0”、“1”のときにに出力8は“1”とな
る。33はNOR回路で、入力8,16,24,32の
いずれか一つが“1”であると、出力34が“0”とな
る。35は検出した誤動作を表示するための発光ダイオ
ードである。
4,5は、AND回路2にも接続されており、入力4,
5が、同時に“1”、“1”のときにAND回路1の出
力6は“1”であり、AND回路2の出力7も“1”と
なり、EXOR回路3の出力8は“0”となる。
4,5が“1”、“1”であるのに、出力6が“0”と
なったらAND回路2の出力7より“1”が出て、EX
OR回路3の出力8が“1”となり、NOR回路33の
出力34が“0”となって、発光ダイオード35が、点
灯することにより誤動作の検出表示が行われる。
1と同様の動作により誤動作検出表示が実行できる。
出表示機能を取りつけたことにより、集積回路素子の誤
動作を簡単に検出でき、データ処理装置等の製造試験及
びユーザーの使用時におけるデータ処理のダウン時等に
早期修復が可能となる。
て説明する。図において、41はLSI、42はパリテ
ィバス、43はパリティエラー検出器、44はエラー信
号、45はエラー信号44を保持するためのフリップフ
ロップ、46はフリップフロップ45の出力、47は発
光部を素子外部(例えば、LSI41のパッケージ)に
設けた発光表示部、48は出力バッファ、49はエラー
出力端子である。
ス42を介して送られてくるパリティビットを排他的論
理和回路等で構成されたパリティエラー検出器43でパ
リティチェックを行い、パリティエラーが発生している
場合には、パリティエラー検出器43からエラー信号4
4が出力される。
した従来における集積回路素子と同様に出力バッファ4
8を介してLSI41のエラー出力端子49へ送られる
と共に、この実施例では同時にフリップフロップ45へ
も送られ、該フリップフロップ45で保持されて出力4
6が有意となり、発光表示器47が動作して回路素子外
部に設けられた発光部が発光し、この集積回路素子がエ
ラーを送出したことを回路素子自身に表示する。なお、
上記実施例では、エラー検出器にパリティエラー検出器
43を用いているが、パリティチェックによるエラーの
検出に限定されるものではない。
ック図であり、図において、52はエンコーダ、61〜
64は各々エラー検出器、71〜74はエラー検出器6
1〜64から各々出力されるエラー信号、81〜83は
各々エンコーダ52に接続された発光表示器である。
ラー検出器61,62,・・・とエンコーダ52とを設
けることにより、集積回路素子内における各部のエラー
信号71,72,・・・を検出する構成とし、検出した
エラー信号71,72,・・・はエンコーダ52を用い
てコード化(この実施例では3ビットのコード化)する
ことにより、エラー検出器61,62,・・・の数より
少ない数の発光表示器(実施例では81〜83の3個)
を用いて集積回路素子内部のどの部分にエラーが発生し
たかを表示することができるように構成している。
路素子に多少の論理回路を追加することにより集積回路
素子の誤動作を集積回路自身が検出し、誤動作を確実に
表示することができるので、データ処理装置の品質向上
を図ることができる。
けることにより、データ処理装置等に実装された場合、
データ処理装置の誤動作箇所の発見を容易に行え、デー
タ処理装置等の製造試験やユーザー使用時におけるダウ
ン時の早期修復を行うことができる。
ラー信号をコード化することにより、少ないエラー表示
手段で表示することができ、例えば、LSIパッケージ
に取り付けた発光表示器でも該回路素子の内部のどの部
分にエラーが発生しているかを容易に判別することがで
きる。
付集積回路素子(AND回路)の構成を示す回路図であ
る。
成を示すブロック図である。
成を示すブロック図である。
成を示す回路図である。
ク図である。
Claims (3)
- 【請求項1】 データ処理装置の論理回路に使用される
集積回路素子において、前記集積回路素子自身が該素子
の誤動作を検出表示する誤動作検出表示手段を具備した
ことを特徴とする集積回路素子。 - 【請求項2】 回路素子内部にエラー検出器を有する集
積回路素子において、前記エラー検出器からのエラー信
号によりエラーを表示するエラー表示手段を回路素子自
身に付加したことを特徴とする集積回路素子。 - 【請求項3】 回路素子内部の所定箇所に分散して設け
られた複数のエラー検出器と、前記エラー検出器からの
エラー信号をコード化する手段を備え、コード化したエ
ラー信号により前記複数のエラー検出器の数より少ない
数のエラー表示手段を用いてエラー発生箇所の表示を行
うことを特徴とする集積回路素子。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP4002997A JPH05119126A (ja) | 1991-01-17 | 1992-01-10 | 集積回路素子 |
Applications Claiming Priority (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP374191 | 1991-01-17 | ||
JP3-3741 | 1991-07-08 | ||
JP3-166909 | 1991-07-08 | ||
JP16690991 | 1991-07-08 | ||
JP4002997A JPH05119126A (ja) | 1991-01-17 | 1992-01-10 | 集積回路素子 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH05119126A true JPH05119126A (ja) | 1993-05-18 |
Family
ID=27275619
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP4002997A Pending JPH05119126A (ja) | 1991-01-17 | 1992-01-10 | 集積回路素子 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH05119126A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
AU780731B2 (en) * | 2001-06-08 | 2005-04-14 | Sumitomo Chemical Company, Limited | Pyrone compounds and their use |
-
1992
- 1992-01-10 JP JP4002997A patent/JPH05119126A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
AU780731B2 (en) * | 2001-06-08 | 2005-04-14 | Sumitomo Chemical Company, Limited | Pyrone compounds and their use |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6292911B1 (en) | Error detection scheme for a high-speed data channel | |
JPH02110388A (ja) | 集積回路モジュール | |
US10401419B2 (en) | Failure detection circuit, failure detection system and failure detection method | |
US11069421B1 (en) | Circuitry for checking operation of error correction code (ECC) circuitry | |
JPH05119126A (ja) | 集積回路素子 | |
US11934263B2 (en) | Parity protected memory blocks merged with error correction code (ECC) protected blocks in a codeword for increased memory utilization | |
KR0147624B1 (ko) | 디지탈 출력의 이중화 장치 | |
US6027243A (en) | Parity check circuit | |
US20040177289A1 (en) | Method and arrangement for detecting and correcting line defects | |
JP4518790B2 (ja) | 半導体装置及びその制御方法 | |
JP2704062B2 (ja) | 情報処理装置 | |
JP2636669B2 (ja) | 接続情報検出回路及び接続情報検出方法 | |
JP2001296919A (ja) | 故障診断装置 | |
JP3017362B2 (ja) | データ処理装置 | |
JPS58144953A (ja) | エラ−検出・訂正回路 | |
JPS60132338A (ja) | Lsi内共有バスの故障検出装置 | |
JPS6232821B2 (ja) | ||
JP2010073285A (ja) | 情報処理装置 | |
JPS63145544A (ja) | モジュロw回路 | |
JPH05298201A (ja) | 情報処理システムのシステムバスエラー処理方式 | |
JPH05102941A (ja) | 故障検出方法 | |
JPH0950305A (ja) | プログラマブルコントローラおよびその故障検出方法 | |
JPS5917465B2 (ja) | チエツク装置 | |
JPH11184723A (ja) | 故障検出方式 | |
JPH05157816A (ja) | 実装回路の不良検出回路及び集積回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040518 |
|
A131 | Notification of reasons for refusal |
Effective date: 20050308 Free format text: JAPANESE INTERMEDIATE CODE: A131 |
|
A521 | Written amendment |
Effective date: 20050426 Free format text: JAPANESE INTERMEDIATE CODE: A523 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060425 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060621 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20061003 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20061016 |
|
R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101102 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111102 Year of fee payment: 5 |
|
LAPS | Cancellation because of no payment of annual fees |