JPH0511589U - 通信コントローラ - Google Patents
通信コントローラInfo
- Publication number
- JPH0511589U JPH0511589U JP5809591U JP5809591U JPH0511589U JP H0511589 U JPH0511589 U JP H0511589U JP 5809591 U JP5809591 U JP 5809591U JP 5809591 U JP5809591 U JP 5809591U JP H0511589 U JPH0511589 U JP H0511589U
- Authority
- JP
- Japan
- Prior art keywords
- communication line
- communication
- data
- parity
- dma
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Communication Control (AREA)
- Detection And Correction Of Errors (AREA)
- Bus Control (AREA)
- Computer And Data Communications (AREA)
Abstract
(57)【要約】
【目的】ホストプロセッサの負担を軽減してパフォーマ
ンスを向上させると共に、通信線路の信頼性を向上させ
る。 【構成】通信コントローラをメモリとの間のデータ転送
を行うダイレクト・メモリ・アクセス（ＤＭＡ）手段３
１と、このＤＭＡ手段３１を介して通信線路に送信され
る送信データの垂直パリティビットを発生する垂直パリ
ティ生成手段３２と、ＤＭＡ手段３１からの送信フレー
ムの水平パリティバイトを発生する水平パリティ演算手
段３３と、通信線路を介して伝送された受信データの垂
直パリティビットをチェックする垂直パリティチェック
手段３４と、受信フレームの水平パリティバイトをチェ
ックする水平パリティチェック手段３５と、通信線路に
送出するデータをシリアル信号に通信線路から取り入れ
るデータをパラレル信号に変換するパラレル／シリアル
変換手段３７とで構成される。
ンスを向上させると共に、通信線路の信頼性を向上させ
る。 【構成】通信コントローラをメモリとの間のデータ転送
を行うダイレクト・メモリ・アクセス（ＤＭＡ）手段３
１と、このＤＭＡ手段３１を介して通信線路に送信され
る送信データの垂直パリティビットを発生する垂直パリ
ティ生成手段３２と、ＤＭＡ手段３１からの送信フレー
ムの水平パリティバイトを発生する水平パリティ演算手
段３３と、通信線路を介して伝送された受信データの垂
直パリティビットをチェックする垂直パリティチェック
手段３４と、受信フレームの水平パリティバイトをチェ
ックする水平パリティチェック手段３５と、通信線路に
送出するデータをシリアル信号に通信線路から取り入れ
るデータをパラレル信号に変換するパラレル／シリアル
変換手段３７とで構成される。
Description
【０００１】
本考案は、複数の通信ステーションが通信線路を介して接続されて構成される 通信システムに用いられる通信コントローラに関し、更に詳しくは、各通信ステ ーションにおいて、通信線路を介して送受信される通信データの誤り検出機能を 有した通信コントローラに関する。
【０００２】
通信線路に接続され各種データの送受信を行う通信ステーション内には、通信 コントローラがあって、ここで通信線路を介して伝送させる信号が自分のステー ション宛へのものか識別したり、自分のステーションが通信線路を用いてデータ の送信を行ったりする等の通信制御を行っている。従来のこの種の通信コントロ ーラは、誤り検出として水平パリティビットを生成するように構成されたものは あるが、水平パリティは送受信側ともホストプロセッサが処理するようになって いた。
【０００３】
このために、従来の通信ステーションにおいては、通信線路の信頼性を向上さ せようとして水平パリティを用いると、ホストプロセッサの負担が増加し、シス テムのパフォーマンスに影響するという課題があった。
【０００４】 本考案は、この様な点に鑑みてなされたもので、ホストプロセッサのパフォー マンスを増加させることなく、通信線路の信頼性を向上できる通信コントローラ を提供することを目的とする。
【０００５】
この様な課題を解決する本考案は、 ホストプロセッサとメモリとを有し、通信線路に通信コントローラを介して接 続される通信ステーションにおいて、前記通信コントローラは、 前記メモリとの間のデータ転送を行うダイレクト・メモリ・アクセス（ＤＭＡ ）手段と、 このＤＭＡ手段を介して通信線路に送信される送信データの垂直パリティビッ トを発生する垂直パリティ生成手段と、 ＤＭＡ手段からの送信フレームの水平パリティバイトを発生する水平パリティ 演算手段と、 通信線路を介して伝送された受信データの垂直パリティビットをチェックする 垂直パリティチェック手段と、 受信フレームの水平パリティバイトをチェックする水平パリティチェック手段 と、 通信線路に送出するデータをシリアル信号に通信線路から取り入れるデータを パラレル信号に変換するパラレル／シリアル変換手段とを備えたことを特徴とす る通信コントローラである。
【０００６】
通信コントローラは、通信線路に送出するデータについて、垂直パリティの付 加，水平パリティの付加を行い、また、通信線路から取り入れるデータは、垂直 ，水平のそれぞれのパリティチェックを行う。これにより、ホストプロセッサで の負担を軽減する。
【０００７】
以下、図面を用いて本考案の実施例を詳細に説明する。図１は、本考案が適用 される通信システムの構成概念図である。図において、ＳＴ１，ＳＴ２は通信ス テーションで、これらは通信線路ＬＡＮを介して互いに接続されている。ここで は、２つのステーションが接続されている例を示しているが、更に多数のステー ションが接続され通信システムが構成される。各ステーションにおいて、１はホ ストプロセッサ、２はメモリ、３は通信線路ＬＡＮに接続される通信コントロー ラで、これらは内部バスを介して互いに接続されている。
【０００８】 図２は、各ステーションにおいて、通信コントローラ３内の構成ブロック図で ある。３１はメモリ２との間のデータ転送を行うダイレクト・メモリ・アクセス （ＤＭＡ）手段、３２はＤＭＡ手段３１を介して通信線路ＬＡＮに送信される送 信データの垂直パリティビットを発生する垂直パリティ生成手段、３３はＤＭＡ 手段３１からの送信フレームの水平パリティバイトを発生する水平パリティ演算 手段である。ここで、送信フレームとは、ＤＭＡ手段３１に設定されるメモリ２ 上の１回の転送単位をいうものとする。３４は通信線路ＬＡＮを介して伝送され た受信データの垂直パリティビットをチェックする垂直パリティチェック手段、 ３５は受信フレームの水平パリティバイトをチェックする水平パリティチェック 手段、３６は各チェック手段３４，３５からのエラー信号をホストプロセッサ側 に送出するオア回路、３７は通信線路ＬＡＮに送出するデータをシリアル信号に 、また、通信線路ＬＡＮから取り入れるデータをパラレル信号にそれぞれ変換す るパラレル／シリアル変換手段である。このように構成した装置の動作を、デー タの送信時と、データ受信時とに分けて説明すれば、以下の通りである。
【０００９】 図３は、データ送信時の動作を示すフローチャートである。 ＤＭＡ手段３１は、メモリ２から１バイトデータを取り込み、それを垂直パリ ティ生成手段３２および水平パリティ演算手段３３に転送する。１バイトデータ を受けた垂直パリティ生成手段３２では垂直パリティビットを生成し、また、水 平パリティ演算手段３３では送信データから水平パリティ演算を行う。パラレル ／シリアル変換手段３７は、垂直パリティを付加したデータをシリアル信号に変 換して、通信線路ＬＡＮに送出する。この様な動作はフレームが終了するまで続 けられる。フレームが終了するとパラレル／シリアル変換手段３７は、水平パリ ティ演算手段３３で演算された水平パリティデータを付加してシリアル信号に変 換し、通信線路ＬＡＮに送出して終了する。
【００１０】 図４は、データ受信時の動作を示すフローチャートである。 パラレル／シリアル変換手段３７は、通信線路ＬＡＮを介して受信した１バイ トデータを、パラレル信号に変換して、垂直パリティチェック手段３４および水 平パリティチェック手段３５に送る。垂直パリティチェック手段３４では、受信 した１バイトデータについて垂直パリティチェックを行う。ここでエラーが検出 されれば、エラー信号をオア回路３６を経てホストプロセッサ側に通知する。エ ラーが検出されなければ、次に水平パリティチェック手段３５で水平パリティ演 算を行う。以上の動作をフレーム終了まで繰り返す。フレームが終了すると、水 平パリティチェック手段３５にて、これまでの水平パリティ演算の結果を用いて 水平パリティチェックを行い、ここでエラーが検出されなければ通信線路ＬＡＮ を介して送られたデータは正常であると判断し、ＤＭＡ手段３１は、受信データ をメモリ２側に転送する。水平パリティチェックの結果エラーが検出されれば、 オア回路３６を介してホストプロセッサ側にエラー信号を通知する。
【００１１】 なお、この実施例では、垂直パリティ生成手段，水平パリティ演算手段，垂直 パリティチェック手段や水平パリティチェック手段を別々のブロックで示される ものとしたが、これらの機能はホストプロセッサとは別の構成のサブプロセッサ 内に構成するようにしてもよい。
【００１２】
以上詳細に説明したように、本考案によれば、通信コントローラ自身において 通信線路に送信するデータのパリティの生成や、受信データのパリティチェック などを行うように構成したもので、ホストプロセッサの負担が軽減されパフォー マンスを向上できる上に、通信線路の信頼性を向上させることができる。
【図１】本考案が適用される通信システムの構成概念図
である。
である。
【図２】各ステーションにおいて、通信コントローラ３
内の構成ブロック図である。
内の構成ブロック図である。
【図３】データ送出時の動作を示すフローチャートであ
る。
る。
【図４】データ受信時の動作を示すフローチャートであ
る。
る。
ＳＴ１，ＳＴ２ 通信ステーション ＬＡＮ 通信線路 １ ホストプロセッサ ２ メモリ ３ 通信コントローラ ３１ ダイレクト・メモリ・アクセス（ＤＭＡ）手段 ３２ 垂直パリティ生成手段 ３３ 水平パリティ演算手段 ３４ 垂直パリティチェック手段 ３５ 水平パリティチェック手段 ３６ オア回路 ３７ パラレル／シリアル変換手段
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.5 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０４Ｑ 1/30 Ｄ 9076−5Ｋ
Claims (1)
- 【実用新案登録請求の範囲】 【請求項１】 ホストプロセッサとメモリとを有し、通
信線路に通信コントローラを介して接続される通信ステ
ーションにおいて、前記通信コントローラは、 前記メモリとの間のデータ転送を行うダイレクト・メモ
リ・アクセス（ＤＭＡ）手段と、 このＤＭＡ手段を介して通信線路に送信される送信デー
タの垂直パリティビットを発生する垂直パリティ生成手
段と、 ＤＭＡ手段からの送信フレームの水平パリティバイトを
発生する水平パリティ演算手段と、 通信線路を介して伝送された受信データの垂直パリティ
ビットをチェックする垂直パリティチェック手段と、 受信フレームの水平パリティバイトをチェックする水平
パリティチェック手段と、 通信線路に送出するデータをシリアル信号に通信線路か
ら取り入れるデータをパラレル信号に変換するパラレル
／シリアル変換手段とを備えたことを特徴とする通信コ
ントローラ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5809591U JPH0511589U (ja) | 1991-07-24 | 1991-07-24 | 通信コントローラ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5809591U JPH0511589U (ja) | 1991-07-24 | 1991-07-24 | 通信コントローラ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0511589U true JPH0511589U (ja) | 1993-02-12 |
Family
ID=13074394
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5809591U Withdrawn JPH0511589U (ja) | 1991-07-24 | 1991-07-24 | 通信コントローラ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0511589U (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS49128502U (ja) * | 1973-02-19 | 1974-11-05 | ||
| JPS60160734U (ja) * | 1984-04-04 | 1985-10-25 | 株式会社 ホウトク | 図工机 |
-
1991
- 1991-07-24 JP JP5809591U patent/JPH0511589U/ja not_active Withdrawn
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS49128502U (ja) * | 1973-02-19 | 1974-11-05 | ||
| JPS60160734U (ja) * | 1984-04-04 | 1985-10-25 | 株式会社 ホウトク | 図工机 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0124594B1 (en) | Method and apparatus for transmitting and receiving data messages | |
| US6290131B1 (en) | Optical scanner adapted for direct interfacing to a data communications network | |
| US5958024A (en) | System having a receive data register for storing at least nine data bits of frame and status bits indicating the status of asynchronous serial receiver | |
| JPS5810236A (ja) | インタ−フエイス回路 | |
| EP0472836B1 (en) | Acquiring addresses in an input/output system | |
| JPH0472428B2 (ja) | ||
| JP2544385B2 (ja) | 通信制御装置 | |
| EP0115348B1 (en) | Remote initialization of interconnected communications stations | |
| JPH0511589U (ja) | 通信コントローラ | |
| US5388109A (en) | Data communications device with resident link adapter | |
| US5394438A (en) | Data transmitting method | |
| US5479582A (en) | Message-oriented bank controller interface | |
| KR100235668B1 (ko) | 론웍스 네트워크 신호 변환장치 | |
| JPH0525001Y2 (ja) | ||
| JPS60235559A (ja) | パケツト信号の伝送方式 | |
| JPS6260050A (ja) | インタ−バス・システム | |
| JP2560476B2 (ja) | 通信制御装置 | |
| JP3158711B2 (ja) | データ転送方法 | |
| JP2581238Y2 (ja) | データ伝送装置 | |
| JP3159784B2 (ja) | ホームオートメーションシステム | |
| JPH03204254A (ja) | データ受信装置 | |
| JP2689740B2 (ja) | Ｉｃカード | |
| KR0141294B1 (ko) | 퍼스널 컴퓨터 내장형 전전자 교환기 접속용 프로세서 | |
| JP2874983B2 (ja) | 通信装置 | |
| JPH02224542A (ja) | 通信制御装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19951102 |