JPH05110382A - 等化回路 - Google Patents

等化回路

Info

Publication number
JPH05110382A
JPH05110382A JP26501091A JP26501091A JPH05110382A JP H05110382 A JPH05110382 A JP H05110382A JP 26501091 A JP26501091 A JP 26501091A JP 26501091 A JP26501091 A JP 26501091A JP H05110382 A JPH05110382 A JP H05110382A
Authority
JP
Japan
Prior art keywords
circuit
error
signal
information
step width
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP26501091A
Other languages
English (en)
Inventor
Teruo Sato
輝雄 佐藤
Hideyori Koseki
英資 小関
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP26501091A priority Critical patent/JPH05110382A/ja
Publication of JPH05110382A publication Critical patent/JPH05110382A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Filters That Use Time-Delay Elements (AREA)
  • Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
  • Mobile Radio Communication Systems (AREA)

Abstract

(57)【要約】 【目的】 2つのステップ幅情報を、誤差推定回路より
の誤差情報と第1及び第2の基準値との比較により選択
し、選択されたステップで各乗算回路に供給する係数を
夫々決定することで、収束性と収束後の等化精度といっ
た相反する要素を同時に満足させることができるように
する。 【構成】 フィルタ50と、同期検出回路31と、誤差
を推定する誤差推定回路33と、これよりの誤差情報を
正規化する誤差正規化回路34と、これよりの情報を平
均化する誤差平均化回路35と、ステップ幅αを決定す
るステップ幅決定回路36と、ステップ幅αjを決定す
るステップ幅決定回路38と、誤差平均化回路35より
の情報と第1及び第2の基準値との比較に基いてステッ
プ幅情報αまたはαjを選択するセレクタ37と、選択
されたステップ幅情報αまたはαjで、各乗算回路x
1、x2、x3、x4、・・・・xnに供給する係数C
jを夫々決定する係数決定回路40とを有する。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、例えばディジタルデー
タの移動通信における受信機等に適用して好適な等化回
路に関する。
【0002】
【従来の技術】近年、例えば陸上移動通信においては、
現行のアナログFM方式に取って替わる狭帯域ディジタ
ル変調方式がいくつか開発され、実用段階に入ってい
る。
【0003】そして更に、広帯域ディジタル伝送の技術
が検討されている。
【0004】図6及び図7に、このようなディジタル陸
上移動通信における送信及び受信系を示す。
【0005】図6は送信系を示し、以下これにつき説明
する。
【0006】即ち、この図6において、1はマイクロフ
ォンで、このマイクロフォン1により集音された音声は
音声信号として音声コーデック2に供給される。
【0007】この音声コーデック(符号化回路)2は、
マイクロフォン1よりの音声信号を符号化し、更にこの
符号化した信号に対して帯域圧縮(いわゆるビットリダ
クション)を行い、この帯域圧縮した信号をローパスフ
ィルタ3を通じてPSK変調回路4に供給する。
【0008】このPSK(位相シフトキーイング)変調
回路4は、必要最小限の帯域を用いてディジタルデータ
を伝送できるようにするため、ローパスフィルタ3より
の信号及び発振器4bよりの発振信号を乗算して中間周
波信号を得、この中間周波信号をバンドパスフィルタ5
を介して送信回路6に供給する。
【0009】この送信回路6は、バンドパスフィルタ5
よりの中間周波信号と、局部発振回路6bよりの発振信
号を乗算し、RF信号を得、このRF信号をバンドパス
フィルタ7を通じてアンテナ8に供給し、このアンテナ
8により送信を行う。
【0010】通信フォーマットは図8に示す如く、TD
MA(Time DivisionMultiple
Access)方式の一つの方式(例えば米国の自動車
電話システムで採用されたTIA方式等)で、1フレー
ムは40msecとされ、情報量は1944ビットとさ
れ、この1フレームは6個のスロットで構成される。
【0011】各スロットは28ビットのシンクパターン
s並びに合計296ビットの音声及びコントロールデー
タd、即ち合計324ビットの情報量で構成される。
【0012】図7は受信系を示し、以下この受信系につ
いて説明する。
【0013】即ち、この図7において、9はアンテナ
で、上述の送信系よりのRF信号を受信し、この受信信
号をバンドパスフィルタ10を介して受信回路11に供
給する。
【0014】この受信回路11は、バンドパスフィルタ
10よりのRF信号と、局部発振回路11bよりの発振
信号を乗算して中間周波信号を得、この中間周波信号を
バンドパスフィルタ12を通じてキャリア再生回路13
及びPSK復調回路14に夫々供給する。
【0015】キャリア再生回路13は、バンドパスフィ
ルタ12よりの中間周波信号より、周波数及び位相の同
期したキャリア信号を再生し、このキャリア信号をPS
K復調回路14に供給する。
【0016】このPSK復調回路14は、バンドパスフ
ィルタ12よりの中間周波信号と、キャリア再生回路1
3よりのキャリア信号を乗算して元の帯域圧縮された信
号を得、この帯域圧縮された信号をローパスフィルタ1
5を介して判定回路17に供給する。
【0017】この判定回路17は、ローパスフィルタ1
5よりのノイズ等の不用な成分のカットされた帯域圧縮
された信号、即ち、時間的に連続した波形から、ビット
レートに対応する時間間隔でサンプリングし、更に
“1”か“0”かを判定してディジタルデータ列にな
し、このディジタルデータ列とされた信号を音声コーデ
ック18に供給する。
【0018】この音声コーデック18は、判定回路17
よりのディジタルデータ列になされた信号、即ち、帯域
圧縮されて伝送されたデータから元のアナログ音声信号
を得、このアナログ音声信号をスピーカ19に供給す
る。
【0019】かくしてこのスピーカ19からは、送信系
のマイクロフォン1で集音された音声が出力されること
となる。
【0020】尚、基地局及び移動局は何れも上述の送信
系及び受信系を夫々装備し、平行して動作させるように
なされている。
【0021】ところで、上述の如き陸上移動ディジタル
通信におけるデータの伝送においては、送信点から受信
点にいたる電波の通路がいくつかあること、いわゆるマ
ルチパスにより、受信波はこれらの通路を通った送信波
の合成波となる。
【0022】これらいくつかの通路を通った送信波は、
例えば地形や地上物等の様々な影響により減衰したり遅
延したりする。
【0023】従って、これらいくつかの通路を通った送
信波の合成波は、歪を持った合成波となる。
【0024】そこでこれを回避するための方法の一つと
して、図7において示したローパスフィルタ15の後段
に図9に示す如きLMS(Least MeanSqu
are)法の採用された等化回路を接続し、この等化回
路により歪を持った受信波より元の送信波を取り出す技
術がいくつか考えられている。
【0025】この等化回路の例を図9を参照して説明す
る。
【0026】即ち、この図9に示すように、入力端子2
0に図7において説明したローパスフィルタ15よりの
圧縮信号が供給され、この信号がA−Dコンバータ20
aを介してシフトレジスタt1、t2、t3、・・・・
tn、乗算回路x1、x2、x3、x4、・・・・xn
及び加算回路30で構成されるフィルタ50に供給され
る。
【0027】そしてこのフィルタ50の各シフトレジス
タt1、t2、t3、・・・・tnに順次ディジタル信
号が供給されると共に、各乗算回路x1、x2、x3、
x4、・・・・xnにもA−Dコンバータ20aよりの
ディジタル信号並びに各シフトレジスタt1、t2、t
3、・・・・tnよりの出力信号が夫々供給される。
【0028】一方、係数決定回路51には、誤差推定回
路33よりの誤差信号及び入力端子20よりの入力信号
並びに各シフトレジスタt1、t2、t3、・・・・t
nよりの出力信号が夫々供給され、これらに基いて各乗
算回路x1、x2、x3、x4、・・・・xnに供給す
る係数信号Cjを夫々決定し、これを同一のステップ幅
で同時に各乗算回路x1、x2、x3、x4、・・・・
xnに夫々供給して係数の更新を行う。
【0029】また、同期検出回路31は基準信号発生回
路32よりの基準信号に基いて入力端子20よりA−D
コンバータ20aを介して供給されたディジタル信号よ
りシンクパターン(図8参照)を検出し、これによって
制御信号(参照信号等)を上述の誤差推定回路33に供
給する。
【0030】このようにして、入力信号の歪が最少とな
るようにフィルタ50の係数、即ち各乗算回路x1、x
2、x3、x4、・・・・xnに供給される係数信号が
或ステップ幅で一斉に調整、即ち、更新され、収束に至
るようになされると共に、その等化された等化出力が出
力端子41より出力され、この出力信号が図7において
説明した判定回路17に供給される。
【0031】
【発明が解決しようとする課題】ところで、上述の如き
等化回路により受信信号の歪を最少となるようにする場
合、収束速度が速く、しかも等化誤差が小さい、即ち、
なるべく送信された信号の情報が高精度に得られること
が要望されている。
【0032】しかしながら、上述の等化回路において
は、フィルタの係数を更新するステップ幅を固定にして
いるので、収束速度を上昇させる場合、等化誤差を小と
できず、また、等化誤差を小とするには収束速度を上昇
させることができない。
【0033】図5に縦軸を等化誤差(相対値)とし、横
軸を更新回数としたグラフを示す。
【0034】この図5に示すように、更新するステップ
幅を大にした場合(図中aで示す)は、ある時点から等
化誤差の改善がなされない、即ち、等化精度が悪い。し
かしながら、等化誤差の改善に至るまでの期間、即ち、
収束期間は短い。
【0035】これに対し、更新するステップ幅を小にし
た場合(図中bで示す)は、等化誤差の改善に至るまで
の期間、即ち、収束期間は長いが、等化精度はaと比較
して格段に良好となる。
【0036】この図5から明かなように、上述の如き等
化回路においては、等化回路の収束性と収束後の等化精
度といった相反する要素を同時に満足させることができ
ない不都合があった。
【0037】本発明はかかる点に鑑みてなされたもの
で、等化回路の収束性と収束後の等化精度といった相反
する要素を同時に満足させることのできる等化回路を提
案しようとするものである。
【0038】
【課題を解決するための手段】本発明等化回路は例えば
図1〜図5に示す如く、複数のタップから構成されるフ
ィルタ50と、受信入力信号より同期信号を検出する同
期信号検出手段31、32と、この同期信号検出手段3
1、32よりの検出結果及びフィルタ50よりの出力信
号に基いて誤差を推定する誤差推定手段33と、この誤
差推定手段33よりの誤差情報を正規化する誤差正規化
手段34と、この誤差正規化手段34よりの情報を平均
化する誤差平均化手段35と、この誤差平均化手段35
よりの情報に基いてフィルタ50の複数のタップの係数
Cjの第1の更新ステップαを決定する第1のステップ
幅決定手段36と、フィルタ50の複数のタップの係数
Cjの第2の更新ステップαjを決定する第2のステッ
プ幅決定手段38と、誤差平均化手段35よりの情報と
基準値との比較に基いて第1のステップ幅決定手段36
よりの第1の更新ステップ情報αまたは第2のステップ
幅決定手段38よりの第2の更新ステップ情報αjを選
択する選択手段37と、この選択手段37よりの選択結
果に応じたステップαまたはαjで、誤差推定手段33
よりの誤差情報及びフィルタ50内の複数のタップに関
連した複数の信号に基いてフィルタ50の複数のタップ
の係数Cjを夫々決定する係数決定手段40とを有する
ものである。
【0039】
【作用】上述せる本発明によれば、第1のステップ幅決
定手段36よりの第1の更新ステップ情報αまたは第2
のステップ幅決定手段38よりの第2の更新ステップ情
報αjを、誤差推定回路33よりの誤差情報と基準値と
の比較により選択し、この選択結果に応じたステップα
またはαjで、誤差推定手段33よりの誤差情報及びフ
ィルタ50内の複数のタップに関連した複数の信号に基
いてフィルタ50の複数のタップの係数Cjを夫々決定
するようにしたので、収束性と収束後の等化精度といっ
た相反する要素を同時に満足させることができ、例えば
ディジタル伝送における受信機に適用した場合は、受信
精度を向上させて、良好な受信を行えるようにすること
ができる。
【0040】
【実施例】以下に、図1を参照して本発明等化回路の一
実施例について詳細に説明するも、説明の都合上、図3
及び図4を参照して例えば陸上移動ディジタル通信にお
ける送信系及び受信系について説明する。
【0041】尚、この図3及び図4において、図6及び
図7と対応する部分には同一符号を付してその詳細説明
を省略する。
【0042】先ず、図3より説明する。
【0043】この図3においては、マイクロフォン1よ
り集音、出力された音声信号が音声コーデック2により
ディジタル信号にされた後、いわゆるビットリダクショ
ン、即ち圧縮され、この圧縮された信号がローパスフィ
ルタ3を介してPSK(位相シフトキーイング)変調回
路4により変調されて中間周波信号になされる。
【0044】この中間周波信号はバンドパスフィルタ5
を介して送信回路6に供給され、この送信回路6により
RF信号とされ、このRF信号がバンドパスフィルタ7
を介してアンテナ8に供給され、このアンテナ8により
送信される。
【0045】次に、図4を参照して上述の送信系により
送信された送信信号を受信する受信系について説明す
る。
【0046】送信系により送信された送信信号はアンテ
ナ9により受信され、この受信された受信信号がバンド
パスフィルタ10を介して受信回路11に供給される。
【0047】そしてこの受信回路11により受信信号、
即ちRF信号は中間周波信号になされ、この中間周波信
号はバンドパスフィルタ12を介してキャリア再生回路
13及びPSK復調回路14に夫々供給される。
【0048】そしてキャリア再生回路13において、中
間周波信号よりキャリア信号が再生され、このキャリア
信号がPSK変調回路14に供給される。
【0049】PSK変調回路14に供給された中間周波
信号は、乗算器14aによりキャリア再生回路13より
のキャリア信号と乗算され、復調され、元の圧縮された
信号とされる。
【0050】そしてこの復調された圧縮信号は、ローパ
スフィルタ15を介して以下図1を参照して説明する等
化回路16に供給される。
【0051】そして圧縮信号は、この等化回路16にお
いてディジタル信号にされた後に等化され、更にに判定
回路において“1”または“0”の判定がなされ、ディ
ジタルデータ列になされる。
【0052】このディジタルデータ列になされた信号
は、音声コーデック18により元のアナログ音声信号に
複合されて、スピーカ19より音声として出力される。
【0053】さて、次に上述の等化回路16について図
1を参照して詳細に説明する。
【0054】この図1において、図9と対応する部分に
は同一符号を付してその詳細説明を省略する。
【0055】この図1において、20は図4の受信系の
PSK復調回路14よりの圧縮された信号が供給される
入力端子で、この入力信号がA−Dコンバータ20aを
介して同期検出回路31、シフトレジスタt1、乗算回
路x1及び後述する係数決定回路40に夫々供給され
る。
【0056】そしてこのシフトレジスタt1より出力さ
れた信号は乗算回路x2、シフトレジスタt2及び後述
する係数決定回路40に夫々供給され、このシフトレジ
スタt2より出力された信号は乗算回路x3、シフトレ
ジスタt3及び後述する係数決定回路40に夫々供給さ
れ、・・・・シフトレジスタtnより出力された信号は
乗算回路xn及び後述する係数決定回路40に夫々供給
される。
【0057】上述の各乗算回路x1、x2、x3、x
4、・・・・xnは各シフトレジスタt1、t2、t
3、・・・・tnよりの出力信号と後述する係数決定回
路40より夫々供給される係数Cjを乗算し、夫々加算
回路30に供給する。
【0058】上述のシフトレジスタt1、t2、t3、
・・・・tn及び乗算回路x1、x2、x3、x4、・
・・・xnで夫々複数のタップを構成し、これら複数の
タップ及び上述の加算回路30で例えばFIR(フィニ
ット・インパルス・レスポンス)フィルタ50を構成す
る。
【0059】そしてこのフィルタ出力、即ち、加算回路
30よりの出力信号はフィルタ出力として、出力端子4
1を介して図4において説明した判定回路17、後述す
る誤差正規化回路34及び後述する誤差推定回路33に
夫々供給される。
【0060】同期検出回路31は、基準信号発生回路3
2よりの基準信号によりディジタル信号中のシンクパタ
ーン(図8の斜線部分sに対応する)を検出し、その検
出の後に制御信号(参照信号等)を誤差推定回路33に
供給する。
【0061】誤差推定回路33は同期検出回路31より
の制御信号により動作を開始し、検出信号及び基準信号
発生回路32よりの基準信号に基いて誤差の推定を行
い、この結果得た推定信号を係数決定回路40及び誤差
正規化回路34に夫々供給する。
【0062】誤差正規化回路34は例えば推定された誤
差、即ち、入力信号の振幅に対する相対的な値、即ち、
絶対値を得、この絶対値信号を平均化回路35に供給す
る。
【0063】この平均化回路35は、誤差正規化回路3
4よりの絶対値信号の所定期間毎の平均値を得、この平
均値信号をセレクタ37及びステップ幅決定回路36に
夫々供給する。
【0064】ステップ幅決定回路36は平均化回路35
よりの平均値信号より上述の係数を更新するステップの
幅αを決定し、このステップ幅情報αをセレクタ37に
供給する。
【0065】38はステップ幅決定回路で、このステッ
プ幅決定回路38は、上述の係数を更新するステップの
幅αjをメモリ(例えばレジスタ等)39よりの各タッ
プ毎の係数Cjに基いて夫々決定し、この各タップ毎の
ステップ幅情報αjをセレクタ37に供給する。
【0066】このメモリ39には、係数決定回路40よ
り各乗算回路x1、x2、x3、x4、・・・・xnに
夫々供給された係数情報Cjが記憶される。
【0067】セレクタ37は、ステップ幅決定回路36
及び38よりのステップ幅情報αまたはαj(タップの
分だけある)を、平均化回路35よりの誤差の平均値信
号と後述する基準値との比較結果に基いて選択し、この
選択したステップ幅情報αまたはαjを係数決定回路4
0に供給する。
【0068】係数決定回路40は、誤差推定回路33よ
りの推定信号、A−Dコンバータ20aよりのディジタ
ル信号並びに各レジスタt1、t2、t3、・・・・t
nよりの出力信号に基いて各乗算回路x1、x2、x
3、x4、・・・・xnに夫々供給する係数信号Cjを
決定し、この係数信号Cjをセレクタ37よりのステッ
プ幅情報αまたはαj(各タップ分だけある)に基いた
更新ステップで乗算回路x1、x2、x3、x4、・・
・・xnに夫々供給する。
【0069】この各乗算回路x1、x2、x3、x4、
・・・・xnに供給する係数信号の更新、即ち、フィル
タの係数の更新は次の数1に示す如く行われる。
【0070】
【数1】
【0071】ここで、jはフィルタのj番目のタップ
数、nは更新される際のn番目の更新回数、Kは平均化
の回数(推定誤差の平均化において)、xはフィルタに
入力されるサンプル値、eは等化誤差、αは更新ステッ
プ幅(定数:0<α≦1)である。
【0072】また、等化誤差eはe0−zとして表すこ
とができる。
【0073】ここでe0は等化出力、zは制御信号(参
照信号)である。
【0074】次に図2のフローチャートを参照して上述
の等化回路の動作を説明する。
【0075】先ずステップ100では、シンクパターン
をサーチする。即ち、上述の同期検出回路31が基準信
号発生回路32よりの基準信号に基いてA−Dコンバー
タ20aよりのディジタル信号よりシンクパターンを検
出する。そしてステップ110に移行する。
【0076】ステップ110では、検出したか否かを判
断し、「YES」であればステップ120に移行し、
「NO」であれば再びステップ100に移行する。
【0077】ステップ120では、等化フィルタを初期
化、即ち、各乗算回路x1、x2、x3、x4、・・・
・xn、各シフトレジスタt1、t2、t3、・・・・
tn並びに加算回路30を初期化する。そしてステップ
130に移行する。
【0078】ステップ130では、等化フィルタの動作
を開始する。即ち、A−Dコンバータ20aよりのディ
ジタル信号が順次レジスタt1、t2、t3、・・・・
tnに供給されるようにすると共に、各乗算回路x1、
x2、x3、x4、・・・・xnにA−Dコンバータ2
0aよりのディジタル信号並びに各レジスタt1、t
2、t3、・・・・tnよりの出力信号が夫々供給され
るようにする。そしてステップ140に移行する。
【0079】ステップ140では、誤差の検出を行う。
即ち、上述した誤差推定回路33が同期検出回路31よ
りの制御信号(参照信号等)により動作を開始し、基準
信号発生回路32よりの基準信号及び等化フィルタより
の出力、即ち、加算回路30よりの加算出力信号に基い
て誤差を推定し、この推定信号を係数決定回路40及び
誤差正規化回路34に夫々供給する。そしてステップ1
50に移行する。
【0080】ステップ150では、誤差の正規化を行
う。即ち、上述の誤差正規化回路34が誤差推定回路3
3よりの誤差信号の振幅の相対的な値、即ち、絶対値を
得、この絶対値の誤差信号を平均化回路35に供給す
る。そしてステップ160に移行する。
【0081】ステップ160では、ステップ幅αを決定
する。即ち、上述のステップ幅決定回路36が平均化回
路35よりの誤差の平均信号に基いてステップ幅αを決
定する。そしてステップ170に移行する。
【0082】ステップ170では、ステップ160にお
いて決定したステップ幅情報αをセレクタ37に供給す
る。そしてステップ180に移行する。
【0083】ステップ180では、フィルタ係数Cjを
読む。即ち、ステップ幅決定回路38がメモリ39に記
憶されている各タップの分の係数Cjを読み込む。そし
てステップ190に移行する。
【0084】ステップ190では、ステップ幅決定回路
38がステップ180においてメモリ39より読み込ん
だ各タップ毎の係数信号Cjに基いてタップ毎のステッ
プ幅αjを夫々決定する。そしてステップ200に移行
する。
【0085】ステップ200では、ステップ190にお
いて決定したタップ分のステップ幅情報αjを夫々セレ
クタ37に供給する。そしてステップ210に移行す
る。
【0086】ステップ210では、第1の基準値<誤差
か否か、即ち、セレクタ37が平均化回路35よりの誤
差の平均信号が第1の基準値より大きいか否かを判断
し、「YES]であればステップ220に移行し、「N
O」であればステップ230に移行する。
【0087】ステップ220では、セレクタ37がステ
ップ幅決定回路36よりのステップ幅情報αを選択し、
この選択したステップ幅情報αを係数決定回路40に供
給する。そしてステップ250に移行する。
【0088】一方、ステップ230では、第2の基準値
<誤差か否か、即ち、セレクタ37が平均化回路35よ
りの誤差の平均信号が第2の基準値より大きいか否かを
判断し、「YES」であればステップ240に移行し、
「NO」であれば終了する。
【0089】ステップ240では、セレクタ37がステ
ップ幅決定回路36よりの各タップ毎のステップ幅情報
αjを選択し、この選択したステップ幅情報αjを係数
決定回路40に供給する。そしてステップ250に移行
する。
【0090】ステップ250では、係数決定回路40が
誤差推定回路33よりの誤差信号、A−Dコンバータ2
0aよりのディジタル信号、各シフトレジスタt1、t
2、t3、・・・・tnよりの出力信号に基いて各タッ
プ毎の係数Cjを得る。そしてステップ260に移行す
る。
【0091】ステップ260では、係数決定回路40
が、ステップ250において更新した各タップ毎の係数
Cjをセレクタ37よりのステップ幅情報αまたはαj
に基いたステップ(期間)で、乗算回路x1、x2、x
3、x4、・・・・xnに夫々供給する。
【0092】このとき、ステップ幅情報がαのときに
は、各タップ毎の係数Cjをこの1つのステップ幅情報
αに従って乗算回路x1、x2、x3、x4、・・・・
xnに夫々供給し、ステップ幅情報がαj(タップの数
だけある)のときには、各タップ毎の係数Cjを各タッ
プ毎のステップ幅情報αjの期間で各乗算回路x1、x
2、x3、x4、・・・・xnに夫々供給する。そして
再びステップ130に移行する。
【0093】また、上述の第1の基準値と第2の基準値
の関係は第1の基準値>第2の基準値となっている。
【0094】即ち、第1の基準値よりも誤差が大きいと
きには、各乗算回路x1、x2、x3、x4、・・・・
xnへの夫々の係数Cjの供給を一律にステップ幅αの
期間で行うようにし、第1の基準値よりも誤差が小さく
なったときには、第2の基準値と誤差を比較し、第2の
基準値よりも誤差が大きいときには、各乗算回路x1、
x2、x3、x4、・・・・xnへの夫々の係数Cjの
供給を夫々のステップ幅αjの期間で行うようにし、第
2の基準値よりも誤差が小さくなったときには収束した
ものとしている。
【0095】従って、図5に破線cで示すように、更新
ステップ幅を大きくした場合の一点鎖線aと比較して収
束後の等化誤差が格段に小さく、且つ、収束するまでの
速度もあまり変わらない。
【0096】更に、破線cで示すように、更新ステップ
幅を小さくした場合の実線bと比較して収束に至るまで
の速度が格段に速く、且つ、収束後の等化誤差が略同じ
くらい、即ち、等化精度が略同じくらいとできる。
【0097】尚、上述の例においては、判定回路17に
供給される信号をディジタル信号としたが、等化回路1
6の後段にD−Aコンバータを設けて、判定回路17に
供給する信号をアナログ信号としても良い。
【0098】また、本発明は上述の実施例に限ることな
く本発明の要旨を逸脱することなく、その他種々の構成
が取り得ることは勿論である。
【0099】
【発明の効果】上述せる本発明によれば、第1のステッ
プ幅決定手段よりの第1の更新ステップ情報または第2
のステップ幅決定手段よりの第2の更新ステップ情報
を、誤差推定回路よりの誤差情報と基準値との比較によ
り選択し、この選択結果に応じたステップで、誤差推定
手段よりの誤差情報及びフィルタ内の複数のタップに関
連した複数の信号に基いてフィルタの複数のタップの係
数を夫々決定するようにしたので、収束性と収束後の等
化精度といった相反する要素を同時に満足させることが
でき、例えばディジタル伝送における受信機に適用した
場合は、受信精度を向上させて、良好な受信を行えるよ
うにすることができる利益がある。
【図面の簡単な説明】
【図1】本発明等化回路の一実施例を示すブロック線図
である。
【図2】本発明等化回路の一実施例の説明に供するフロ
ーチャートである。
【図3】本発明等化回路の説明に供する送信系の例を示
すブロック線図である。
【図4】本発明等化回路の適用される受信系の例を示す
ブロック線図である。
【図5】本発明及び従来の等化回路の説明に夫々供する
グラフである。
【図6】ディジタルデータ伝送における送信系の例を示
すブロック線図である。
【図7】ディジタルデータ伝送における受信系の例を示
すブロック線図である。
【図8】通信フォーマットを示す説明図である。
【図9】従来の等化回路の例を示すブロック線図であ
る。
【符号の説明】
t1、t2、t3、・・・・tn シフトレジスタ x1、x2、x3、x4、・・・・xn 乗算回路 30 加算回路 31 同期検出回路 32 基準信号発生回路 33 誤差推定回路 34 誤差正規化回路 35 平均化回路 36、38 ステップ幅決定回路 37 セレクタ 39 メモリ 40 係数決定回路
─────────────────────────────────────────────────────
【手続補正書】
【提出日】平成4年1月13日
【手続補正1】
【補正対象書類名】明細書
【補正対象項目名】0062
【補正方法】変更
【補正内容】
【0062】誤差正視化回路34は例えば推定された誤
差、即ち、入力信号の振幅に対する相対的な値、即ち、
相対値を得、この相対値信号を平均化回路35に供給す
る。
【手続補正2】
【補正対象書類名】明細書
【補正対象項目名】0063
【補正方法】変更
【補正内容】
【0063】この平均化回路35は、誤差正視化回路3
4よりの相対値信号の所定期間毎の平均値を得、この平
均値信号をセレクタ37及びステップ幅決定回路36に
夫々供給する。
【手続補正3】
【補正対象書類名】明細書
【補正対象項目名】0080
【補正方法】変更
【補正内容】
【0080】ステップ150では、誤差の正視化を行
う。即ち、上述の誤差正視化回路34が誤差推定回路3
3よりの誤差信号の振幅の相対的な値、即ち、相対値を
得、この相対値の誤差信号を平均化回路35に供給す
る。そしてステップ160に移行する。
【手続補正4】
【補正対象書類名】明細書
【補正対象項目名】0089
【補正方法】変更
【補正内容】
【0089】ステップ240では、セレクタ37がステ
ップ幅決定回路38よりの各タップ毎のステップ幅情報
αjを選択し、この選択したステップ幅情報αjを係数
決定回路40に供給する。そしてステップ250に移行
する。

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】 複数のタップから構成されるフィルタ
    と、 受信入力信号より同期信号を検出する同期信号検出手段
    と、 該同期信号検出手段よりの検出結果及び上記フィルタよ
    りの出力信号に基いて誤差を推定する誤差推定手段と、 該誤差推定手段よりの誤差情報を正規化する誤差正規化
    手段と、 該誤差正規化手段よりの情報を平均化する誤差平均化手
    段と、 該誤差平均化手段よりの情報に基いて上記フィルタの上
    記複数のタップの係数の第1の更新ステップを決定する
    第1のステップ幅決定手段と、 上記フィルタの上記複数のタップの係数の第2の更新ス
    テップを決定する第2のステップ幅決定手段と、 上記誤差平均化手段よりの情報と基準値との比較に基い
    て上記第1のステップ幅決定手段よりの第1の更新ステ
    ップ情報または上記第2のステップ幅決定手段よりの第
    2の更新ステップ情報を選択する選択手段と、 該選択手段よりの選択結果に応じたステップで、上記誤
    差推定手段よりの誤差情報及び上記フィルタ内の上記複
    数のタップに関連した複数の信号に基いて上記フィルタ
    の上記複数のタップの係数を夫々決定する係数決定手段
    とを有することを特徴とする等化回路。
JP26501091A 1991-10-14 1991-10-14 等化回路 Pending JPH05110382A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP26501091A JPH05110382A (ja) 1991-10-14 1991-10-14 等化回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP26501091A JPH05110382A (ja) 1991-10-14 1991-10-14 等化回路

Publications (1)

Publication Number Publication Date
JPH05110382A true JPH05110382A (ja) 1993-04-30

Family

ID=17411327

Family Applications (1)

Application Number Title Priority Date Filing Date
JP26501091A Pending JPH05110382A (ja) 1991-10-14 1991-10-14 等化回路

Country Status (1)

Country Link
JP (1) JPH05110382A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003516698A (ja) * 1999-12-09 2003-05-13 テレフォンアクチーボラゲット エル エム エリクソン(パブル) 複数のフィルタセットおよび正規化されたフィルタ適応を用いた干渉除去の方法およびシステム

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003516698A (ja) * 1999-12-09 2003-05-13 テレフォンアクチーボラゲット エル エム エリクソン(パブル) 複数のフィルタセットおよび正規化されたフィルタ適応を用いた干渉除去の方法およびシステム

Similar Documents

Publication Publication Date Title
KR950012827B1 (ko) 시간-분산된 신호의 디버시티 수신용 방법 및 장치
JP2998992B2 (ja) デジタル受信機用信号重み付けシステム
US5710792A (en) Adaptive equalizer
CA2076084C (en) Adaptive mlse-va receiver for digital cellular radio
JP3118548B2 (ja) ディジタル通信受信機用同期検波装置および同期方法
JPH10501387A (ja) マルチパス時間分散信号のダイバーシチ受信機
KR100614553B1 (ko) 주파수 동기 신호의 위치 결정 방법, 장치 및 시스템
US5235621A (en) Receiver systems
JP3243428B2 (ja) デジタルオーディオ放送用受信装置とその方法
JP3220144B2 (ja) シリアル・データ・システムでの時間変動する信号を回復するための装置及び方法
JPH10507616A (ja) 伝送システム
JPH09503114A (ja) ダイバーシチπ/4−DQPSK復調
JP2002529000A (ja) 無線通信用ダイバーシティ受信機
CA2054049C (en) Apparatus and method for removing distortion in a received signal
JPH09214417A (ja) 伝送装置及び伝送方法
EP1259040A2 (en) Equalisation for QAM signals
JPH05110382A (ja) 等化回路
JPH09214369A (ja) 無線受信機
EP0986883B1 (en) Method and apparatus for band-adaptive demodulation
JP3116460B2 (ja) 等化回路
JP3329002B2 (ja) ダイバーシチ受信機
JPH0865184A (ja) 干渉波検出方法
JPH0856186A (ja) 伝送装置及び伝送方法
JPH06232939A (ja) フレーム同期回路
JP3427778B2 (ja) 搬送波制御方式