JPH05110062A - 整流用半導体装置 - Google Patents
整流用半導体装置Info
- Publication number
- JPH05110062A JPH05110062A JP29977391A JP29977391A JPH05110062A JP H05110062 A JPH05110062 A JP H05110062A JP 29977391 A JP29977391 A JP 29977391A JP 29977391 A JP29977391 A JP 29977391A JP H05110062 A JPH05110062 A JP H05110062A
- Authority
- JP
- Japan
- Prior art keywords
- conductivity type
- type semiconductor
- schottky contact
- region
- metal layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
Abstract
(57)【要約】 （修正有）
【目的】 一導電型半導体に形成されるショットキ接触
面における電界強度を減少させ、高い逆方向電圧領域ま
で逆漏れ電流を小さく抑制すると共に、チップ面積に対
する順方向電流を増大し、半導体チップ面積の経済化を
図る。 【構成】 一導電型半導体のトレンチ溝による凸部上面
と側面の一部にわたり、ショットキ接触を形成する金属
層のバリアハイトとほぼ同程度の電子ポテンシアルをも
つ第２の一導電型半導体領域を形成し、又、トレンチ溝
の底面と前記側面の残りの部分に金属層のバリアハイト
より大きい電子ポテンシアルをもつ逆導電型半導体領域
を形成することを特徴とする。
面における電界強度を減少させ、高い逆方向電圧領域ま
で逆漏れ電流を小さく抑制すると共に、チップ面積に対
する順方向電流を増大し、半導体チップ面積の経済化を
図る。 【構成】 一導電型半導体のトレンチ溝による凸部上面
と側面の一部にわたり、ショットキ接触を形成する金属
層のバリアハイトとほぼ同程度の電子ポテンシアルをも
つ第２の一導電型半導体領域を形成し、又、トレンチ溝
の底面と前記側面の残りの部分に金属層のバリアハイト
より大きい電子ポテンシアルをもつ逆導電型半導体領域
を形成することを特徴とする。
Description
【０００１】
【産業上の利用分野】本発明は整流用半導体装置の構造
に関するものである。
に関するものである。
【０００２】
【従来の技術】周知のように、整流用半導体装置の特性
改善、特に順方向及び逆方向特性、スイッチング速度に
ついて、改善のための開発が進められ、種々の構造が提
案されている。
改善、特に順方向及び逆方向特性、スイッチング速度に
ついて、改善のための開発が進められ、種々の構造が提
案されている。
【０００３】従来技術の代表例としては、特公昭５９−
３５１８３「ショットキバリア半導体装置」や特開昭６
０−７４５８２「ピンチ整流器」がある。又、それら従
来構造において、特に、逆漏れ電流等を改善した本発明
者等による特願平３−１１５３４１「ショットキバリア
半導体装置」が提案されている。図１の断面構造図にそ
の構造例を示す。Ｎは一導電型半導体、Ｎ+は高濃度の
一導電型半導体、Ｐ+は逆導電型半導体領域、Ｍは金属
層、Ａはアノ−ド、Ｃはカソ−ド、１は凸部、２はトレ
ンチ溝であり、Ｎ、Ｎ+、Ｐ+等は符号をあらわすと共
に、半導体の導電型を例示するものである。（２）
３５１８３「ショットキバリア半導体装置」や特開昭６
０−７４５８２「ピンチ整流器」がある。又、それら従
来構造において、特に、逆漏れ電流等を改善した本発明
者等による特願平３−１１５３４１「ショットキバリア
半導体装置」が提案されている。図１の断面構造図にそ
の構造例を示す。Ｎは一導電型半導体、Ｎ+は高濃度の
一導電型半導体、Ｐ+は逆導電型半導体領域、Ｍは金属
層、Ａはアノ−ド、Ｃはカソ−ド、１は凸部、２はトレ
ンチ溝であり、Ｎ、Ｎ+、Ｐ+等は符号をあらわすと共
に、半導体の導電型を例示するものである。（２）
【０００４】即ち、一導電型半導体Ｎにトレンチ溝２を
形成し、２の底面から凸部１の側面に沿って逆導電型半
導体領域Ｐ+を堆積層又は内部形成層として形成する。
又、一導電型半導体Ｎ及びＰ+領域の表面に金属層Ｍを
設ける。
形成し、２の底面から凸部１の側面に沿って逆導電型半
導体領域Ｐ+を堆積層又は内部形成層として形成する。
又、一導電型半導体Ｎ及びＰ+領域の表面に金属層Ｍを
設ける。
【０００５】このような構造により、逆方向電圧ＶRの
印加によって形成される一導電型半導体Ｎのチャネル領
域内のポテンシアルを高め、ショットキ接触面ｅ１にか
かる電界強度Ｅの増大を、二つの空乏層が重なり合う逆
電圧から高い電圧領域にわたって、低い増加率に抑え、
結果的に二つの空乏層が重なり合う逆電圧から高電圧領
域までの逆漏れ電流の増加を減少させる効果を期待して
いる。
印加によって形成される一導電型半導体Ｎのチャネル領
域内のポテンシアルを高め、ショットキ接触面ｅ１にか
かる電界強度Ｅの増大を、二つの空乏層が重なり合う逆
電圧から高い電圧領域にわたって、低い増加率に抑え、
結果的に二つの空乏層が重なり合う逆電圧から高電圧領
域までの逆漏れ電流の増加を減少させる効果を期待して
いる。
【０００６】しかして、逆漏れ電流を理論最小値にまで
小さくするには、Ｎチャネル巾を極端に狭くする必要が
あり、順方向降下電圧を実用的な範囲で大きくしないよ
うにするには、ある程度Ｎチャネル巾を広く設計する必
要があり、その結果として図３の電子ポテンシアル分布
図の「従来」曲線に示すようにショットキ接触面におけ
る電界強度Ｅは依然として大きい。（図３において、
「従来」曲線の場合は、ＰＥＬの部分もＰ+として見
る。）従って、図４（ｂ）の逆方向特性図の「従来」曲
線に示すように、空乏層が重なり合うに至るまでの小さ
な逆電圧領域で逆漏れ電流ＪRが大となる結果となり、
特にショットキバリアハイトの小さな金属層Ｍを選択し
たときに顕著となる。
小さくするには、Ｎチャネル巾を極端に狭くする必要が
あり、順方向降下電圧を実用的な範囲で大きくしないよ
うにするには、ある程度Ｎチャネル巾を広く設計する必
要があり、その結果として図３の電子ポテンシアル分布
図の「従来」曲線に示すようにショットキ接触面におけ
る電界強度Ｅは依然として大きい。（図３において、
「従来」曲線の場合は、ＰＥＬの部分もＰ+として見
る。）従って、図４（ｂ）の逆方向特性図の「従来」曲
線に示すように、空乏層が重なり合うに至るまでの小さ
な逆電圧領域で逆漏れ電流ＪRが大となる結果となり、
特にショットキバリアハイトの小さな金属層Ｍを選択し
たときに顕著となる。
【０００７】又、ショットキ接触面ｅからチャネル領域
に向かって、順方向電流に流れるので、順方向電流有効
面積はショットキ接触面ｅ１に限定され、そのため、半
導体チップ面積の１／１０〜１／５程度しか有効に作用
せず、極めて、面積効率が悪い構造であった。換言すれ
ば、大きな半導体チップ面積を必要とし、工業的に高価
となる欠点がある。従って、前記提案の従来構造は実用
化段階に問題があった。（３）
に向かって、順方向電流に流れるので、順方向電流有効
面積はショットキ接触面ｅ１に限定され、そのため、半
導体チップ面積の１／１０〜１／５程度しか有効に作用
せず、極めて、面積効率が悪い構造であった。換言すれ
ば、大きな半導体チップ面積を必要とし、工業的に高価
となる欠点がある。従って、前記提案の従来構造は実用
化段階に問題があった。（３）
【０００８】
【発明が解決しようとする課題】解決しようとする問題
点は、一導電型半導体に形成されるショットキ接触面に
おける電界強度の増大に逆漏れ電流が依存することであ
る。又、順方向電流に対し、半導体チップ面積が増大
し、半導体装置が高価となることである。
点は、一導電型半導体に形成されるショットキ接触面に
おける電界強度の増大に逆漏れ電流が依存することであ
る。又、順方向電流に対し、半導体チップ面積が増大
し、半導体装置が高価となることである。
【０００９】
【課題を解決するための手段】一導電型半導体のトレン
チ溝による凸部上面と側面の一部にわたり、ショットキ
接触を形成する金属層のバリアハイトとほぼ同程度の電
子ポテンシアルをもつ第２の一導電型半導体領域を形成
し、又、トレンチ溝の底面と前記側面の残りの部分に金
属層のバリアハイトより大きい電子ポテンシアルをもつ
逆導電型半導体領域を形成することを特徴とする。それ
により、高い逆方向電圧領域まで逆漏れ電流を小さな値
に抑制し、かつ、順方向電流に対する半導体チップの有
効面積を増大した整流用半導体装置を提供する。
チ溝による凸部上面と側面の一部にわたり、ショットキ
接触を形成する金属層のバリアハイトとほぼ同程度の電
子ポテンシアルをもつ第２の一導電型半導体領域を形成
し、又、トレンチ溝の底面と前記側面の残りの部分に金
属層のバリアハイトより大きい電子ポテンシアルをもつ
逆導電型半導体領域を形成することを特徴とする。それ
により、高い逆方向電圧領域まで逆漏れ電流を小さな値
に抑制し、かつ、順方向電流に対する半導体チップの有
効面積を増大した整流用半導体装置を提供する。
【００１０】なお、前記の第２の一導電型半導体層は電
子ポテンシアルをショットキバリアハイトと同等程度に
する半導体層という意味で、Ｐotential ＥqualizedＬa
yerと称し、以下の明細書及び図面では略して、ＰＥＬ
で表す。
子ポテンシアルをショットキバリアハイトと同等程度に
する半導体層という意味で、Ｐotential ＥqualizedＬa
yerと称し、以下の明細書及び図面では略して、ＰＥＬ
で表す。
【００１１】
【作用】ショットキ接触面をもつ整流用半導体装置の逆
漏れ電流密度ＪRは次の式で示されることが知られてい
る。 ＪR＝Ｊｓ・ｅｘｐ｛ｑ／ｋＴ（ｑＥ／４πεｓｉ）1/2｝ ここで、Ｊｓ＝（Ａ）Ｔ2ｅｘｐ（−ｑφB／ｋＴ）であ
り、（Ａ）はリチャ−ドソン定数である。即ち、逆漏れ
電流密度ＪRは温度が一定ならば、ショットキ接触金属
のバリアハイトφBと接触面にかかる電界強度Ｅに大き
く依存する。ショットキ接触面をもつ整流用半導体装置
にとって、小さな順方向電圧降下を得るためにはバリア
ハイトφBの小さな金属が望（４）ましい。しかしなが
ら、前記の式からわかるように小さなφBの金属の選択
は大きな逆漏れ電流密度ＪRを生ずる結果となる。一
方、ショットキ接触面に印加される電界強度Ｅは半導体
構造の工夫により低減し得る因子である。即ち、電界強
度Ｅの減少、究極的にＥ＝０になし得れば、前記の式の
Ｅを含む指数項が１に限りなく近づき、逆漏れ電流密度
ＪRは電界強度Ｅに依存しなくなる。換言すれば、逆方
向印加電圧に依存しないバリアハイトφBと温度で決ま
る最小の一定値になし得る。
漏れ電流密度ＪRは次の式で示されることが知られてい
る。 ＪR＝Ｊｓ・ｅｘｐ｛ｑ／ｋＴ（ｑＥ／４πεｓｉ）1/2｝ ここで、Ｊｓ＝（Ａ）Ｔ2ｅｘｐ（−ｑφB／ｋＴ）であ
り、（Ａ）はリチャ−ドソン定数である。即ち、逆漏れ
電流密度ＪRは温度が一定ならば、ショットキ接触金属
のバリアハイトφBと接触面にかかる電界強度Ｅに大き
く依存する。ショットキ接触面をもつ整流用半導体装置
にとって、小さな順方向電圧降下を得るためにはバリア
ハイトφBの小さな金属が望（４）ましい。しかしなが
ら、前記の式からわかるように小さなφBの金属の選択
は大きな逆漏れ電流密度ＪRを生ずる結果となる。一
方、ショットキ接触面に印加される電界強度Ｅは半導体
構造の工夫により低減し得る因子である。即ち、電界強
度Ｅの減少、究極的にＥ＝０になし得れば、前記の式の
Ｅを含む指数項が１に限りなく近づき、逆漏れ電流密度
ＪRは電界強度Ｅに依存しなくなる。換言すれば、逆方
向印加電圧に依存しないバリアハイトφBと温度で決ま
る最小の一定値になし得る。
【００１２】又、ショットキ接触による整流用半導体装
置の順方向電流は、金属層と一導電型半導体のショット
キ接触面の面積に比例する。以上が本発明構造の意図す
る理論的背景である。
置の順方向電流は、金属層と一導電型半導体のショット
キ接触面の面積に比例する。以上が本発明構造の意図す
る理論的背景である。
【００１３】
【実施例】図２は本発明の実施例を示す断面構造図であ
り、図１と同一符号は同一部分を示す。図２では、第１
の一導電型半導体Ｎの凸部１の上面、即ち、ショットキ
接触面ｅ２と凸部１の側面の一部、即ち、ショットキ接
触面ｅ３にわたって、第２の一導電型半導体領域ＰＥＬ
を形成する。又、トレンチ溝２の底面と１の側面の残
部、即ち、ＰＥＬの形成されていない側面の部分に逆導
電半導体領域Ｐ+を形成する。
り、図１と同一符号は同一部分を示す。図２では、第１
の一導電型半導体Ｎの凸部１の上面、即ち、ショットキ
接触面ｅ２と凸部１の側面の一部、即ち、ショットキ接
触面ｅ３にわたって、第２の一導電型半導体領域ＰＥＬ
を形成する。又、トレンチ溝２の底面と１の側面の残
部、即ち、ＰＥＬの形成されていない側面の部分に逆導
電半導体領域Ｐ+を形成する。
【００１４】しかして、第２の一導電型半導体領域ＰＥ
Ｌは金属層ＭのバリアハイトφBとほぼ同程度の電子ポ
テンシアルをもつようにする。又、逆導電型半導体領域
Ｐ+はＭのバリアハイトφBより大きい電子ポテンシアル
をもつように形成する。
Ｌは金属層ＭのバリアハイトφBとほぼ同程度の電子ポ
テンシアルをもつようにする。又、逆導電型半導体領域
Ｐ+はＭのバリアハイトφBより大きい電子ポテンシアル
をもつように形成する。
【００１５】前記の実施例を更に詳述する。４００μｍ
厚さのＮ+型低抵抗シリコン基板の上にＮ型高抵抗シリ
コンとして、１Ω・ｃｍ、８μｍ厚さにエピタキシアル
結晶成長堆積したＮ／Ｎ+エピタキシアルシリコン基板
に、公知のＣＨcl3、（５）ＣＦ4ガスを使用したＲＩＥ法
で巾１μｍ、深さ２μｍ、長さ３ｍｍのトレンチ溝２を
繰返しピッチ２.６μｍで１０００本形成した。次に、
ＲＩＥ処理中に生成された溝側面の炭化水素塩素フッ素
ポリマ−の壁を利用してトレンチ溝２底部にのみボロン
を５０ＫｅＶ、１０14ド−ズ量を打ち込む、その後前記
炭化水素塩素フッ素ポリマ−をプラズマアッシャ−で除
去する。さらにショットキ接触形成面及びトレンチ溝２
底部のシリコン酸化物をエッチング除去し、シリコン表
面を露出させた。このシリコン表面にイオン注入法でボ
ロン原子を２５ＫｅＶ、１０10ド−ズ量を打ち込んだ。
その後１０００℃で３０分間熱拡散した。以上により、
凸部上面及び凸部側面の一部にはＮ型で電子ポテンシア
ルの高さがほぼ０.６１ｅＶの第２の第１導電型半導体
領域ＰＥＬと、電子ポテンシアル０.９ｅＶのＰ+領域を
トレンチ溝２底部とトレンチ溝２の側面の残部に形成し
た。次いで、金属層Ｍとして、バリアハイト０.６１ｅ
Ｖのクロムを２０００オングストロ−ム蒸着して、トレ
ンチ溝２底部、凸部側面の一部、凸部上面に形成したＰ
ＥＬとはショットキ接触させ、ｅ２及びｅ３面を形成し
た。又、公知の方法でウェハ裏面にオ−ミック金属Ｂを
形成し、本発明の整流用半導体装置を完成させた。
厚さのＮ+型低抵抗シリコン基板の上にＮ型高抵抗シリ
コンとして、１Ω・ｃｍ、８μｍ厚さにエピタキシアル
結晶成長堆積したＮ／Ｎ+エピタキシアルシリコン基板
に、公知のＣＨcl3、（５）ＣＦ4ガスを使用したＲＩＥ法
で巾１μｍ、深さ２μｍ、長さ３ｍｍのトレンチ溝２を
繰返しピッチ２.６μｍで１０００本形成した。次に、
ＲＩＥ処理中に生成された溝側面の炭化水素塩素フッ素
ポリマ−の壁を利用してトレンチ溝２底部にのみボロン
を５０ＫｅＶ、１０14ド−ズ量を打ち込む、その後前記
炭化水素塩素フッ素ポリマ−をプラズマアッシャ−で除
去する。さらにショットキ接触形成面及びトレンチ溝２
底部のシリコン酸化物をエッチング除去し、シリコン表
面を露出させた。このシリコン表面にイオン注入法でボ
ロン原子を２５ＫｅＶ、１０10ド−ズ量を打ち込んだ。
その後１０００℃で３０分間熱拡散した。以上により、
凸部上面及び凸部側面の一部にはＮ型で電子ポテンシア
ルの高さがほぼ０.６１ｅＶの第２の第１導電型半導体
領域ＰＥＬと、電子ポテンシアル０.９ｅＶのＰ+領域を
トレンチ溝２底部とトレンチ溝２の側面の残部に形成し
た。次いで、金属層Ｍとして、バリアハイト０.６１ｅ
Ｖのクロムを２０００オングストロ−ム蒸着して、トレ
ンチ溝２底部、凸部側面の一部、凸部上面に形成したＰ
ＥＬとはショットキ接触させ、ｅ２及びｅ３面を形成し
た。又、公知の方法でウェハ裏面にオ−ミック金属Ｂを
形成し、本発明の整流用半導体装置を完成させた。
【００１６】前記の実施例では、逆導電型不純物を一導
電型半導体Ｎのショットキ接触面ｅ２及びｅ３の位置に
所定量注入することにより、Ｎの一導電型不純物濃度と
補償し、その濃度差による弱い一導電性ＰＥＬを形成
し、ショットキ接触面ｅ２及びｅ３に金属層Ｍのショッ
トキバリアハイトとほぼ同じ高さの電子ポテンシアルと
なるようにしている。又、逆導電型半導体領域Ｐ+のは
さむチャネル領域は逆電圧が印加されてもＰＥＬ内の電
子ポテンシアルが低下しないように電子ポテンシアルを
高く押し上げた第２の電子ポテンシアルをもつようにす
る。結果として、図３（ａ）、（ｂ）の電子ポテンシア
ル分布図の「本発明」曲線のごとくなる。（ａ）は逆方
向電圧ＶR＝０の場合、（ｂ）はＶRが大なる場合で、そ
れぞれチャネル領域の中心線上のポテンシアル（６）を
あらわす。即ち、逆導電型半導体領域Ｐ+のはさむチャ
ネル内には第２の電子ポテンシアル制御領域が形成さ
れ、又、ＰＥＬの領域ではショットキ接触によるパリア
ハイトφBの大きさに電子ポテンシアルが制御されてい
る。従ってＰＥＬ及びＰ+領域にわたるチャネル領域の
電子ポテンシアルは制御され、前記せる理想的な電界強
度Ｅ＝０の状態に近似する構造を得た。
電型半導体Ｎのショットキ接触面ｅ２及びｅ３の位置に
所定量注入することにより、Ｎの一導電型不純物濃度と
補償し、その濃度差による弱い一導電性ＰＥＬを形成
し、ショットキ接触面ｅ２及びｅ３に金属層Ｍのショッ
トキバリアハイトとほぼ同じ高さの電子ポテンシアルと
なるようにしている。又、逆導電型半導体領域Ｐ+のは
さむチャネル領域は逆電圧が印加されてもＰＥＬ内の電
子ポテンシアルが低下しないように電子ポテンシアルを
高く押し上げた第２の電子ポテンシアルをもつようにす
る。結果として、図３（ａ）、（ｂ）の電子ポテンシア
ル分布図の「本発明」曲線のごとくなる。（ａ）は逆方
向電圧ＶR＝０の場合、（ｂ）はＶRが大なる場合で、そ
れぞれチャネル領域の中心線上のポテンシアル（６）を
あらわす。即ち、逆導電型半導体領域Ｐ+のはさむチャ
ネル内には第２の電子ポテンシアル制御領域が形成さ
れ、又、ＰＥＬの領域ではショットキ接触によるパリア
ハイトφBの大きさに電子ポテンシアルが制御されてい
る。従ってＰＥＬ及びＰ+領域にわたるチャネル領域の
電子ポテンシアルは制御され、前記せる理想的な電界強
度Ｅ＝０の状態に近似する構造を得た。
【００１７】又、半導体装置の順方向電流を決定する有
効整流面積は本発明構造では、従来構造のショットキ接
触面ｅ1に対し、ｅ2＋ｅ3（ｅ3は凸部１の両側面分）に
比例して拡大する。
効整流面積は本発明構造では、従来構造のショットキ接
触面ｅ1に対し、ｅ2＋ｅ3（ｅ3は凸部１の両側面分）に
比例して拡大する。
【００１８】本発明構造の順方向特性については、図４
（ａ）のごとく、順電圧０.３Ｖで従来構造のＩF＝４Ａ
ｍｐ（１００Ａ／ｃｍ2）に対し、本発明構造では同一
チップサイズに対してＩF＝１２Ａｍｐの順方向電流を
流すことが出来、実質上、３倍の有効整流面積に等しい
値を得ることがわかった。又、逆方向特性については、
図４（ｂ）のごとく、逆方向電流密度は理論的飽和電流
値に近い値となり、電圧依存性のほとんど見られない理
想的な特性を示した。
（ａ）のごとく、順電圧０.３Ｖで従来構造のＩF＝４Ａ
ｍｐ（１００Ａ／ｃｍ2）に対し、本発明構造では同一
チップサイズに対してＩF＝１２Ａｍｐの順方向電流を
流すことが出来、実質上、３倍の有効整流面積に等しい
値を得ることがわかった。又、逆方向特性については、
図４（ｂ）のごとく、逆方向電流密度は理論的飽和電流
値に近い値となり、電圧依存性のほとんど見られない理
想的な特性を示した。
【００１９】又、本発明構造は、ショットキ接触面の全
面がＰＥＬに接しているため、ショットキ接触面から延
びる空乏層巾は零電位においても、ＰＥＬのない従来構
造に比し、接合容量Ｃｊは小となる利点があり、同一半
導体チップの従来構造の値５８０ｎＦ（ａｔ ２０Ｖ）
に対し、約１／２の値を得た。その他、ショットキ接触
の整流用半導体装置特有の高速性及び低スイッチング損
失など優れた特性を示した。
面がＰＥＬに接しているため、ショットキ接触面から延
びる空乏層巾は零電位においても、ＰＥＬのない従来構
造に比し、接合容量Ｃｊは小となる利点があり、同一半
導体チップの従来構造の値５８０ｎＦ（ａｔ ２０Ｖ）
に対し、約１／２の値を得た。その他、ショットキ接触
の整流用半導体装置特有の高速性及び低スイッチング損
失など優れた特性を示した。
【００２０】本発明構造において、金属層Ｍは、第２の
一導電型半導体領域ＰＥＬとはショットキ接触の形成が
必要であるが、逆導電型半導体領域Ｐ+とはショット
キ、オ−ミックいずれの接触の形成も装置設計に応じ、
任意に選択し得るものである。又、各半導体領域の導電
型、不純物濃度の決定における形成手段（７）は拡散
法、注入法、堆積法等のいずれにも限定されるものでは
ない。その他、本発明の要旨の満たす範囲で種々の変
形、変換及び付加等の構造変更をなし得るものである。
一導電型半導体領域ＰＥＬとはショットキ接触の形成が
必要であるが、逆導電型半導体領域Ｐ+とはショット
キ、オ−ミックいずれの接触の形成も装置設計に応じ、
任意に選択し得るものである。又、各半導体領域の導電
型、不純物濃度の決定における形成手段（７）は拡散
法、注入法、堆積法等のいずれにも限定されるものでは
ない。その他、本発明の要旨の満たす範囲で種々の変
形、変換及び付加等の構造変更をなし得るものである。
【００２１】
【発明の効果】以上により、特に、逆漏れ電流の減少、
順方向電流の増大、及びチップ面積の減少を可能とし、
電源機器をはじめ広い用途に利用して、効果極めて大な
るものである。
順方向電流の増大、及びチップ面積の減少を可能とし、
電源機器をはじめ広い用途に利用して、効果極めて大な
るものである。
【図１】従来の整流用半導体装置の断面構造図である。
【図２】本発明の実施例を示す断面構造図である。
【図３】電子ポテンシアル分布図であり、（ａ）はＶR
が零の場合、（ｂ）はＶRが大なる場合である。
が零の場合、（ｂ）はＶRが大なる場合である。
【図４】特性図であり、（ａ）は順方向特性、（ｂ）は
逆方向特性である。
逆方向特性である。
【符号の説明】 Ｎ 一導電型半導体 Ｎ+ 高濃度の一導電型半導体 Ｐ+ 逆導電型半導体領域 ＰＥＬ 第２の一導電型半導体領域 Ｍ 金属層 Ａ アノ−ド Ｃ カソ−ド Ｂ オ−ミック金属 ＶR 逆方向電圧 （８）ＪR 逆漏れ電流密度 ＶF 順方向電圧 ＩF 順方向電流 φB ショットキバリアハイト １ 凸部 ２ トレンチ溝 ｅ1、ｅ2、ｅ3 ショットキ接触面
Claims (1)
- 【請求項１】 第１の一導電型半導体にトレンチ溝を設
け、その表面にショットキ接触を形成する金属層を設け
た整流用半導体装置において、一導電型半導体の凸部上
面とその側面の一部にわたって、金属層のバリアハイト
とほぼ同程度の電子ポテンシアルをもつ第２の一導電型
半導体領域、及びトレンチ溝の底面と前記側面の残りの
部分に前記金属層のバリアハイトより大きい電子ポテン
シアルをもつ逆導電型半導体領域を形成したことを特徴
とする整流用半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29977391A JP3051528B2 (ja) | 1991-10-18 | 1991-10-18 | 整流用半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29977391A JP3051528B2 (ja) | 1991-10-18 | 1991-10-18 | 整流用半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05110062A true JPH05110062A (ja) | 1993-04-30 |
| JP3051528B2 JP3051528B2 (ja) | 2000-06-12 |
Family
ID=17876789
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP29977391A Expired - Fee Related JP3051528B2 (ja) | 1991-10-18 | 1991-10-18 | 整流用半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3051528B2 (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6670650B2 (en) | 2001-08-02 | 2003-12-30 | Fuji Electric Co., Ltd. | Power semiconductor rectifier with ring-shaped trenches |
| JP2009224485A (ja) * | 2008-03-14 | 2009-10-01 | Toyota Central R&D Labs Inc | ダイオードとその製造方法 |
| JP2011142355A (ja) * | 2011-04-21 | 2011-07-21 | Sumitomo Electric Ind Ltd | 整流素子 |
| JP2012204579A (ja) * | 2011-03-25 | 2012-10-22 | Toshiba Corp | 半導体装置 |
| US8912622B2 (en) | 2012-12-18 | 2014-12-16 | Kabushiki Kaisha Toshiba | Semiconductor device |
-
1991
- 1991-10-18 JP JP29977391A patent/JP3051528B2/ja not_active Expired - Fee Related
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6670650B2 (en) | 2001-08-02 | 2003-12-30 | Fuji Electric Co., Ltd. | Power semiconductor rectifier with ring-shaped trenches |
| JP2009224485A (ja) * | 2008-03-14 | 2009-10-01 | Toyota Central R&D Labs Inc | ダイオードとその製造方法 |
| JP2012204579A (ja) * | 2011-03-25 | 2012-10-22 | Toshiba Corp | 半導体装置 |
| JP2011142355A (ja) * | 2011-04-21 | 2011-07-21 | Sumitomo Electric Ind Ltd | 整流素子 |
| US8912622B2 (en) | 2012-12-18 | 2014-12-16 | Kabushiki Kaisha Toshiba | Semiconductor device |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3051528B2 (ja) | 2000-06-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4104170B2 (ja) | ショットキー障壁整流器およびその製造方法 | |
| US7102207B2 (en) | Semiconductor device having rectifying action | |
| US8058682B2 (en) | Semiconductor device | |
| US11552172B2 (en) | Silicon carbide device with compensation layer and method of manufacturing | |
| US5365102A (en) | Schottky barrier rectifier with MOS trench | |
| US6191447B1 (en) | Power semiconductor devices that utilize tapered trench-based insulating regions to improve electric field profiles in highly doped drift region mesas and methods of forming same | |
| US10468510B2 (en) | Semiconductor device and manufacturing method of the same | |
| US5262668A (en) | Schottky barrier rectifier including schottky barrier regions of differing barrier heights | |
| JP6025823B2 (ja) | 負べベルにより終端された高阻止電圧を有するＳｉＣデバイス | |
| JP2007305609A (ja) | 半導体装置 | |
| JP2003318413A (ja) | 高耐圧炭化珪素ダイオードおよびその製造方法 | |
| JP2008140968A (ja) | トレンチショットキバリアダイオード | |
| JP2022094415A (ja) | 炭化珪素からなるトレンチゲート構造の縦型ｍｏｓｆｅｔ | |
| KR100750411B1 (ko) | 반도체 디바이스 제조 방법 | |
| JP2000252479A (ja) | ショットキーバリアダイオードおよびその製造方法 | |
| JP2006352006A (ja) | 整流素子およびその製造方法 | |
| JP3076638B2 (ja) | 整流用半導体装置 | |
| JP3051528B2 (ja) | 整流用半導体装置 | |
| JP7284721B2 (ja) | ダイオード | |
| JP2835544B2 (ja) | 整流用半導体装置 | |
| WO2022201719A1 (ja) | 半導体装置 | |
| JPH0590565A (ja) | 整流用半導体装置 | |
| JP7331393B2 (ja) | 炭化珪素半導体装置の製造方法 | |
| CN111129115A (zh) | 一种垂直型功率器件及其势垒调制方法 | |
| CN116072708A (zh) | 二极管及其制备方法、电子装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 8 Free format text: PAYMENT UNTIL: 20080331 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090331 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 10 Free format text: PAYMENT UNTIL: 20100331 |
|
| LAPS | Cancellation because of no payment of annual fees |