JPH05109484A - Ｅｌデイスプレイユニツト - Google Patents
ＥｌデイスプレイユニツトInfo
- Publication number
- JPH05109484A JPH05109484A JP3298140A JP29814091A JPH05109484A JP H05109484 A JPH05109484 A JP H05109484A JP 3298140 A JP3298140 A JP 3298140A JP 29814091 A JP29814091 A JP 29814091A JP H05109484 A JPH05109484 A JP H05109484A
- Authority
- JP
- Japan
- Prior art keywords
- light emitting
- face
- insulating
- insulating substrate
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000002184 metal Substances 0.000 claims abstract description 11
- 239000000758 substrate Substances 0.000 claims description 85
- 239000010409 thin film Substances 0.000 claims description 17
- 230000006386 memory function Effects 0.000 claims description 4
- 239000011159 matrix material Substances 0.000 abstract description 18
- 239000010410 layer Substances 0.000 description 54
- 230000002950 deficient Effects 0.000 description 11
- 238000004519 manufacturing process Methods 0.000 description 10
- 238000007689 inspection Methods 0.000 description 9
- 238000000034 method Methods 0.000 description 9
- 239000003990 capacitor Substances 0.000 description 5
- 239000004020 conductor Substances 0.000 description 5
- 239000010408 film Substances 0.000 description 4
- 230000005525 hole transport Effects 0.000 description 4
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 3
- 238000009413 insulation Methods 0.000 description 3
- 238000003491 array Methods 0.000 description 2
- 239000003086 colorant Substances 0.000 description 2
- 238000004070 electrodeposition Methods 0.000 description 2
- 239000004973 liquid crystal related substance Substances 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 238000007740 vapor deposition Methods 0.000 description 2
- -1 ZnS or CaS system Chemical compound 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000005401 electroluminescence Methods 0.000 description 1
- 239000007850 fluorescent dye Substances 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 239000002346 layers by function Substances 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- DCZNSJVFOQPSRV-UHFFFAOYSA-N n,n-diphenyl-4-[4-(n-phenylanilino)phenyl]aniline Chemical class C1=CC=CC=C1N(C=1C=CC(=CC=1)C=1C=CC(=CC=1)N(C=1C=CC=CC=1)C=1C=CC=CC=1)C1=CC=CC=C1 DCZNSJVFOQPSRV-UHFFFAOYSA-N 0.000 description 1
- 229960003540 oxyquinoline Drugs 0.000 description 1
- 238000005240 physical vapour deposition Methods 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 239000009719 polyimide resin Substances 0.000 description 1
- MCJGNVYPOGVAJF-UHFFFAOYSA-N quinolin-8-ol Chemical compound C1=CN=C2C(O)=CC=CC2=C1 MCJGNVYPOGVAJF-UHFFFAOYSA-N 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 238000007650 screen-printing Methods 0.000 description 1
- 238000005476 soldering Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
- 238000001771 vacuum deposition Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
- G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
- G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
- G09F9/302—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements characterised by the form or geometrical disposition of the individual elements
- G09F9/3026—Video wall, i.e. stackable semiconductor matrix display modules
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
- G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
- G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
- G09F9/33—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements being semiconductor devices, e.g. diodes
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
- H05B33/00—Electroluminescent light sources
- H05B33/12—Light sources with substantially two-dimensional radiating surfaces
- H05B33/26—Light sources with substantially two-dimensional radiating surfaces characterised by the composition or arrangement of the conductive material used as an electrode
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/131—Interconnections, e.g. wiring lines or terminals
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/18—Tiled displays
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Multimedia (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Electroluminescent Light Sources (AREA)
Abstract
(57)【要約】
【目的】 高い歩留りで製造することができ、しかも画
面の大型化が容易な信頼性に優れたＥＬディスプレイユ
ニットを得る。 【構成】 １枚の絶縁基板１０の端面に発光素子４０を
形成し、発光素子４０の金属電極及び透明電極にそれぞ
れ接続する個別電極２０及び共通電極３０を端面に臨む
絶縁基板１０の両面に形成する。複数枚の絶縁基板１０
を対面状に配列してＸ方向及びＹ方向に複数の発光素子
４０（画素）が配列したＸ−Ｙドットマトリックスとす
る。個々の絶縁基板１０の個別電極２０は、絶縁基板１
０に形成したスルーホール１４に挿通されたリード５０
で導通される。 【効果】 絶縁基板の平面上に発光素子を形成する場合
に比較して、歩留りが大幅に向上する。また、絶縁基板
１０の配列数によって画面のサイズを自由に設定するこ
とができる。
面の大型化が容易な信頼性に優れたＥＬディスプレイユ
ニットを得る。 【構成】 １枚の絶縁基板１０の端面に発光素子４０を
形成し、発光素子４０の金属電極及び透明電極にそれぞ
れ接続する個別電極２０及び共通電極３０を端面に臨む
絶縁基板１０の両面に形成する。複数枚の絶縁基板１０
を対面状に配列してＸ方向及びＹ方向に複数の発光素子
４０（画素）が配列したＸ−Ｙドットマトリックスとす
る。個々の絶縁基板１０の個別電極２０は、絶縁基板１
０に形成したスルーホール１４に挿通されたリード５０
で導通される。 【効果】 絶縁基板の平面上に発光素子を形成する場合
に比較して、歩留りが大幅に向上する。また、絶縁基板
１０の配列数によって画面のサイズを自由に設定するこ
とができる。
Description
【０００１】
【産業上の利用分野】本発明は、表示画面の大型化が容
易なエレクトロルミネッセンス（以下、ＥＬという）素
子を使用したディスプレイユニットに関する。
易なエレクトロルミネッセンス（以下、ＥＬという）素
子を使用したディスプレイユニットに関する。
【０００２】
【従来の技術】電界の印加により発光する蛍光体を使用
したＥＬディスプレイは、液晶ディスプレイ等に比較し
て視認性，解像度等に優れた表示装置として使用されて
いる。また、有機質蛍光体を使用したものにあっては、
ＺｎＳ，ＣａＳ系等の無機質蛍光体に比較して印加電圧
を極めて小さくすることができることから、普及型の駆
動用ＩＣを使用できる利点をもっている。
したＥＬディスプレイは、液晶ディスプレイ等に比較し
て視認性，解像度等に優れた表示装置として使用されて
いる。また、有機質蛍光体を使用したものにあっては、
ＺｎＳ，ＣａＳ系等の無機質蛍光体に比較して印加電圧
を極めて小さくすることができることから、普及型の駆
動用ＩＣを使用できる利点をもっている。
【０００３】従来のＥＬディスプレイは、図１に示す基
本構造をもっている。すなわち、ガラス基板１の表面に
ＩＴＯ等の透明導電性材料をＣＶＤ，真空蒸着等で積層
し、透明電極２となる複数列の導体を形成する。透明電
極２の上には、第１絶縁層３を介して発光層４がスクリ
ーン印刷等の手法で数十μｍ程度の厚膜として設けられ
る。或いは、第１絶縁層３上に、真空蒸着法等で積層し
た薄膜を発光層４とする場合もある。更に、第２絶縁層
５を介して、対向電極６が設けられる。
本構造をもっている。すなわち、ガラス基板１の表面に
ＩＴＯ等の透明導電性材料をＣＶＤ，真空蒸着等で積層
し、透明電極２となる複数列の導体を形成する。透明電
極２の上には、第１絶縁層３を介して発光層４がスクリ
ーン印刷等の手法で数十μｍ程度の厚膜として設けられ
る。或いは、第１絶縁層３上に、真空蒸着法等で積層し
た薄膜を発光層４とする場合もある。更に、第２絶縁層
５を介して、対向電極６が設けられる。
【０００４】対向電極６は、透明電極２に直交する方向
に延びたストライプ状になっており、透明電極２との間
でＸ−Ｙドットマトリックスを形成する。透明電極２及
び対向電極６は、たとえばアクティブマトリックス型で
は、何れか一方を走査側信号ライン，他方をデータ側信
号ラインとして共通電極を構成し、それぞれ駆動用ＩＣ
に接続されている。
に延びたストライプ状になっており、透明電極２との間
でＸ−Ｙドットマトリックスを形成する。透明電極２及
び対向電極６は、たとえばアクティブマトリックス型で
は、何れか一方を走査側信号ライン，他方をデータ側信
号ラインとして共通電極を構成し、それぞれ駆動用ＩＣ
に接続されている。
【０００５】駆動用ＩＣから透明電極２の何れか一つ２
ｉ及び対向電極６の何れか一つ６ｊに信号電流が供給さ
れると、Ｘ−Ｙドットマトリックス上での座標（ｉ，
ｊ）に位置する発光層４ijが印加される。印加電圧が閾
値を超えると座標（ｉ，ｊ）の発光層４ijが発光し、所
定の情報がディスプレイ上に表示される。
ｉ及び対向電極６の何れか一つ６ｊに信号電流が供給さ
れると、Ｘ−Ｙドットマトリックス上での座標（ｉ，
ｊ）に位置する発光層４ijが印加される。印加電圧が閾
値を超えると座標（ｉ，ｊ）の発光層４ijが発光し、所
定の情報がディスプレイ上に表示される。
【０００６】
【発明が解決しようとする課題】図１に示した積層構造
をもつＥＬパネルは、駆動用ＩＣを始めとして各種の付
属部品を取り付けた後、外観試験，表示動作試験，信頼
性試験，機械的強度試験等の諸検査を経て完成品として
出荷される。しかし、ＥＬパネル上に形成されるＸ−Ｙ
ドットマトリックスは、個々の画素が極めて微細で且つ
複雑な構造をもっているため、検査段階で不良品となる
ことが多く、歩留りが低い現状にある。
をもつＥＬパネルは、駆動用ＩＣを始めとして各種の付
属部品を取り付けた後、外観試験，表示動作試験，信頼
性試験，機械的強度試験等の諸検査を経て完成品として
出荷される。しかし、ＥＬパネル上に形成されるＸ−Ｙ
ドットマトリックスは、個々の画素が極めて微細で且つ
複雑な構造をもっているため、検査段階で不良品となる
ことが多く、歩留りが低い現状にある。
【０００７】たとえば、画素１００００個当りに一つの
不良品が発生する不良品発生頻度を仮定しても、２８０
×１２０ドットマトリックスのＥＬパネルとしての不良
品発生率は、（２８０×１２０）×（１／１００００）
＝０．３４６となり、３個に一つ強の割合で不良ＥＬパ
ネルが発生する。この傾向は、薄膜トランジスタ（ＴＦ
Ｔ）を個々の画素に直結させメモリー特性を付与したＥ
Ｌパネルで一層顕著になる。
不良品が発生する不良品発生頻度を仮定しても、２８０
×１２０ドットマトリックスのＥＬパネルとしての不良
品発生率は、（２８０×１２０）×（１／１００００）
＝０．３４６となり、３個に一つ強の割合で不良ＥＬパ
ネルが発生する。この傾向は、薄膜トランジスタ（ＴＦ
Ｔ）を個々の画素に直結させメモリー特性を付与したＥ
Ｌパネルで一層顕著になる。
【０００８】低い歩留りは、製造工程を厳格に管理する
ことにより改善することができる。しかし、その結果と
して、ＥＬパネルの生産コストが高騰する。また、多数
の画素からなる大型のドットマトリックスをもったＥＬ
パネルを製造すること自体が歩留りの如何により制約さ
れ、表示画面の大型化が極めて困難である。しかも、表
示画面の大型化に伴い各種検査工程も複雑化し、製造コ
ストの上昇を招く原因となる。
ことにより改善することができる。しかし、その結果と
して、ＥＬパネルの生産コストが高騰する。また、多数
の画素からなる大型のドットマトリックスをもったＥＬ
パネルを製造すること自体が歩留りの如何により制約さ
れ、表示画面の大型化が極めて困難である。しかも、表
示画面の大型化に伴い各種検査工程も複雑化し、製造コ
ストの上昇を招く原因となる。
【０００９】本発明は、このような問題を解消すべく案
出されたものであり、端面に機能層を形成した複数の基
板を対面状に配列する比較的簡単な方法によって、信頼
性及び歩留りが高く、画面の大型化に適したＥＬディス
プレイユニットを提供することを目的とする。
出されたものであり、端面に機能層を形成した複数の基
板を対面状に配列する比較的簡単な方法によって、信頼
性及び歩留りが高く、画面の大型化に適したＥＬディス
プレイユニットを提供することを目的とする。
【００１０】
【課題を解決するための手段】本発明のＥＬディスプレ
イユニットは、その目的を達成するため、複数の絶縁基
板を電気的に相互に接続するリードが挿通されるスルー
ホールが形成された絶縁基板と、該絶縁基板の端面に金
属電極層，発光層及び透明電極層の順に積層した発光素
子と、前記端面に臨む前記絶縁基板の一面に形成され、
前記金属電極層に導通している個別電極と、前記端面に
臨む前記絶縁基板の他面に形成され、前記透明電極層に
導通している共通電極とを備えており、前記発光素子を
同一面側にして複数の前記絶縁基板を対面状に配列して
一つのユニットとすることを特徴とする。
イユニットは、その目的を達成するため、複数の絶縁基
板を電気的に相互に接続するリードが挿通されるスルー
ホールが形成された絶縁基板と、該絶縁基板の端面に金
属電極層，発光層及び透明電極層の順に積層した発光素
子と、前記端面に臨む前記絶縁基板の一面に形成され、
前記金属電極層に導通している個別電極と、前記端面に
臨む前記絶縁基板の他面に形成され、前記透明電極層に
導通している共通電極とを備えており、前記発光素子を
同一面側にして複数の前記絶縁基板を対面状に配列して
一つのユニットとすることを特徴とする。
【００１１】また、絶縁基板の表面に薄膜トランジスタ
を設け、この薄膜トランジスタを介してリードと個別電
極との間、及び共通電極と外部電極との間を接続すると
き、ＥＬディスプレイユニットにメモリー機能を付与す
ることができる。
を設け、この薄膜トランジスタを介してリードと個別電
極との間、及び共通電極と外部電極との間を接続すると
き、ＥＬディスプレイユニットにメモリー機能を付与す
ることができる。
【００１２】
【作 用】Ｘ−Ｙドットマトリックス型のＥＬディスプ
レイパネルでは、パネルの縦及び横のそれぞれ一辺にＸ
側駆動回路及びＹ側駆動回路が配置される。本発明にお
いては、このＸ−Ｙドットマトリックス型の基本構成に
着目し、Ｘ方向或いはＹ方向の何れか一方の画素集合体
を一枚の絶縁基板の端面に形成する。そして、画素集合
体が形成された複数の絶縁基板を、Ｙ方向或いはＸ方向
に重ね合わせることによって、複数の画素をＸ−Ｙの二
次元平面に広げる。
レイパネルでは、パネルの縦及び横のそれぞれ一辺にＸ
側駆動回路及びＹ側駆動回路が配置される。本発明にお
いては、このＸ−Ｙドットマトリックス型の基本構成に
着目し、Ｘ方向或いはＹ方向の何れか一方の画素集合体
を一枚の絶縁基板の端面に形成する。そして、画素集合
体が形成された複数の絶縁基板を、Ｙ方向或いはＸ方向
に重ね合わせることによって、複数の画素をＸ−Ｙの二
次元平面に広げる。
【００１３】この方法によるとき、ディスプレイユニッ
トは、個々の絶縁基板に複数の画素を形成する工程及び
複数の絶縁基板を重ね合わせる工程で製造され、従来の
方法に比較して１工程多い製造工程を取っている。しか
し、製造工程を分割することによって、不良品発生率を
極めて低く抑えることが可能となる。
トは、個々の絶縁基板に複数の画素を形成する工程及び
複数の絶縁基板を重ね合わせる工程で製造され、従来の
方法に比較して１工程多い製造工程を取っている。しか
し、製造工程を分割することによって、不良品発生率を
極めて低く抑えることが可能となる。
【００１４】たとえば、前述した１／１００００の不良
品発生率で画素が形成されるとき、端面に２８０個の画
素を形成した絶縁基板で不良品が発生する割合は、２８
０×（１／１００００）＝０．０２８、すなわち１００
個当りに３個以下である。また、２８０個の画素に対し
各種検査が行われるため、検査自体も大幅に作業負担が
軽減される。
品発生率で画素が形成されるとき、端面に２８０個の画
素を形成した絶縁基板で不良品が発生する割合は、２８
０×（１／１００００）＝０．０２８、すなわち１００
個当りに３個以下である。また、２８０個の画素に対し
各種検査が行われるため、検査自体も大幅に作業負担が
軽減される。
【００１５】検査を経た合格品の絶縁基板のみを重ね合
わせ、Ｘ−Ｙ二次元平面に画素が広がったディスプレイ
ユニットを組み立てる。このとき、対面状に重ね合わせ
る絶縁基板の枚数に応じて、表示画面の幅を自由に設定
することができる。組立て完了後の検査は、個々の画素
についての検査が終了していることから、基板相互の接
続状態を調べること等を主体としたもので済む。したが
って、この段階での検査作業は、格別の作業負担を伴う
ものではない。
わせ、Ｘ−Ｙ二次元平面に画素が広がったディスプレイ
ユニットを組み立てる。このとき、対面状に重ね合わせ
る絶縁基板の枚数に応じて、表示画面の幅を自由に設定
することができる。組立て完了後の検査は、個々の画素
についての検査が終了していることから、基板相互の接
続状態を調べること等を主体としたもので済む。したが
って、この段階での検査作業は、格別の作業負担を伴う
ものではない。
【００１６】また、画素を基板端面に形成する場合、従
来の基板平面に画素を形成したＥＬパネルと異なり、端
面の両端まで画素を設けることが可能である。したがっ
て、二つのＥＬディスプレイユニットを相互に突き合わ
せて２倍の表示画面をもつＥＬディスプレイ、更に四つ
のＥＬディスプレイユニットを組み合わせて４倍の表示
画面をもつＥＬディスプレイとすることができる。すな
わち、本発明のＥＬディスプレイユニットは、画面大型
化の要求に対しても高い信頼性で応じることができるも
のである。
来の基板平面に画素を形成したＥＬパネルと異なり、端
面の両端まで画素を設けることが可能である。したがっ
て、二つのＥＬディスプレイユニットを相互に突き合わ
せて２倍の表示画面をもつＥＬディスプレイ、更に四つ
のＥＬディスプレイユニットを組み合わせて４倍の表示
画面をもつＥＬディスプレイとすることができる。すな
わち、本発明のＥＬディスプレイユニットは、画面大型
化の要求に対しても高い信頼性で応じることができるも
のである。
【００１７】
【実施例】以下、図面を参照しながら、実施例によって
本発明を具体的に説明する。本実施例ＥＬディスプレイ
ユニットを構成する１枚の絶縁基板には、図２に示すよ
うに機能部が端面に形成される。絶縁基板１０として
は、成形性，耐久性，形状安定性に優れたポリイミド樹
脂等が使用される。絶縁基板１０の第１面１１には個別
電極２０が、反対側の第２面１２には共通電極３０が、
端面１３には複数の画素となる発光素子４０が形成され
る。また、第１面１１から第２面に至るスルーホール１
４が、絶縁基板１０を貫通して設けられている。
本発明を具体的に説明する。本実施例ＥＬディスプレイ
ユニットを構成する１枚の絶縁基板には、図２に示すよ
うに機能部が端面に形成される。絶縁基板１０として
は、成形性，耐久性，形状安定性に優れたポリイミド樹
脂等が使用される。絶縁基板１０の第１面１１には個別
電極２０が、反対側の第２面１２には共通電極３０が、
端面１３には複数の画素となる発光素子４０が形成され
る。また、第１面１１から第２面に至るスルーホール１
４が、絶縁基板１０を貫通して設けられている。
【００１８】個別電極２０は、図３に示すように、絶縁
基板１０の第１面１１にストライプ状に形成され、スル
ーホール１４から端面１３まで延びた複数の導電層２１
を備えている。個々の導電層２１は、スルーホール１４
の内壁面に形成された導電層２２を経て、スルーホール
１４の開口部を中心として第２面１２側に形成された導
電層２３につながっている。また、端面１３近傍の導電
層２１には、絶縁層２４が積層されている。
基板１０の第１面１１にストライプ状に形成され、スル
ーホール１４から端面１３まで延びた複数の導電層２１
を備えている。個々の導電層２１は、スルーホール１４
の内壁面に形成された導電層２２を経て、スルーホール
１４の開口部を中心として第２面１２側に形成された導
電層２３につながっている。また、端面１３近傍の導電
層２１には、絶縁層２４が積層されている。
【００１９】共通電極３０は、第２面１２が端面１３に
臨む箇所で絶縁基板１０の長手方向（図２では、紙面と
直角な方向）に形成された導電層３１を備えている。ま
た、導電層３１の表面を絶縁層３２で覆い、図４に示す
ように第２面１２側にある個別電極２０の導電層２３と
の間に絶縁基板１０の第２面１２が露出したギャップを
設けている。絶縁層２４，３２は、複数の絶縁基板１０
を対面状で重ね合わせたとき、隣接する個別電極２０と
共通電極３０との間が短絡することを防止している。な
お、十分な絶縁耐性が得られるとき、絶縁層２４，３２
の何れか一方を省略することも可能である。
臨む箇所で絶縁基板１０の長手方向（図２では、紙面と
直角な方向）に形成された導電層３１を備えている。ま
た、導電層３１の表面を絶縁層３２で覆い、図４に示す
ように第２面１２側にある個別電極２０の導電層２３と
の間に絶縁基板１０の第２面１２が露出したギャップを
設けている。絶縁層２４，３２は、複数の絶縁基板１０
を対面状で重ね合わせたとき、隣接する個別電極２０と
共通電極３０との間が短絡することを防止している。な
お、十分な絶縁耐性が得られるとき、絶縁層２４，３２
の何れか一方を省略することも可能である。
【００２０】導電層２１〜２３，３１は、電着，スパッ
タリング，蒸着等の適宜の方法によって絶縁基板１０の
表面に形成される。個別電極２０と共通電極３０との間
に介在される発光素子４０は、図２に示されているよう
に、金属電極層４１，発光層４２，ホール輸送層４３及
び透明電極層４４の順番で絶縁基板１０の端面１３に積
層した層構造をもっている。
タリング，蒸着等の適宜の方法によって絶縁基板１０の
表面に形成される。個別電極２０と共通電極３０との間
に介在される発光素子４０は、図２に示されているよう
に、金属電極層４１，発光層４２，ホール輸送層４３及
び透明電極層４４の順番で絶縁基板１０の端面１３に積
層した層構造をもっている。
【００２１】金属電極層４１としては、たとえばＭｇ−
Ａｌ等の導電性材料が使用される。発光層４２として
は、８キノリノールＡｌ錯体，トリフェニルジアミン誘
導体等の有機質発光材料に適宜の蛍光染料をドープした
ものが使用される。ホール輸送層４３は、発光層４２に
発生した光を効率よく外部に導き出す作用を呈する。そ
して、ホール輸送層４３の上にＩＴＯ等の透明な導電材
料を積層し、透明電極４４を形成する。
Ａｌ等の導電性材料が使用される。発光層４２として
は、８キノリノールＡｌ錯体，トリフェニルジアミン誘
導体等の有機質発光材料に適宜の蛍光染料をドープした
ものが使用される。ホール輸送層４３は、発光層４２に
発生した光を効率よく外部に導き出す作用を呈する。そ
して、ホール輸送層４３の上にＩＴＯ等の透明な導電材
料を積層し、透明電極４４を形成する。
【００２２】各層は、電着，ＣＶＤ，ＰＶＤ，スパッタ
リング等で適宜の物質を析出させることによって絶縁基
板１０の端面１３に形成される。このようにして複数の
発光素子４０は、たとえば全厚みが１μｍ以下の多層状
にし、０．２ｍｍ程度の間隙で絶縁基板１０の長手方向
（図２では、紙面と直角な方向）に沿って端面１３に設
けられる。金属電極層４１は、第１面１１側の導電層２
１に接続される。透明電極４４は、第２面側の導電層３
１に接続される。
リング等で適宜の物質を析出させることによって絶縁基
板１０の端面１３に形成される。このようにして複数の
発光素子４０は、たとえば全厚みが１μｍ以下の多層状
にし、０．２ｍｍ程度の間隙で絶縁基板１０の長手方向
（図２では、紙面と直角な方向）に沿って端面１３に設
けられる。金属電極層４１は、第１面１１側の導電層２
１に接続される。透明電極４４は、第２面側の導電層３
１に接続される。
【００２３】個別電極２０，共通電極３０及び発光素子
４０が形成された複数の絶縁基板１０は、図５に示すよ
うに、それぞれの発光素子４０を同一面側に保持して互
いに対面状に重ね合わされる。このとき、同じ座標位置
にある複数の絶縁基板１０のスルーホール１４にリード
５０を挿通する。リード５０は、ハンダ付け５１等で対
応する個別電極３０に接続される。或いは、隣接する絶
縁基板１０の間に異方性導電膜等の導電材料を介在さ
せ、複数の絶縁基板１０を面圧着する。なお、端部に位
置する絶縁基板１０のスルーホール１４からリード５０
が導出されている限り、複数の絶縁基板１０を貫通して
リード５０を挿通することを省略することも可能であ
る。
４０が形成された複数の絶縁基板１０は、図５に示すよ
うに、それぞれの発光素子４０を同一面側に保持して互
いに対面状に重ね合わされる。このとき、同じ座標位置
にある複数の絶縁基板１０のスルーホール１４にリード
５０を挿通する。リード５０は、ハンダ付け５１等で対
応する個別電極３０に接続される。或いは、隣接する絶
縁基板１０の間に異方性導電膜等の導電材料を介在さ
せ、複数の絶縁基板１０を面圧着する。なお、端部に位
置する絶縁基板１０のスルーホール１４からリード５０
が導出されている限り、複数の絶縁基板１０を貫通して
リード５０を挿通することを省略することも可能であ
る。
【００２４】これにより、同じ座標位置にある発光素子
４０の金属電極層４１は、複数の絶縁基板１０にわたり
リード５０で導通され、同一電位に保持される構造とな
る。他方、一つの絶縁基板１０に形成された透明電極層
４４は、共通電極３０を介して同一電位に保持される。
また、個々の絶縁基板１０の間に絶縁層２４，３２が位
置するため、一つの絶縁基板１０の個別電極２０或いは
共通電極３０とそれに隣接する絶縁基板の共通電極３０
或いは個別電極２０との間に短絡が生じることがない。
４０の金属電極層４１は、複数の絶縁基板１０にわたり
リード５０で導通され、同一電位に保持される構造とな
る。他方、一つの絶縁基板１０に形成された透明電極層
４４は、共通電極３０を介して同一電位に保持される。
また、個々の絶縁基板１０の間に絶縁層２４，３２が位
置するため、一つの絶縁基板１０の個別電極２０或いは
共通電極３０とそれに隣接する絶縁基板の共通電極３０
或いは個別電極２０との間に短絡が生じることがない。
【００２５】絶縁基板１０に形成されている複数のスル
ーホール１４から引き出されたリード５０は、図６に示
すようにＸ方向駆動回路６０に接続される。他方、それ
ぞれの絶縁基板１０の共通電極３０から引き出されたリ
ード５５は、Ｙ方向駆動回路７０に接続される。そこ
で、一枚当りｎ個の発光素子４０を形成した絶縁基板１
０をｍ個重ね合わせるとき、発光素子４０がｎ×ｍで配
列されたドットマトリックスが形成される。そして、Ｘ
及びＹ方向駆動回路６０，７０の何れか一方を走査側と
し、他方を信号側として駆動回路６０，７０を経て発光
素子４０に電圧を印加するとき、線順次走査方式でＸ−
Ｙドットマトリックス上に所定の映像が表示される。
ーホール１４から引き出されたリード５０は、図６に示
すようにＸ方向駆動回路６０に接続される。他方、それ
ぞれの絶縁基板１０の共通電極３０から引き出されたリ
ード５５は、Ｙ方向駆動回路７０に接続される。そこ
で、一枚当りｎ個の発光素子４０を形成した絶縁基板１
０をｍ個重ね合わせるとき、発光素子４０がｎ×ｍで配
列されたドットマトリックスが形成される。そして、Ｘ
及びＹ方向駆動回路６０，７０の何れか一方を走査側と
し、他方を信号側として駆動回路６０，７０を経て発光
素子４０に電圧を印加するとき、線順次走査方式でＸ−
Ｙドットマトリックス上に所定の映像が表示される。
【００２６】Ｘ−Ｙドットマトリックスにおいて、Ｘ方
向及びＹ方向に規則的にＧ，Ｒ，Ｂの画素を配列させる
とき、カラー表示可能なディスプレイパネルとなる。
Ｇ，Ｒ，Ｂ画素の規則的な配列は、緑，赤及び青と発色
が異なる３種類の発光素子４０を端面１３に周期的に形
成した３種類の絶縁基板１０の交互に重ね合わせること
によって得られる。或いは、異なる発色の発光素子を同
じ順番で端面１３に形成した１種類の絶縁基板１０を、
若干ずらせながら重ね合わせることによっても、マトリ
ックスのＸ方向及びＹ方向にＧ，Ｒ及びＢ画素を規則的
に配列させることができる。
向及びＹ方向に規則的にＧ，Ｒ，Ｂの画素を配列させる
とき、カラー表示可能なディスプレイパネルとなる。
Ｇ，Ｒ，Ｂ画素の規則的な配列は、緑，赤及び青と発色
が異なる３種類の発光素子４０を端面１３に周期的に形
成した３種類の絶縁基板１０の交互に重ね合わせること
によって得られる。或いは、異なる発色の発光素子を同
じ順番で端面１３に形成した１種類の絶縁基板１０を、
若干ずらせながら重ね合わせることによっても、マトリ
ックスのＸ方向及びＹ方向にＧ，Ｒ及びＢ画素を規則的
に配列させることができる。
【００２７】このようにドットマトリックスをＹ方向に
分割し、同じＹ方向位置にある発光素子４０を一枚の絶
縁基板１０の端面１３に形成し、得られた複数の絶縁基
板１０をＹ方向に重ね合わせる方式を採用するとき、個
々の絶縁基板１０ごとの発光素子４０について不良品判
別の検査を行うことができる。そして、検査に合格した
絶縁基板１０のみを重ね合わせることによって、極めて
信頼性が高いＥＬディスプレイユニットが容易に製作さ
れる。また、不良品発生率が大幅に減少するため、ＥＬ
ディスプレイ自体のコスト低減も図られる。
分割し、同じＹ方向位置にある発光素子４０を一枚の絶
縁基板１０の端面１３に形成し、得られた複数の絶縁基
板１０をＹ方向に重ね合わせる方式を採用するとき、個
々の絶縁基板１０ごとの発光素子４０について不良品判
別の検査を行うことができる。そして、検査に合格した
絶縁基板１０のみを重ね合わせることによって、極めて
信頼性が高いＥＬディスプレイユニットが容易に製作さ
れる。また、不良品発生率が大幅に減少するため、ＥＬ
ディスプレイ自体のコスト低減も図られる。
【００２８】発光素子４０にメモリー機能を持たせるた
め、ａ−ＳｉＣ：Ｈ等の光導電層を発光素子４０に積層
したり、薄膜トランジスタを個々の画素に組み込むこと
もできる。図７及び図８は、薄膜トランジスタ８０を絶
縁基板１０の第２面１２に設けた例を示す。薄膜トラン
ジスタ８０は、それぞれボンディングワイヤ８１及び８
２を介して個別電極２０及び共通電極３０に接続され
る。なお、薄膜トランジスタ８０と個別電極２０及び共
通電極３０との間は、バンプボンディングや異方性導電
膜によって接続することも可能である。
め、ａ−ＳｉＣ：Ｈ等の光導電層を発光素子４０に積層
したり、薄膜トランジスタを個々の画素に組み込むこと
もできる。図７及び図８は、薄膜トランジスタ８０を絶
縁基板１０の第２面１２に設けた例を示す。薄膜トラン
ジスタ８０は、それぞれボンディングワイヤ８１及び８
２を介して個別電極２０及び共通電極３０に接続され
る。なお、薄膜トランジスタ８０と個別電極２０及び共
通電極３０との間は、バンプボンディングや異方性導電
膜によって接続することも可能である。
【００２９】薄膜トランジスタ８０としては、従来の液
晶ディスプレイパネルやＥＬディスプレイパネルで採用
されている回路構成と同じものを使用することができ
る。ここでは詳細な説明を省略するが、薄膜トランジス
タ８０は、おおよそ次の通り作動する。
晶ディスプレイパネルやＥＬディスプレイパネルで採用
されている回路構成と同じものを使用することができ
る。ここでは詳細な説明を省略するが、薄膜トランジス
タ８０は、おおよそ次の通り作動する。
【００３０】Ｘ方向駆動回路６０及びＹ方向駆動回路７
０で選択された個別電極２０x 及び共通電極３０y に通
電すると、個別電極２０x 及び共通電極３０y の交点
（ｘ，ｙ）にパルス電流が発生し、コンデンサにソース
電極が接続されている金属電極層４１側の薄膜トランジ
スタ８０がオンし、コンデンサが充電される。コンデン
サの充電電圧は、透明電極４４側にある薄膜トランジス
タ８０のゲートに印加されるパルス幅で決められる。そ
して、充電電圧が十分に大きいとき、透明電極層４４側
にある薄膜トランジスタ８０のゲート電圧が大きくオン
状態となって、交点（ｘ，ｙ）に位置する発光素子４０
xyの透明電極４４の印加電圧が発光層４２に加えられ
る。そして、コンデンサの放電に伴ってゲート電圧が徐
々に減少し、閾値よりも低くなったときに発光層４２に
よる発光が停止する。このとき、コンデンサの充電電圧
に基づいて透明電極層４４側の薄膜トランジスタ８０の
導通時間が決定され、その間継続して発光層４２から光
が出射される。
０で選択された個別電極２０x 及び共通電極３０y に通
電すると、個別電極２０x 及び共通電極３０y の交点
（ｘ，ｙ）にパルス電流が発生し、コンデンサにソース
電極が接続されている金属電極層４１側の薄膜トランジ
スタ８０がオンし、コンデンサが充電される。コンデン
サの充電電圧は、透明電極４４側にある薄膜トランジス
タ８０のゲートに印加されるパルス幅で決められる。そ
して、充電電圧が十分に大きいとき、透明電極層４４側
にある薄膜トランジスタ８０のゲート電圧が大きくオン
状態となって、交点（ｘ，ｙ）に位置する発光素子４０
xyの透明電極４４の印加電圧が発光層４２に加えられ
る。そして、コンデンサの放電に伴ってゲート電圧が徐
々に減少し、閾値よりも低くなったときに発光層４２に
よる発光が停止する。このとき、コンデンサの充電電圧
に基づいて透明電極層４４側の薄膜トランジスタ８０の
導通時間が決定され、その間継続して発光層４２から光
が出射される。
【００３１】このようなメモリー機能を組み込んだ場合
にも、個々の絶縁基板１０ごとに発光素子４０，薄膜ト
ランジスタ８０等が作り込まれるため、各基板ごとの製
造工程がそれほど複雑化せず、十分に大きなＸ−Ｙドッ
トマトリックスをもつＥＬパネルであっても容易に製造
することができる。特にＸ方向の画素配列数は、重ね合
わせる絶縁基板１０の枚数を変更するだけの簡単な作業
によって自由に設定することができる。また、不良品発
生率は、各基板ごとに抑えられているので、Ｘ−Ｙドッ
トマトリックス全体として極めて低いレベルに維持され
る。
にも、個々の絶縁基板１０ごとに発光素子４０，薄膜ト
ランジスタ８０等が作り込まれるため、各基板ごとの製
造工程がそれほど複雑化せず、十分に大きなＸ−Ｙドッ
トマトリックスをもつＥＬパネルであっても容易に製造
することができる。特にＸ方向の画素配列数は、重ね合
わせる絶縁基板１０の枚数を変更するだけの簡単な作業
によって自由に設定することができる。また、不良品発
生率は、各基板ごとに抑えられているので、Ｘ−Ｙドッ
トマトリックス全体として極めて低いレベルに維持され
る。
【００３２】絶縁基板１０の端面１３に形成される発光
素子４０は、図１に示した基板１の主面に形成する場合
と異なり、端面１３の縁１５，１６に極めて近い位置ま
で設けることが可能である。この特徴を活用し、作成さ
れた複数個のＥＬディスプレイユニットを組み合わせ、
より大型のＸ−Ｙドットマトリックスをもったディスプ
レイパネルが容易に製造される。
素子４０は、図１に示した基板１の主面に形成する場合
と異なり、端面１３の縁１５，１６に極めて近い位置ま
で設けることが可能である。この特徴を活用し、作成さ
れた複数個のＥＬディスプレイユニットを組み合わせ、
より大型のＸ−Ｙドットマトリックスをもったディスプ
レイパネルが容易に製造される。
【００３３】たとえば、図９に示すように、４枚のＥＬ
ディスプレイユニットＵ1 〜Ｕ4 を組み合わせるとき、
画素が２ｎ×２ｍで配列され画面サイズで４倍のＥＬパ
ネルが得られる。或いは、２枚のＥＬディスプレイユニ
ットを組み合わせるとき、２ｎ×ｍ又はｎ×２ｍで画素
が配列された２倍の画面サイズをもつＥＬパネルが得ら
れる。
ディスプレイユニットＵ1 〜Ｕ4 を組み合わせるとき、
画素が２ｎ×２ｍで配列され画面サイズで４倍のＥＬパ
ネルが得られる。或いは、２枚のＥＬディスプレイユニ
ットを組み合わせるとき、２ｎ×ｍ又はｎ×２ｍで画素
が配列された２倍の画面サイズをもつＥＬパネルが得ら
れる。
【００３４】図９に示した組合せにおいては、個々のデ
ィスプレイユニットＵ1 〜Ｕ4 に組み込まれたＸ方向駆
動回路Ｘ1 〜Ｘ4 及びＹ方向駆動回路Ｙ1 〜Ｙ4 は、４
枚組のＥＬパネルの周囲４辺に配列される。これらＸ方
向駆動回路Ｘ1 〜Ｘ4 及びＹ方向駆動回路Ｙ1 〜Ｙ4 に
は、走査信号及びデータ信号が適宜分周及び同期して供
給される。
ィスプレイユニットＵ1 〜Ｕ4 に組み込まれたＸ方向駆
動回路Ｘ1 〜Ｘ4 及びＹ方向駆動回路Ｙ1 〜Ｙ4 は、４
枚組のＥＬパネルの周囲４辺に配列される。これらＸ方
向駆動回路Ｘ1 〜Ｘ4 及びＹ方向駆動回路Ｙ1 〜Ｙ4 に
は、走査信号及びデータ信号が適宜分周及び同期して供
給される。
【００３５】このとき、隣接するＥＬディスプレイユニ
ットＵ1 とＵ3 及びＵ2 とＵ4 間で発光素子のＸ方向間
隙が一定となるように、最外側の発光素子４０から端面
１３の縁１５，１６までの距離Ｌ（図３参照）を中央部
の発光素子４０の隣接間隙ｇ（図３参照）の約半分とす
る。また、Ｙ方向の間隙が一定となるように、ＥＬディ
スプレイユニットＵ1 ，Ｕ3 の最外側基板と、これに対
向するＥＬディスプレイユニットＵ2 ，Ｕ4 の最外側基
板との間に適宜の絶縁フィルムを介在させる。その結
果、２ｎ×２ｍのドットマトリックスにわたり、多数の
発光素子４０が均等に分配されたＥＬパネルが得られ
る。
ットＵ1 とＵ3 及びＵ2 とＵ4 間で発光素子のＸ方向間
隙が一定となるように、最外側の発光素子４０から端面
１３の縁１５，１６までの距離Ｌ（図３参照）を中央部
の発光素子４０の隣接間隙ｇ（図３参照）の約半分とす
る。また、Ｙ方向の間隙が一定となるように、ＥＬディ
スプレイユニットＵ1 ，Ｕ3 の最外側基板と、これに対
向するＥＬディスプレイユニットＵ2 ，Ｕ4 の最外側基
板との間に適宜の絶縁フィルムを介在させる。その結
果、２ｎ×２ｍのドットマトリックスにわたり、多数の
発光素子４０が均等に分配されたＥＬパネルが得られ
る。
【００３６】１枚の絶縁基板１０としては、幅（図２で
は上下方向）が１０ｍｍ以下のものを使用することがで
きる。そこで、図１０に示すように、スルーホール１４
を中心として、上下に個別電極２０u ，２０d ，共通電
極３０u ，３０d 及び発光素子４０u ，４０d を形成す
るとき、得られたＥＬディスプレイユニットの両面を表
示面として使用することが可能となる。
は上下方向）が１０ｍｍ以下のものを使用することがで
きる。そこで、図１０に示すように、スルーホール１４
を中心として、上下に個別電極２０u ，２０d ，共通電
極３０u ，３０d 及び発光素子４０u ，４０d を形成す
るとき、得られたＥＬディスプレイユニットの両面を表
示面として使用することが可能となる。
【００３７】また、個々の絶縁板１０相互の位置関係
は、図示した平面状に拘束されるものではない。たとえ
ば、発光素子４０を形成した側が同一面となる限り、多
少の湾曲を付けた表示面が得られるように、絶縁基板１
０を相互にずらせながら重ね合わせることもできる。こ
の湾曲させた表示面は、たとえば大型ディスプレイ等に
適したものとなる。
は、図示した平面状に拘束されるものではない。たとえ
ば、発光素子４０を形成した側が同一面となる限り、多
少の湾曲を付けた表示面が得られるように、絶縁基板１
０を相互にずらせながら重ね合わせることもできる。こ
の湾曲させた表示面は、たとえば大型ディスプレイ等に
適したものとなる。
【００３８】
【発明の効果】以上に説明したように、本発明のＥＬデ
ィスプレイユニットは、端面に複数の発光素子が形成さ
れた絶縁基板を対面状に重ね合わせることによって、二
次元方向に多数の画素が配列されたものとなる。ここ
で、一枚の絶縁基板に対して一次元方向に発光素子が形
成されるため、比較的多くの発光素子を基板端面に形成
する場合であっても、製造工程はそれほど複雑化しな
い。そのため、Ｘ方向に関する画素の配列数は、要求に
応じて比較的自由に設定することができる。また、Ｙ方
向の画素配列数は、対面状で重ねる絶縁基板の枚数によ
って自由に設定される。そのため、必要とするサイズの
表示画面をもったＥＬディスプレイパネルが容易に得ら
れる。
ィスプレイユニットは、端面に複数の発光素子が形成さ
れた絶縁基板を対面状に重ね合わせることによって、二
次元方向に多数の画素が配列されたものとなる。ここ
で、一枚の絶縁基板に対して一次元方向に発光素子が形
成されるため、比較的多くの発光素子を基板端面に形成
する場合であっても、製造工程はそれほど複雑化しな
い。そのため、Ｘ方向に関する画素の配列数は、要求に
応じて比較的自由に設定することができる。また、Ｙ方
向の画素配列数は、対面状で重ねる絶縁基板の枚数によ
って自由に設定される。そのため、必要とするサイズの
表示画面をもったＥＬディスプレイパネルが容易に得ら
れる。
【００３９】個々の絶縁基板に対する発光素子等の作り
込み工程及び発光層等が形成された絶縁基板の組合せ工
程で製造過程が二分割されるものの、個々の絶縁基板に
高精度で発光素子等が効率よく形成される。そのため、
全工程を通じた作業負担が結果的に軽減され、信頼性に
優れたＥＬディスプレイユニットを歩留り良く安価に製
造することができる。また、複数のＥＬディスプレイユ
ニットを組み合わせ、２倍或いは４倍の大画面をもった
ＥＬパネルも容易に得られる。
込み工程及び発光層等が形成された絶縁基板の組合せ工
程で製造過程が二分割されるものの、個々の絶縁基板に
高精度で発光素子等が効率よく形成される。そのため、
全工程を通じた作業負担が結果的に軽減され、信頼性に
優れたＥＬディスプレイユニットを歩留り良く安価に製
造することができる。また、複数のＥＬディスプレイユ
ニットを組み合わせ、２倍或いは４倍の大画面をもった
ＥＬパネルも容易に得られる。
【図１】 基板表面に発光素子を形成した従来のＥＬパ
ネルを示す。
ネルを示す。
【図２】 本発明に従って発光素子を端面に形成した絶
縁基板の断面図
縁基板の断面図
【図３】 同絶縁基板を個別電極側からみた図
【図４】 同絶縁基板を共通電極側からみた図
【図５】 複数の絶縁基板を対面状に組み合わせた断面
図
図
【図６】 絶縁基板の組み合わせにより二次元方向に画
素が配列されたＸ−Ｙドットマトリックス
素が配列されたＸ−Ｙドットマトリックス
【図７】 薄膜トランジスタを組み込んだ絶縁基板の断
面図
面図
【図８】 同絶縁基板を共通電極側からみた図
【図９】 四つのＥＬディスプレイユニットを組み合わ
せた２ｎ×２ｍのＸ−Ｙドットマトリックス
せた２ｎ×２ｍのＸ−Ｙドットマトリックス
【図１０】 両側端面に発光素子が形成された基板の断
面図
面図
１０ 絶縁基板 １４ スルーホール ２０
個別電極 ３０ 共通電極 ４０ 発光素子 ４１
金属電極層 ４２ 発光層 ４３ 透明電極層 ４４
ホール輸送層 ５０ リード
個別電極 ３０ 共通電極 ４０ 発光素子 ４１
金属電極層 ４２ 発光層 ４３ 透明電極層 ４４
ホール輸送層 ５０ リード
Claims (2)
- 【請求項１】 複数の絶縁基板を電気的に相互に接続す
るリードが挿通されるスルーホールが形成された絶縁基
板と、該絶縁基板の端面に金属電極層，発光層及び透明
電極層の順に積層した発光素子と、前記端面に臨む前記
絶縁基板の一面に形成され、前記金属電極層に導通して
いる個別電極と、前記端面に臨む前記絶縁基板の他面に
形成され、前記透明電極層に導通している共通電極とを
備えており、前記発光素子を同一面側にして複数の前記
絶縁基板を対面状に配列して一つのユニットとすること
を特徴とするＥＬディスプレイユニット。 - 【請求項２】 請求項１記載の絶縁基板の表面には、リ
ードと個別電極との間、及び共通電極と外部電極との間
に介在されるメモリー機能を備えた薄膜トランジスタが
形成されていることを特徴とするＥＬディスプレイユニ
ット。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3298140A JPH05109484A (ja) | 1991-10-17 | 1991-10-17 | Ｅｌデイスプレイユニツト |
| US07/907,979 US5304895A (en) | 1991-10-17 | 1992-07-02 | Electroluminescent display panel |
| EP92116422A EP0537529A1 (en) | 1991-10-17 | 1992-09-24 | Electroluminescent display panel |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3298140A JPH05109484A (ja) | 1991-10-17 | 1991-10-17 | Ｅｌデイスプレイユニツト |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05109484A true JPH05109484A (ja) | 1993-04-30 |
Family
ID=17855712
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3298140A Pending JPH05109484A (ja) | 1991-10-17 | 1991-10-17 | Ｅｌデイスプレイユニツト |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5304895A (ja) |
| EP (1) | EP0537529A1 (ja) |
| JP (1) | JPH05109484A (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000298446A (ja) * | 1999-02-08 | 2000-10-24 | Sony Corp | 平面表示装置 |
| JP2001296830A (ja) * | 2000-04-13 | 2001-10-26 | Sony Corp | 平面表示装置 |
| JP2002123190A (ja) * | 2000-06-05 | 2002-04-26 | Semiconductor Energy Lab Co Ltd | 素子基板の検査装置及びそれを用いた検査方法 |
| JP2002297066A (ja) * | 2001-03-30 | 2002-10-09 | Sanyo Electric Co Ltd | エレクトロルミネッセンス表示装置およびその製造方法 |
| JP2010015775A (ja) * | 2008-07-02 | 2010-01-21 | Furukawa Electric Co Ltd:The | ファイバ基板接合素子の製造方法およびファイバ基板接合素子 |
| WO2011039844A1 (ja) * | 2009-09-29 | 2011-04-07 | 株式会社 東芝 | 表示装置 |
Families Citing this family (27)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR0134167B1 (ko) * | 1992-11-19 | 1998-04-18 | 호소야 레이지 | 양면발광형 형광표시관 |
| US6052164A (en) * | 1993-03-01 | 2000-04-18 | 3M Innovative Properties Company | Electroluminescent display with brightness enhancement |
| US5798610A (en) * | 1995-04-04 | 1998-08-25 | Koenck; Steven E. | Efficient electroluminescent backlight |
| JP2900229B2 (ja) * | 1994-12-27 | 1999-06-02 | 株式会社半導体エネルギー研究所 | 半導体装置およびその作製方法および電気光学装置 |
| DE69602588T2 (de) * | 1995-03-03 | 1999-10-14 | Minnesota Mining & Mfg | Lichtlenkender film mit in der höhe variierender strukturierter oberfläche und daraus hergestellter lichtlenkender artikel |
| US5834327A (en) | 1995-03-18 | 1998-11-10 | Semiconductor Energy Laboratory Co., Ltd. | Method for producing display device |
| US5877735A (en) * | 1995-06-23 | 1999-03-02 | Planar Systems, Inc. | Substrate carriers for electroluminescent displays |
| US5834894A (en) * | 1995-09-14 | 1998-11-10 | Casio Computer Co., Ltd. | Carrier injection type organic electro-luminescent device which emits light in response to an application of a voltage |
| KR100267700B1 (ko) * | 1995-12-30 | 2000-10-16 | 가시오 가즈오 | 신호광에 따른 표시조작수행 표시장치 및 구동방법 |
| JPH10145476A (ja) | 1996-11-08 | 1998-05-29 | Casio Comput Co Ltd | 表示部及び操作部付き電子機器 |
| JPH10172762A (ja) * | 1996-12-11 | 1998-06-26 | Sanyo Electric Co Ltd | エレクトロルミネッセンス素子を用いた表示装置の製造方法及び表示装置 |
| US6965361B1 (en) * | 1998-06-16 | 2005-11-15 | Agilent Technologies, Inc. | Method of manufacture of active matrix addressed polymer LED display |
| US6617785B2 (en) * | 1999-12-17 | 2003-09-09 | Sanyo Electric Co. Ltd. | Electroluminescence display unit and method of fabricating the same |
| US6541919B1 (en) * | 2000-02-14 | 2003-04-01 | Sarnoff Corporation | Electrical interconnection of light-emitting fibers, and method therefor |
| US6560398B1 (en) | 2000-02-14 | 2003-05-06 | Sarnoff Corporation | Light-emitting fiber, and method for making same |
| WO2001061767A2 (en) * | 2000-02-14 | 2001-08-23 | Sarnoff Corporation | Light-emitting fiber, and method for making and testing same |
| TW450016B (en) * | 2000-03-13 | 2001-08-11 | Delta Optoelectronics Inc | Synchronous lighting up device |
| WO2002001640A1 (de) * | 2000-06-24 | 2002-01-03 | Hartmut Dietz | Bildschirm-element für einen hochauflösenden bildschirm |
| US7792676B2 (en) * | 2000-10-25 | 2010-09-07 | Robert Glenn Klinefelter | System, method, and apparatus for providing interpretive communication on a network |
| KR100444498B1 (ko) * | 2001-09-21 | 2004-08-16 | 엘지전자 주식회사 | 하이브리드 일렉트로 루미네센스 패널 |
| US6849935B2 (en) | 2002-05-10 | 2005-02-01 | Sarnoff Corporation | Low-cost circuit board materials and processes for area array electrical interconnections over a large area between a device and the circuit board |
| USRE41914E1 (en) | 2002-05-10 | 2010-11-09 | Ponnusamy Palanisamy | Thermal management in electronic displays |
| JP4614633B2 (ja) | 2003-04-09 | 2011-01-19 | 株式会社半導体エネルギー研究所 | 電子機器 |
| US20040263064A1 (en) * | 2003-06-24 | 2004-12-30 | Cheng-Wen Huang | Integrated double-sided organic light-emitting display |
| CN100364029C (zh) * | 2004-06-16 | 2008-01-23 | 清华大学 | 双面等离子体显示器 |
| US7656365B2 (en) * | 2005-03-28 | 2010-02-02 | Chad Byron Moore | Double-sided fiber-based displays |
| WO2015121770A1 (en) | 2014-02-11 | 2015-08-20 | Semiconductor Energy Laboratory Co., Ltd. | Display device and electronic device |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3258644A (en) * | 1966-06-28 | Light emitting display panels | ||
| US3634714A (en) * | 1970-02-16 | 1972-01-11 | G T Schijeldahl Co | Electroluminescent display device with apertured electrodes |
| US4757235A (en) * | 1985-04-30 | 1988-07-12 | Nec Corporation | Electroluminescent device with monolithic substrate |
-
1991
- 1991-10-17 JP JP3298140A patent/JPH05109484A/ja active Pending
-
1992
- 1992-07-02 US US07/907,979 patent/US5304895A/en not_active Expired - Fee Related
- 1992-09-24 EP EP92116422A patent/EP0537529A1/en not_active Withdrawn
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000298446A (ja) * | 1999-02-08 | 2000-10-24 | Sony Corp | 平面表示装置 |
| JP2001296830A (ja) * | 2000-04-13 | 2001-10-26 | Sony Corp | 平面表示装置 |
| JP2002123190A (ja) * | 2000-06-05 | 2002-04-26 | Semiconductor Energy Lab Co Ltd | 素子基板の検査装置及びそれを用いた検査方法 |
| JP2002297066A (ja) * | 2001-03-30 | 2002-10-09 | Sanyo Electric Co Ltd | エレクトロルミネッセンス表示装置およびその製造方法 |
| JP2010015775A (ja) * | 2008-07-02 | 2010-01-21 | Furukawa Electric Co Ltd:The | ファイバ基板接合素子の製造方法およびファイバ基板接合素子 |
| WO2011039844A1 (ja) * | 2009-09-29 | 2011-04-07 | 株式会社 東芝 | 表示装置 |
| JPWO2011039844A1 (ja) * | 2009-09-29 | 2013-02-21 | 株式会社東芝 | 表示装置 |
| JP5269202B2 (ja) * | 2009-09-29 | 2013-08-21 | 株式会社東芝 | 表示装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| EP0537529A1 (en) | 1993-04-21 |
| US5304895A (en) | 1994-04-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH05109484A (ja) | Ｅｌデイスプレイユニツト | |
| US6066916A (en) | Electroluminescent matrix display device | |
| JP3620490B2 (ja) | アクティブマトリクス型表示装置 | |
| CN111092108B (zh) | 显示面板和显示装置 | |
| US8593604B2 (en) | Electrode structure which supports self alignment of liquid deposition of materials | |
| US6140766A (en) | Organic EL device | |
| JP4287104B2 (ja) | 有機ｅｌ表示パネル | |
| JP2002215063A (ja) | アクティブマトリクス型表示装置 | |
| WO2002047310A9 (en) | Display tile structure using organic light emitting materials | |
| KR20010102377A (ko) | 디스플레이 장치 | |
| WO2021138920A1 (zh) | 显示面板及显示装置 | |
| KR20200002733A (ko) | 발광 소자를 이용한 디스플레이 장치 및 그 제조 방법 | |
| JP2003197380A (ja) | 有機ｅｌデバイスのパネルとその製造方法 | |
| JP2008249969A (ja) | 表示装置の製造方法及びそれにより製造された表示装置 | |
| TW200532606A (en) | Passive matrix light emitting device | |
| JP2003077683A (ja) | 有機ｅｌディスプレイ | |
| JP2003059648A (ja) | 表示装置及びその製造方法 | |
| WO2023236529A1 (zh) | 触控显示屏和触控显示设备 | |
| US20240074257A1 (en) | Display panel and electronic device | |
| JP2003295785A (ja) | 有機ｅｌ表示装置およびその駆動装置 | |
| JP2001313181A (ja) | 表示装置及びその製造方法 | |
| JP3030958B2 (ja) | フルカラー薄膜ｅｌパネルおよび表示装置 | |
| JPH03214593A (ja) | フルカラーｅｌ表示パネル | |
| WO2020199186A1 (zh) | 显示面板和显示装置 | |
| WO2024114337A1 (zh) | 显示基板及显示装置 |