JP2002123190A - 素子基板の検査装置及びそれを用いた検査方法 - Google Patents

素子基板の検査装置及びそれを用いた検査方法

Info

Publication number
JP2002123190A
JP2002123190A JP2001169394A JP2001169394A JP2002123190A JP 2002123190 A JP2002123190 A JP 2002123190A JP 2001169394 A JP2001169394 A JP 2001169394A JP 2001169394 A JP2001169394 A JP 2001169394A JP 2002123190 A JP2002123190 A JP 2002123190A
Authority
JP
Japan
Prior art keywords
element substrate
substrate
detection
pixel
electromagnetic wave
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2001169394A
Other languages
English (en)
Other versions
JP4741110B2 (ja
JP2002123190A5 (ja
Inventor
正明 ▲ひろ▼木
Masaaki Hiroki
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2001169394A priority Critical patent/JP4741110B2/ja
Publication of JP2002123190A publication Critical patent/JP2002123190A/ja
Publication of JP2002123190A5 publication Critical patent/JP2002123190A5/ja
Application granted granted Critical
Publication of JP4741110B2 publication Critical patent/JP4741110B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/006Electronic inspection or testing of displays and display drivers, e.g. of LED or LCD displays
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix

Landscapes

  • Engineering & Computer Science (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)

Abstract

(57)【要約】 【課題】 発光装置において、画素における不良の検査
を作製工程の途中で行うことで、製品の低コスト化を図
る。 【解決の手段】 本発明の検査装置を用いて、素子基板
上の画素に形成されたTFT、及び周辺駆動回路に形成
されたTFTを検査することにより、発光装置を完成さ
せる前の段階で不良を発見することが出来る。これによ
り、不良品を最終工程まで通すことにより生じるロスの
低減及びリペアでの修復による歩留まりの向上に寄与す
ることが出来る。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、EL(エレクトロ
ルミネッセンス)素子を基板上に作り込んで形成された
発光装置において、EL素子を形成する前に画素部が正
常に動作するかを検査する装置及び検査方法に関する。
特に半導体素子(半導体薄膜を用いた素子)を用いた発
光装置において、EL素子を形成する前に画素部が正常
に動作するかどうかを検査する装置、検査方法、検査方
法を作製行程の途中に含む発光装置の作製方法、および
作製方法を用いて作製された発光装置に関する。
【0002】なお、本発明におけるEL素子とは、一対
の電極間にEL層が挟まれた構造を有し、EL層は、電
界を加えることで蛍光又は燐光から成る発光が得られる
有機化合物を含む層のことをいう。
【0003】また、本発明の検査装置により検査される
発光装置とは、EL素子を用いた画像表示デバイスもし
くは発光デバイスを指す。また、EL素子にコネクタ
ー、例えば異方導電性フィルム(FPC: Flexible Prin
ted Circuit)もしくはTAB(Tape Automated Bondin
g)テープもしくはTCP(Tape Carrier Package)が取り
付けられたモジュール、TABテープやTCPの先にプ
リント配線板が設けられたモジュール、またはEL素子
にCOG(Chip On Glass)方式によりIC(集積回
路)が直接実装されたモジュールも全て発光装置に含む
ものとする。
【0004】
【従来の技術】近年、基板上にTFT(thin film tran
sistor)を形成する技術が大幅に進歩し、アクティブマ
トリクス型表示装置(発光装置)への応用開発が進めら
れている。特に、ポリシリコン膜を用いたTFTは、従
来のアモルファスシリコン膜を用いたTFTよりも電界
効果移動度(モビリティともいう)が高いので、高速動
作が可能である。そのため、従来、基板外の駆動回路で
行っていた画素の制御を、画素と同一の基板上に形成し
た駆動回路で行うことが可能となっている。
【0005】このようなアクティブマトリクス型の発光
装置は、同一基板上に様々な回路や素子を作り込むこと
で製造コストの低減、電気光学装置の小型化、歩留まり
の上昇、スループットの低減など、様々な利点が得られ
る。
【0006】さらに、自発光型の素子としてEL素子を
有したアクティブマトリクス型の発光装置(ELディス
プレイを含む)の研究が活発化している。発光装置は有
機ELディスプレイ(OELD:Organic EL Display)
又は有機ライトエミッティングダイオード(OLED:
Organic Light Emitting Diode)とも呼ばれている。
【0007】発光装置が有するEL素子は一対の電極
(陽極と陰極)間に有機化合物からなるEL層が挟まれ
た構造となっているが、EL層は通常、積層構造となっ
ている。代表的には、コダック・イーストマン・カンパ
ニーのTangらが提案した「正孔輸送層/発光層/電子輸
送層」という積層構造が挙げられる。この構造は非常に
発光効率が高く、現在、研究開発が進められている発光
装置は殆どこの構造を採用している。
【0008】また他にも、陽極上に正孔注入層/正孔輸
送層/発光層/電子輸送層、または正孔注入層/正孔輸
送層/発光層/電子輸送層/電子注入層の順に積層する
構造でも良い。発光層に対して蛍光性色素等をドーピン
グしても良い。
【0009】本明細書において陰極と陽極の間に設けら
れる全ての層を総称してEL層と呼ぶ。よって上述した
正孔注入層、正孔輸送層、発光層、電子輸送層、電子注
入層等は、全てEL層に含まれる。
【0010】そして、上記構造からなるEL層に一対の
電極から所定の電圧をかけ、それにより発光層において
キャリアの再結合が起こって発光する。なお本明細書中
では、陽極、EL層及び陰極で形成される発光素子をE
L素子と呼ぶ。
【0011】EL素子が有するEL層は熱、光、水分、
酸素等によって劣化が促進されることから、一般的にア
クティブマトリクス型の発光装置の作製において、画素
部に配線やTFTを形成した後にEL素子が形成され
る。
【0012】そしてEL素子が形成された後、EL素子
が設けられた基板(ELパネル)とカバー材とを、EL
素子が外気に曝されないように貼り合わせてシール材等
により封止(パッケージング)する。
【0013】パッケージング等の処理により気密性を高
めたら、基板上に形成された素子又は回路から引き回さ
れた端子と外部信号端子とを接続するためのコネクター
(FPC、TAB等)を取り付けて、アクティブマトリ
クス型の発光装置が完成する。
【0014】
【発明が解決しようとする課題】しかし、アクティブマ
トリクス型の発光装置において、EL素子の一対の電極
からEL層にかける所定の電圧(EL層に流れる電流)
は、各画素に設けられたトランジスタによって制御され
る。そのため、画素部が有するトランジスタが正常に機
能しなかったり、配線が断線またはショートするなど、
何らかの不具合が生じると、EL素子が有するEL層に
所定の電圧(電流)をかけることができなくなる。その
場合、画素は所望の階調を表示することができなくなっ
てしまう。
【0015】しかし、このように画素部においてEL素
子の発光を制御する配線やトランジスタに何らかの不具
合が生じていても、発光装置を完成させて実際に表示を
行うまで、その不具合の存在を確認することが難しい。
そのため実際には製品にならない画素部を有していて
も、検査により良品との区別をつけるためには、EL素
子を完成させ、パッケージングし、コネクターを取り付
けて発光装置として完成させる必要がある。この場合、
EL素子を形成する工程と、パッケージングする工程
と、コネクターを取り付ける工程とが無駄になるため時
間とコストを抑えることができない。また多面取りの基
板を用いてELパネルを形成する場合でも、パッケージ
ングして、コネクターを取り付ける工程が無駄になり、
同様に時間とコストを抑えることができない。
【0016】アクティブマトリクス型の発光装置に先行
して量産化されているアクティブマトリクス型の液晶デ
ィスプレイでは、2つの基板間に液晶を封入して液晶デ
ィスプレイを完成させる前に、すなわち、画素部におい
て配線やTFTを形成した後で、各画素が有するコンデ
ンサに電荷を蓄積し、その電荷量を各画素に測定して、
画素部に不具合が生じていないかどうかを確認してい
る。
【0017】しかし、アクティブマトリクス型の発光装
置の場合、一般的に各画素にTFTが2つ以上設けられ
ていることが多い。そして、EL素子が有する一方の電
極(画素電極)とコンデンサとが、トランジスタを間に
介して接続されている場合がある。この場合、コンデン
サに蓄積した電荷量を測定しても、コンデンサと画素電
極との間に接続されている配線及びトランジスタに不具
合があるかどうかを確認することが難しい。また、発光
装置の場合にはEL素子に電流を流す必要があることか
ら、流れる電流値を測定することも必要である。
【0018】アクティブマトリクス型の発光装置の量産
化に向けて、発光装置を完成させる前に、画素部におい
て配線及びトランジスタに不具合が生じていないか、言
い換えると、各画素のEL素子の画素電極に所定の電圧
を印加することができるか(もしくは、所定の電流を流
すことができるか)どうかの検査方法の確立が求められ
ている。
【0019】
【発明を解決するための手段】本発明で開示する電磁波
を用いた検査方法では、素子基板上に形成された半導体
素子や、これに接続され、マトリクス状に形成された画
素及び配線における欠陥があるかどうかを検査する。
【0020】なお、本明細書中において素子基板とは、
基板上に配線及び半導体素子を形成した後、画素部に独
立して形成される画素のうち、半導体素子に接続された
画素電極まで形成された状態のものをいう。また、半導
体素子とは、半導体物質を用いたスイッチング機能を単
独または複数で構成される素子のことをいい、トランジ
スタ、特に電界効果型トランジスタ、代表的にはMOS
(Metal Oxide Semiconductor)トランジスタや薄膜ト
ランジスタ(Thin Film Transistor:TFT)などが挙げ
られる。従って、MOSトランジスタが形成された半導
体基板やTFTが形成された基板はどちらも素子基板に
含まれる。
【0021】そして画素部が有する配線のうち、全ての
電流供給線を同じ電位に保った状態で、ゲート信号線を
順に選択してソース信号線に同じ電位を有する信号を順
に入力し、全ての画素を順に選択していく。なお本明細
書において画素が選択されるとは、画素が有するゲート
信号線が選択されている状態で、該画素が有するソース
信号線にビデオ信号が入力されることを意味する。
【0022】また、対向検出基板を素子基板上に備え、
図1(A)に示すように電磁波源101から対向検出基
板102と素子基板103の間にある気体に電磁波(好
ましくはX線)を照射する。なお電磁波源とは、電磁波
を発生することができるものであり、電磁波が発生する
と、電磁波により気体(ここでは、空気)が電離して、
イオンが発生し、電流が流れる電気的な通路が生じる。
なお、本明細書中において、対向検出基板とは、素子基
板上の画素が有する画素電極に流れる電流が電気的な通
路を介して流れる電極が形成された基板のことをいい、
対向検出基板上に形成された電極のことを対向検出電極
とよぶ。また、素子基板の画素電極に流れる電流が対向
検出基板の対向検出電極に流れることを通電状態にある
という。
【0023】そして、素子基板103上のある画素が、
選択されているときには選択された画素と対向検出基板
102間が接続される。つまり、素子基板上の画素を順
次選択することにより、各画素をそれに応じて対向検出
基板102と電気的に接続させることができる。なお、
図1(A)に示すように、素子基板上の特定の画素に流
れる電流を検出する際に、より正確に素子基板上に流れ
る電流を測定することができる位置のことを対応した位
置とよぶ。なお、対向検出基板を素子基板に対応した位
置に備えるためには、画素と対向検出電極が最も短距離
になるように素子基板、もしくは対向検出基板を移動さ
せる必要がある。
【0024】このとき、対向検出基板102に流れる電
流は、対向検出基板102と接続された電流計123に
より測定することができる。すなわち、ここで測定した
電流値は、素子基板103の選択された画素に入力され
たビデオ信号によるものである。そして、測定した電流
の値がある一定の範囲内に納まっているかどうかを評価
することで、各画素が有する配線及びトランジスタに不
具合が生じていないかどうかを検査することができる。
【0025】ある画素が選択されているときに画素電極
または画素電極となる導電膜に流れる電流が一定の範囲
からはずれている場合、該画素が有するトランジスタが
正常に機能していないとか、配線が断線またはショート
するなどの不具合が生じているものとみなすことができ
る。逆にある画素が選択されているときに画素電極また
は画素電極となる導電膜に流れる電流が一定の範囲に納
まっている場合、該画素が有するトランジスタ及び配線
は正常に機能しているものとみなすことができる。
【0026】なお、トランジスタ及び配線が正常に機能
しているとみなすことができる電流値の範囲は、実施者
が適宜設定することができる。また検査した結果、不具
合が生じている画素(不良画素)の数が画素部にn個以
上存在している場合、該素子基板は不良品とみなされ
る。なお不良品とみなす不良画素の数nは、実施者が適
宜設定することができる。
【0027】本発明の検査方法により検査した素子基板
上に予め形成されている電極(画素電極)上にこれと接
して有機化合物層を形成し、有機化合物層上にこれと接
して電極(対向電極)を形成することにより発光装置と
して完成させ実際に表示を行わなくても、素子基板が良
品か不良品かの区別をつけることが可能になる。
【0028】
【発明の実施の形態】本発明の検査装置及びそれを用い
て素子基板を検査する方法について図1を用いて説明す
る。なお、本発明において発光装置に用いるトランジス
タは、M0Sトランジスタであっても薄膜トランジスタ
(以下、TFTという)であっても良い。また、TFT
の場合、構造を限定する必要はなくプレーナ型や逆スタ
ガ型といった構造のTFTを用いればよい。さらに、本
発明で用いる発光装置の駆動回路も公知のものを用いれ
ばよい。
【0029】また、本発明の検査方法をEL素子を有す
る発光装置に用いる場合には、EL素子の素子構造及び
EL材料には、公知のものを用いればよい。
【0030】本明細書において、検査装置とは、電磁波
源101及び対向検出基板102をあわせたもののこと
をいう。しかし、ここで示した対向検出基板102は、
本発明の実施形態の一例であり、図1(A)に示したよ
うな形状に限られることはない。対向検出基板のその他
の形状に関しては、本明細書中の実施例で詳しく述べる
こととする。
【0031】また、電磁波源101は、電源104に接
続されており、電磁波源101内部の2枚の電極間に電
源104から数kVの高電圧をかけた際に、陰極で発生
した電子が、陽極に衝突することで電磁波を発生させ
る。なお、本発明においては、0.01〜100nmの
波長を有するX線または軟X線を用いることが望ましい
が、対向検出基板と素子基板の間にある気体を電離させ
ることができる電磁波がある場合には、それを用いるこ
ともできる。
【0032】一般的に電磁波は、光イオン化の機能を有
している。この原理としては、安定した原子及び分子に
電磁波を照射することで、原子及び分子中の電子がはじ
き出され、電子がなくなったことによりプラス(+)の
極性となった原子及び分子が発生する。
【0033】そして、さらにはじき出された電子が別の
安定した原子又は、分子を攻撃することでマイナス
(−)の極性を持つ原子又は分子を発生させる。
【0034】これにより、結果として電磁波が照射され
ている気体中は、プラスとマイナスにイオン化された原
子又は、分子が存在することになる。そこで、本発明で
は、素子基板103と対向検出基板102を図1(A)
に示すように重ね合わせて電磁波源101から電磁波を
照射させ、電磁波が素子基板103と対向検出基板10
2との間にある気体に照射されるようにする。このとき
気体(空気)は電磁波により電離するため、素子基板1
03と対向検出基板102との間にイオンによる電気的
な通路を形成させることが可能となる。なお、ここでい
う気体とは、空気のことをいうが、より電離しやすい気
体を用いても良い。また、対向検出基板102と素子基
板103間の距離は極力近い方が好ましい。なお、具体
的には、対向検出基板102と素子基板103間の距離
が500μm以下となるのが好ましい。
【0035】素子基板103中には、画素がマトリクス
状に複数形成されている。また、素子基板103は、駆
動回路(A)107に接続されている。なお、駆動回路
(A)107には、ゲート側駆動回路およびソース側駆
動回路を含む。そして、例えば図1(A)に示すように
画素105にゲート側駆動回路からの選択信号が入力さ
れると、画素105が選択される。なお、ここでいう選
択信号とは、ゲート線に接続されたゲート電極に信号が
入力されることで、ゲート電極を開くことができる信号
のことをいい、選択信号により画素が有するゲート電極
が開く状態にあることを画素が選択されるという。画素
105が選択され、ソース側駆動回路からのビデオ信号
が入力されると、素子基板103上の画素105の画素
電極には、電流が流れる。更にこの電流は電磁波に電離
された気体中を通り、対向検出基板102上に形成され
る対向部106に流れる。なお、本明細書中において、
対向部106とは、素子基板103上に形成される画素
105に対応して対向検出基板102上にマトリクス状
に形成されており、素子基板103からの電流が流れる
対向検出電極と対向検出電極と接続された検査用TFT
120が各対向部に形成されている。なお、本明細書中
において、検査用TFT120とは、対向検出基板10
2に接続された駆動回路(B)108から入力される選
択信号により、ゲート電極が開くと、選択された素子基
板103上の画素電極から対向検出電極を介して電流を
流すことができるTFTのことをいう。
【0036】ここで、素子基板103にマトリクス状に
形成された画素105の拡大図を図1(B)に示す。な
お、ここではトランジスタの例としてTFTを例示して
説明するが、MOSトランジスタを用いても構わない。
図1(B)に示すように、検査を行う素子基板103
は、絶縁体上に駆動用TFT及び画素部におけるTFT
(スイッチング用TFT及び電流制御用TFT)が形成
されている。
【0037】図1(B)において、110はスイッチン
グ用TFTである。スイッチング用TFT110のゲー
ト電極は、ゲート信号線111に接続されている。スイ
ッチング用TFT110のソース領域とドレイン領域
は、一方がソース信号線112に、もう一方が電流制御
用TFT113のゲート電極、各画素が有するコンデン
サ114にそれぞれ接続されている。
【0038】コンデンサ114はスイッチング用TFT
110が非選択状態(オフ状態)にある時、電流制御用
TFT113のゲート電圧(ゲート電極とソース領域間
の電位差)を保持するために設けられている。なおここ
ではコンデンサ114を設ける構成を示したが、本発明
はこの構成に限定されず、コンデンサ114を設けない
構成にしても良い。
【0039】また、電流制御用TFT113のソース領
域とドレイン領域は、一方が電流供給線115に接続さ
れ、もう一方は画素105が有する画素電極と接続され
る。なお、電磁波を照射することにより電気的な通路が
形成されると画素電極は対向検出基板102上の対向部
106が有する検査用TFT(図1(C)120)のソ
ース領域に接続される。なお、電流供給線115はコン
デンサ114に接続されている。
【0040】また、対向検出基板102上にマトリクス
状に形成されている対向部106の拡大図を図1(C)
に示す。各対向部にはそれぞれ検査用TFT120が形
成されており、ゲート電極は、駆動回路(B)108と
接続されたゲート信号線121に接続されている。そし
て、素子基板103上のある画素が選択されたときに
は、駆動回路(B)108からの選択信号により、選択
された基板上の画素に対応する対向部106が選択され
る。また、検査用TFT120のドレイン領域は、ドレ
イン配線122に接続され、ドレイン配線122は、外
部で電流計123に接続されている。
【0041】電流供給線112は電源電位が与えられて
おり、また、電源電位は、外付けのIC等により設けら
れた電源によって与えられる。
【0042】スイッチング用TFT110、電流制御用
TFT113は、nチャネル型TFTでもpチャネル型
TFTでもどちらでも用いることができる。ただし電流
制御用TFT113のソース領域またはドレイン領域が
後に形成されるEL素子の陽極と接続されている場合、
電流制御用TFT113はpチャネル型TFTであるこ
とが望ましい。また、電流制御用TFT113のソース
領域またはドレイン領域がEL素子の陰極と接続されて
いる場合、電流制御用TFT113はnチャネル型TF
Tであることが望ましい。
【0043】またスイッチング用TFT110、電流制
御用TFT113は、シングルゲート構造ではなく、ダ
ブルゲート構造やトリプルゲート構造などのマルチゲー
ト構造を有していても良い。
【0044】次に、本発明の対向検出基板102及びそ
れを用いて検査する素子基板103を図2(A)及び図
2(B)にそれぞれ示す。なお、図1(B)に示す画素
105がマトリクス状に形成されているのが図2(A)
に示す画素部201である。図2(A)には、ソース信
号線(S1〜Sx)、電流供給線(V1〜Vx)及びゲ
ート信号線(G1〜Gy)が画素部201に設けられて
いる。
【0045】ここでは、ソース信号線(S1〜Sx)
と、電流供給線(V1〜Vx)と、ゲート信号線(G1
〜Gy)とを1つずつ備えた領域が画素105である。
【0046】図2(B)は、本発明の対向検出基板10
2上にマトリクス状に形成される対向部106を示す。
なお、図2(B)には、ゲート信号線(G1〜Gx)が
設けられている。そして、ゲート信号線(G1〜Gx)
からの信号により、対向部106が選択される。また、
対向部106における検査用TFT120のドレイン領
域は、いずれも電流線(A)と接続され、外部の電流計
123に接続されている。
【0047】つまり、素子基板103上の選択された画
素から電気的な通路を通って流れる電流は、対向検出基
板102上で選択された対向部106に流れ、そして、
電流計123において検出される。なお、このように素
子基板103上の画素105と、それに対応する対向検
出基板102上の対向部106との距離が極力小さくな
るように対向検出基板を固定するステージ、素子基板を
固定するステージのいずれか一方、もしくはその両方に
位置合わせ機能を持たせても良い。
【0048】次に素子基板103上の画素105におけ
るスイッチング用TFT110及び電流制御用TFT1
13を本発明の検査法を用いて評価する方法について図
3を用いて説明する。
【0049】図3(A)は、素子基板103上の画素部
201に形成された画素一つ一つをそれぞれX−Y座標
(X,Y)で示したものである。つまりここでは、紙面
に向かって横方向にX列の画素が形成されており、紙面
に向かって縦方向にY行の画素が形成されていることを
示している。
【0050】そして、各画素のゲート電極が選択される
と選択された画素にソース信号線駆動回路と電気的に接
続されるソース信号線からビデオ信号が入力される。こ
のとき、画素電極に流れる電流は気体中を電磁波で照射
して形成される電気的な通路を通り、対向検出基板10
2の対向検出電極から検査用TFT120に入力され、
さらにドレイン配線を通り、外部に接続された電流計1
23に入力される。ここで、電流計123により、素子
基板103上の選択された画素と対応する対向部との間
に流れる電流を測定することができる。なお、電流計1
23は、対向検出基板102上に形成させることも可能
である。
【0051】なお、本実施の形態では、ビデオ信号がア
ナログ及びデジタルのいずれの場合においても「白」の
情報を有していた場合、電流制御用TFTはオンの状態
となっている。よって画素電極には電源電位が与えられ
る。その結果、「白」の情報を有するビデオ信号が入力
された画素から対向検出基板102の対向部106及び
電流計123に電流が流れる。
【0052】逆に、「黒」の情報を有していた場合、素
子基板103に形成された電流制御用TFT113はオ
フの状態となっている。よって画素電極には電源電位は
与えられない。その結果、「黒」の情報を有するビデオ
信号が入力された画素から対向検出基板102の対向部
106及び電流計123に流れる電流は「白」の情報を
有するビデオ信号が入力された時に比べて少なくなる。
【0053】上記は、スイッチング用TFT110及び
電流制御用TFT113のいずれも正常に機能している
場合である。しかし、これらのいずれかが不良であった
場合には、流れるべき電流が流れなかったり、流れるは
ずのない電流が流れてしまったりといった事態が生じ
る。
【0054】そこで、本発明では、予め正常に機能する
TFTを有する画素を用いて、ビデオ信号が「黒」の時
の電流値及び「白」の時の電流値を測定しておき参照デ
ータとするのがよい。
【0055】さらに本発明では、データの評価には、ビ
デオ信号が白の時と黒の時にそれぞれ流れる電流値の比
(白黒の比)を用いる。
【0056】図3(B)には、測定した結果を規格化し
た白黒の比で示した一例を示す。この規格化において
は、参照データを用いて十分に白黒の比(コントラス
ト)がとれるものを100とした。この表は、縦軸に白
黒の比を取り、横軸に画素の座標を取る。また、白黒の
比に基準を設け、ここでは、白黒の比が20以上100
以下であるときには、良品であるとする。つまり、図3
(B)の斜線領域が良品基準内となる。
【0057】しかし、座標(1,3)のように白黒の比
が基準値よりも低くなっている場合には、不良品と判断
し、それ以降の工程からはずすことになる。白黒の比の
良品基準は、求められる水準に応じて設定すればよい。
【0058】以上に示した方法を用いて、各画素の特性
を評価することにより、不良品を早期に発見することが
できる。これにより不良品については、以降のEL素子
形成といった製造プロセスからはずすことができる。更
に不良の程度によっては、リペア工程により修復させて
以降の工程を流すことができる。なお、素子基板の検査
工程が終了後、画素電極(第1の電極)上に有機化合物
層及び陰極(第2の電極)を形成し、発光装置を完成さ
せる方法については以下の実施例において詳細に説明す
る。
【0059】以上の結果、不良品を最終工程まで通すこ
とにより生じるロスの低減及びリペアでの修復により歩
留まりの向上に寄与することができる。
【0060】
【実施例】〔実施例1〕本実施例では、本発明の発光装
置の画素部とその周辺に設けられる駆動回路部(ソース
信号線側駆動回路、ゲート信号線側駆動回路、画素選択
信号線側駆動回路)のTFTを同時に作製する方法につ
いて説明する。但し、説明を簡単にするために、駆動回
路部に関しては基本単位であるCMOS回路を図示する
こととする。
【0061】まず、図4(A)に示すように、コーニン
グ社の#7059ガラスや#1737ガラスなどに代表
されるバリウムホウケイ酸ガラス、またはアルミノホウ
ケイ酸ガラスなどのガラスから成る基板5001上に酸
化シリコン膜、窒化シリコン膜または酸化窒化シリコン
膜などの絶縁膜から成る下地膜5002を形成する。例
えば、プラズマCVD法でSiH4、NH3、N2Oから
作製される酸化窒化シリコン膜5002aを10〜20
0[nm](好ましくは50〜100[nm])形成し、同様に
SiH4、N2Oから作製される酸化窒化水素化シリコン
膜5002bを50〜200[nm](好ましくは100〜
150[nm])の厚さに積層形成する。本実施例では下地
膜5002を2層構造として示したが、前記絶縁膜の単
層膜または2層以上積層させた構造として形成しても良
い。
【0062】島状半導体層5003〜5006は、非晶
質構造を有する半導体膜をレーザー結晶化法や公知の熱
結晶化法を用いて作製した結晶質半導体膜で形成する。
この島状半導体層5003〜5006の厚さは25〜8
0[nm](好ましくは30〜60[nm])の厚さで形成す
る。結晶質半導体膜の材料に限定はないが、好ましくは
シリコンまたはシリコンゲルマニウム(SiGe)合金
などで形成すると良い。
【0063】レーザー結晶化法で結晶質半導体膜を作製
するには、パルス発振型または連続発光型のエキシマレ
ーザーやYAGレーザー、YVO4レーザーを用いる。
これらのレーザーを用いる場合には、レーザー発振器か
ら放射されたレーザー光を光学系で線状に集光し半導体
膜に照射する方法を用いると良い。結晶化の条件は実施
者が適宣選択するものであるが、エキシマレーザーを用
いる場合はパルス発振周波数300[Hz]とし、レーザー
エネルギー密度を100〜400[mJ/cm2](代表的には
200〜300[mJ/cm2])とする。また、YAGレーザ
ーを用いる場合にはその第2高調波を用いパルス発振周
波数30〜300[Hz]とし、レーザーエネルギー密度を
300〜600[mJ/cm2](代表的には350〜500[mJ
/cm2])とすると良い。そして幅100〜1000[μ
m]、例えば400[μm]で線状に集光したレーザー光を
基板全面に渡って照射し、この時の線状レーザー光の重
ね合わせ率(オーバーラップ率)を50〜90[%]とし
て行う。
【0064】次いで、島状半導体層5003〜5006
を覆うゲート絶縁膜5007を形成する。ゲート絶縁膜
5007はプラズマCVD法またはスパッタ法を用い、
厚さを40〜150[nm]としてシリコンを含む絶縁膜で
形成する。本実施例では、120[nm]の厚さで酸化窒化
シリコン膜で形成する。勿論、ゲート絶縁膜はこのよう
な酸化窒化シリコン膜に限定されるものでなく、他のシ
リコンを含む絶縁膜を単層または積層構造として用いて
も良い。例えば、酸化シリコン膜を用いる場合には、プ
ラズマCVD法でTEOS(Tetraethyl Orthosilicat
e)とO2とを混合し、反応圧力40[Pa]、基板温度30
0〜400[℃]とし、高周波(13.56[MHz])、電
力密度0.5〜0.8[W/cm2]で放電させて形成するこ
とができる。このようにして作製される酸化シリコン膜
は、その後400〜500[℃]の熱アニールによりゲー
ト絶縁膜として良好な特性を得ることができる。
【0065】そして、ゲート絶縁膜5007上にゲート
電極を形成するための第1の導電膜5008と第2の導
電膜5009とを形成する。本実施例では、第1の導電
膜5008をTaで50〜100[nm]の厚さに形成し、
第2の導電膜5009をWで100〜300[nm]の厚さ
に形成する。
【0066】Ta膜はスパッタ法で、Taのターゲット
をArでスパッタすることにより形成する。この場合、
Arに適量のXeやKrを加えると、Ta膜の内部応力
を緩和して膜の剥離を防止することができる。また、α
相のTa膜の抵抗率は20[μΩcm]程度でありゲート電
極に使用することができるが、β相のTa膜の抵抗率は
180[μΩcm]程度でありゲート電極とするには不向き
である。α相のTa膜を形成するために、Taのα相に
近い結晶構造をもつ窒化タンタルを10〜50[nm]程度
の厚さでTaの下地に形成しておくとα相のTa膜を容
易に得ることができる。
【0067】W膜を形成する場合には、Wをターゲット
としたスパッタ法で形成する。その他に6フッ化タング
ステン(WF6)を用いる熱CVD法で形成することも
できる。いずれにしてもゲート電極として使用するため
には低抵抗化を図る必要があり、W膜の抵抗率は20
[μΩcm]以下にすることが望ましい。W膜は結晶粒を大
きくすることで低抵抗率化を図ることができるが、W中
に酸素などの不純物元素が多い場合には結晶化が阻害さ
れ高抵抗化する。このことより、スパッタ法による場
合、純度99.9999[%]のWターゲットを用い、さ
らに成膜時に気相中からの不純物の混入がないように十
分配慮してW膜を形成することにより、抵抗率9〜20
[μΩcm]を実現することができる。
【0068】なお、本実施例では、第1の導電膜500
8をTa、第2の導電膜5009をWとしたが、特に限
定されず、いずれもTa、W、Ti、Mo、Al、Cu
などから選ばれた元素、または前記元素を主成分とする
合金材料もしくは化合物材料で形成してもよい。また、
リン等の不純物元素をドーピングした多結晶シリコン膜
に代表される半導体膜を用いてもよい。本実施例以外の
他の組み合わせの一例で望ましいものとしては、第1の
導電膜5008を窒化タンタル(TaN)で形成し、第
2の導電膜5009をWとする組み合わせ、第1の導電
膜5008を窒化タンタル(TaN)で形成し、第2の
導電膜5009をAlとする組み合わせ、第1の導電膜
5008を窒化タンタル(TaN)で形成し、第2の導
電膜5009をCuとする組み合わせが挙げられる。
【0069】次に、レジストによるマスク5010を形
成し、電極及び配線を形成するための第1のエッチング
処理を行う。本実施例ではICP(Inductively Couple
d Plasma:誘導結合型プラズマ)エッチング法を用い、
エッチング用ガスにCF4とCl2を混合し、1[Pa]の圧
力でコイル型の電極に500[W]のRF(13.56[MH
z])電力を投入してプラズマを生成して行う。基板側
(試料ステージ)にも100[W]のRF(13.56[MH
z])電力を投入し、実質的に負の自己バイアス電圧を印
加する。CF4とCl2を混合した場合にはW膜及びTa
膜とも同程度にエッチングされる。
【0070】上記エッチング条件では、レジストによる
マスクの形状を適したものとすることにより、基板側に
印加するバイアス電圧の効果により第1の導電層及び第
2の導電層の端部がテーパー形状となる。テーパー部の
角度は15〜45°となる。ゲート絶縁膜上に残渣を残
すことなくエッチングするためには、10〜20[%]程
度の割合でエッチング時間を増加させると良い。W膜に
対する酸化窒化シリコン膜の選択比は2〜4(代表的に
は3)であるので、オーバーエッチング処理により、酸
化窒化シリコン膜が露出した面は20〜50[nm]程度エ
ッチングされることになる。こうして、第1のエッチン
グ処理により第1の導電層と第2の導電層から成る第1
の形状の導電層5011〜5016(第1の導電層50
11a〜5016aと第2の導電層5011b〜501
6b)を形成する。このとき、ゲート絶縁膜5007に
おいては、第1の形状の導電層5011〜5016で覆
われない領域は20〜50[nm]程度エッチングされ薄く
なった領域が形成される(図4(A))。
【0071】そして、第1のドーピング処理を行いN型
を付与する不純物元素を添加する。ドーピングの方法は
イオンドープ法もしくはイオン注入法で行えば良い。イ
オンドープ法の条件はドーズ量を1×1013〜5×10
14[atoms/cm2]とし、加速電圧を60〜100[keV]とし
て行う。N型を付与する不純物元素として15族に属す
る元素、典型的にはリン(P)または砒素(As)を用
いるが、ここではリン(P)を用いる。この場合、導電
層5011〜5015がN型を付与する不純物元素に対
するマスクとなり、自己整合的に第1の不純物領域50
17〜5025が形成される。第1の不純物領域501
7〜5025には1×1020〜1×1021[atoms/cm3]
の濃度範囲でN型を付与する不純物元素を添加する(図
4(B))。
【0072】次に、図4(C)に示すように、レジスト
マスクは除去しないまま、第2のエッチング処理を行
う。エッチングガスにCF4とCl2とO2とを用い、W
膜を選択的にエッチングする。この時、第2のエッチン
グ処理により第2の形状の導電層5026〜5031
(第1の導電層5026a〜5031aと第2の導電層
5026b〜5031b)を形成する。このとき、ゲー
ト絶縁膜5007においては、第2の形状の導電層50
26〜5031で覆われない領域はさらに20〜50[n
m]程度エッチングされ薄くなった領域が形成される。
【0073】W膜やTa膜のCF4とCl2の混合ガスに
よるエッチング反応は、生成されるラジカルまたはイオ
ン種と反応生成物の蒸気圧から推測することができる。
WとTaのフッ化物と塩化物の蒸気圧を比較すると、W
のフッ化物であるWF6が極端に高く、その他のWC
5、TaF5、TaCl5は同程度である。従って、C
4とCl2の混合ガスではW膜及びTa膜共にエッチン
グされる。しかし、この混合ガスに適量のO2を添加す
るとCF4とO2が反応してCOとFになり、Fラジカル
またはFイオンが多量に発生する。その結果、フッ化物
の蒸気圧が高いW膜のエッチング速度が増大する。一
方、TaはFが増大しても相対的にエッチング速度の増
加は少ない。また、TaはWに比較して酸化されやすい
ので、O2を添加することでTaの表面が酸化される。
Taの酸化物はフッ素や塩素と反応しないためさらにT
a膜のエッチング速度は低下する。従って、W膜とTa
膜とのエッチング速度に差を作ることが可能となりW膜
のエッチング速度をTa膜よりも大きくすることが可能
となる。
【0074】そして、図5(A)に示すように第2のド
ーピング処理を行う。この場合、第1のドーピング処理
よりもドーズ量を下げて高い加速電圧の条件としてN型
を付与する不純物元素をドーピングする。例えば、加速
電圧を70〜120[keV]とし、1×1013[atoms/cm2]
のドーズ量で行い、図4(B)で島状半導体層に形成さ
れた第1の不純物領域の内側に新たな不純物領域を形成
する。ドーピングは、第2の形状の導電層5026〜5
030を不純物元素に対するマスクとして用い、第1の
導電層5026a〜5030aの下側の領域にも不純物
元素が添加されるようにドーピングする。こうして、第
3の不純物領域5032〜5036が形成される。この
第3の不純物領域5032〜5036に添加されたリン
(P)の濃度は、第1の導電層5026a〜5030a
のテーパー部における膜厚に従って緩やかな濃度勾配を
有している。なお、第1の導電層5026a〜5030
aのテーパー部と重なる半導体層において、第1の導電
層5026a〜5030aのテーパー部の端部から内側
に向かって若干、不純物濃度が低くなっているものの、
ほぼ同程度の濃度である。
【0075】図5(B)に示すように第3のエッチング
処理を行う。エッチングガスにCHF6を用い、反応性
イオンエッチング法(RIE法)を用いて行う。第3の
エッチング処理により、第1の導電層5026a〜50
31aのテーパー部を部分的にエッチングして、第1の
導電層が半導体層と重なる領域が縮小される。第3のエ
ッチング処理によって、第3の形状の導電層5037〜
5042(第1の導電層5037a〜5042aと第2
の導電層5037b〜5042b)を形成する。このと
き、ゲート絶縁膜5007においては、第3の形状の導
電層5037〜5042で覆われない領域はさらに20
〜50[nm]程度エッチングされ薄くなった領域が形成さ
れる。
【0076】第3のエッチング処理によって、第3の不
純物領域5032〜5036においては、第1の導電層
5037a〜5041aと重なる第3の不純物領域50
32a〜5036aと、第1の不純物領域と第3の不純
物領域との間の第2の不純物領域5032b〜5036
bとが形成される。
【0077】そして、図5(C)に示すように、Pチャ
ネル型TFTを形成する島状半導体層5004、500
6に第1の導電型とは逆の導電型である第4の不純物領
域5043〜5054を形成するための第3のドーピン
グを行う。第3の形状の導電層5038b、5041b
を不純物元素に対するマスクとして用い、自己整合的に
不純物領域を形成する。このとき、Nチャネル型TFT
を形成する島状半導体層5003、5005及び配線部
5042はレジストマスク5200で全面を被覆してお
く。不純物領域5043〜5054にはそれぞれ異なる
濃度でリンが添加されているが、ジボラン(B26)を
用いたイオンドープ法で形成し、そのいずれの領域にお
いても不純物濃度が2×1020〜2×1021[atoms/c
m3]となるようにする。
【0078】以上までの工程でそれぞれの島状半導体層
に不純物領域が形成される。島状半導体層と重なる第3
の形状の導電層5037〜5041がゲート電極として
機能する。また、5042は島状のソース信号線として
機能する。
【0079】レジストマスク5200を除去した後、導
電型の制御を目的として、それぞれの島状半導体層に添
加された不純物元素を活性化する工程を行う。この工程
はファーネスアニール炉を用いる熱アニール法で行う。
その他に、レーザーアニール法、またはラピッドサーマ
ルアニール法(RTA法)を適用することができる。熱
アニール法では酸素濃度が1[ppm]以下、好ましくは
0.1[ppm]以下の窒素雰囲気中で400〜700
[℃]、代表的には500〜600[℃]で行うものであ
り、本実施例では500[℃]で4時間の熱処理を行う。
ただし、第3の形状の導電層5037〜5042に用い
た配線材料が熱に弱い場合には、配線等を保護するため
層間絶縁膜(シリコンを主成分とする)を形成した後で
活性化を行うことが好ましい。
【0080】さらに、3〜100[%]の水素を含む雰囲
気中で、300〜450[℃]で1〜12時間の熱処理を
行い、島状半導体層を水素化する工程を行う。この工程
は熱的に励起された水素により半導体層のダングリング
ボンドを終端する工程である。水素化の他の手段とし
て、プラズマ水素化(プラズマにより励起された水素を
用いる)を行っても良い。
【0081】次いで、図6(A)に示すように、第1の
層間絶縁膜5055を無機絶縁材料により形成する。な
お、本実施例では、酸化窒化シリコン膜からなる第1の
層間絶縁膜5055を100〜200[nm]の厚さで形成
する。さらに、その上に有機絶縁物材料から成る第2の
層間絶縁膜5056を形成した後、第1の層間絶縁膜5
055、第2の層間絶縁膜5056、及びゲート絶縁膜
5007に対してコンタクトホールを形成し、各配線
(接続配線、信号線を含む)5057〜5062、50
64をパターニング形成した後、接続配線5062に接
する画素電極5063をパターニング形成する。
【0082】第2の層間絶縁膜5056としては、有機
樹脂を材料とする膜を用い、その有機樹脂としてはポリ
イミド、ポリアミド、アクリル、BCB(ベンゾシクロ
ブテン)等を使用することができる。特に、第2の層間
絶縁膜5056は平坦化の意味合いが強いので、平坦性
に優れたアクリルが好ましい。本実施例ではTFTによ
って形成される段差を十分に平坦化しうる膜厚でアクリ
ル膜を形成する。好ましくは1〜5[μm](さらに好ま
しくは2〜4[μm])とすれば良い。
【0083】コンタクトホールの形成は、ドライエッチ
ングまたはウエットエッチングを用い、N型の不純物領
域5017、5018、5021、5023またはP型
の不純物領域5043〜5054に達するコンタクトホ
ール、配線5042に達するコンタクトホール、電流供
給線に達するコンタクトホール(図示せず)、及びゲー
ト電極に達するコンタクトホール(図示せず)をそれぞ
れ形成する。
【0084】また、配線(接続配線、信号線を含む)5
057〜5062、5064として、Ti膜を100[n
m]、Tiを含むアルミニウム膜を300[nm]、Ti膜1
50[nm]をスパッタ法で連続形成した3層構造の積層膜
を所望の形状にパターニングしたものを用いる。勿論、
他の導電膜を用いても良い。
【0085】また、本実施例では、画素電極5063と
してITO膜を110[nm]の厚さに形成し、パターニン
グを行った。画素電極5063を接続配線5062と接
して重なるように配置することでコンタクトを取ってい
る。また、酸化インジウムに2〜20[%]の酸化亜鉛
(ZnO)を混合した透明導電膜を用いても良い。この
画素電極5063がEL素子の陽極となる。(図6
(A))なお、検出の関係で画素電極面積に対して配線
領域の面積が多くなると誤差が多くなるため画素エリア
の比は、高い方が良い。又、表示素子においては、高開
口率が求められるために両者の要求は合致している。
【0086】ここまで形成したら、本発明の検査方法及
び検査装置を用いて本発明の実施の形態で説明したよう
に素子基板の検査を行う。また、ここまで形成した本実
施例における発光装置の画素部の上面図を図7(A)
に、回路図を図7(B)に示す。なお、図7(A)及び
図7(B)では、共通の符号を用いるので互いに参照す
ればよい。
【0087】スイッチング用TFT702のソースはソ
ース配線715に接続され、ドレイン領域はドレイン配
線705に接続される。また、ドレイン配線705は電
流制御用TFT706のゲート電極707に電気的に接
続される。また、電流制御用TFT706のソースは電
流供給線716に電気的に接続され、ドレイン領域はド
レイン配線717に電気的に接続される。また、ドレイ
ン配線717は点線で示される画素電極(陽極)718
に電気的に接続される。
【0088】このとき、719で示される領域には保持
容量が形成される。保持容量719は、電流供給線71
6と電気的に接続された半導体膜720、ゲート絶縁膜
と同一層の絶縁膜(図示せず)及びゲート電極707と
の間で形成される。また、ゲート電極707、第1層間
絶縁膜と同一の層(図示せず)及び電流供給線716で
形成される容量も保持容量として用いることが可能であ
る。
【0089】さらに本実施例において用いる対向検出基
板の上面図を図8に示す。なお、本実施例において用い
る対向検出基板は、電磁波を透過しやすい材料としてガ
ラス、石英を用いればよい。なお、本実施例では電磁波
として0.1〜100nmの波長の電磁波である軟エッ
クス線を用いる。また、対向検出基板は、本実施例で説
明した素子基板の作製と同様の方法を用いて作製するこ
とができる。ただし、対向検出基板に形成された対向検
出電極は、素子基板の画素電極を形成させた材料とは異
なり、ベリリウム、アルミニウムからなり、軟X線を透
過しやすい材料を用いるとよい。また、これらの材料
は、各対向部全面にベタに形成しても良いが、ストライ
プ状に形成しても、メッシュ状に形成しても良い。
【0090】なお、対向検出基板を別の低温成膜プロセ
スにより作製した場合には、ガラス、石英の他に塩化ビ
ニルやアクリルといった有機樹脂を用いることができ
る。
【0091】801は検査用TFTであり、検査用TF
T801のソース領域802はソース配線803により
対向検出電極に接続され、空気中の気体に軟エックス線
が照射され、電気的通路が生じたときに素子基板の画素
電極と電気的に接続される。また、検査用TFT801
のドレイン領域804はドレイン配線(805a及び8
05b)に接続され、外部に設けられた電流計(図示せ
ず)に電気的に接続される。
【0092】なお、軟X線が気体に照射されると気体は
電離するが、本発明における電離とは、電流が画素電極
から、電離された気体中を介して対向検出電極に流れる
程度に電離することをいう。
【0093】また、ゲート電極806は、ゲート線80
7に接続され、対向検出電極は、808に点線で示され
る領域である。
【0094】画素電極を有する素子基板を形成させた
ら、以下に示すように素子基板の検査を行う。まず、素
子基板901と対向検出基板902を図9に示すように
上下に備え検査を行う。なお、本実施例では、素子基板
901と対向検出基板902を図9に示すような配置と
し、対向検出基板の上方から電磁波を照射して、空気を
電離させる構成としたが、本発明はこれに限られること
はなく空気が電離され、これにより素子基板901と対
向検出基板902との間に電流を流すことのできる電気
的な通路を形成させることができればよい。
【0095】電磁波源903から対向検出基板902に
軟X線を照射すると、対向検出基板902を軟X線が透
過して、対向検出基板902と素子基板901の間にあ
る空気中に軟X線が照射される。図9において907で
示されるように空気が軟X線により電離されることによ
り見かけの抵抗が形成される。
【0096】これにより、空気中に電気的な通路が形成
され、素子基板901上の選択された画素にビデオ信号
が入力されたときに画素電極904に流れる電流が、こ
の電気的な通路を通り対向検出基板902上の対向検出
電極905に入力される。
【0097】ここで入力された電流は、対向検出電極9
05と接続された検査用TFT(図示せず)のソース領
域からドレイン領域を経て、ドレイン配線により外部の
電流計906に入力される。外部の電流計により、素子
基板901上の画素にビデオ信号が入力されたとき
(白)と、入力されていないとき(黒)に画素電極に流
れるそれぞれの電流量を検出し、これを白黒の比として
示すことにより、素子基板901上のTFTの品質を評
価する。そして、ある基準値よりも低い品質のものをは
ずしてEL素子形成のプロセスを行う。更に、不良の原
因や不良の程度によっては、リペア工程により修復させ
て以降の工程に流すことも可能である。
【0098】次に、図6(B)に示すように、珪素を含
む絶縁膜(本実施例では酸化珪素膜)を500[nm]の厚
さに形成し、画素電極5063に対応する位置に開口部
を形成して、バンクとして機能する第3の層間絶縁膜5
065を形成する。開口部を形成する際、ウエットエッ
チング法を用いることで容易にテーパー形状の側壁とす
ることができる。開口部の側壁が十分になだらかでない
と段差に起因するEL層の劣化が顕著な問題となってし
まうため、注意が必要である。
【0099】次に、EL層5066及び陰極(MgAg
電極)5067を、真空蒸着法を用いて大気解放しない
で連続形成する。なお、EL層5066の膜厚は80〜
200[nm](典型的には100〜120[nm])、陰極5
067の厚さは180〜300[nm](典型的には200
〜250[nm])とすれば良い。
【0100】この工程では、赤色に対応する画素、緑色
に対応する画素及び青色に対応する画素に対して順次、
EL層5066及び陰極5067を形成する。但し、E
L層5066は溶液に対する耐性に乏しいためフォトリ
ソグラフィ技術を用いずに各色個別に形成しなくてはな
らない。そこで、メタルマスクを用いて所望の画素以外
を隠し、必要箇所だけ選択的にEL層5066及び陰極
5067を形成する蒸着法などの方法を用いるのが好ま
しい。
【0101】即ち、まず赤色に対応する画素以外を全て
隠すマスクをセットし、そのマスクを用いて赤色発光の
EL層5066を選択的に形成する。次いで、緑色に対
応する画素以外を全て隠すマスクをセットし、そのマス
クを用いて緑色発光のEL層5066を選択的に形成す
る。次いで、同様に青色に対応する画素以外を全て隠す
マスクをセットし、そのマスクを用いて青色発光のEL
層5066を選択的に形成する。なお、ここでは全て異
なるマスクを用いるように記載しているが、同じマスク
を使いまわしても構わない。
【0102】ここではRGBに対応した3種類のEL素
子を形成する方式を用いたが、白色発光のEL素子とカ
ラーフィルタを組み合わせた方式、青色または青緑発光
のEL素子と蛍光体(蛍光性の色変換層:CCM)とを
組み合わせた方式、陰極(対向電極)に透明電極を利用
してRGBに対応したEL素子を重ねる方式などを用い
ても良い。
【0103】なお、EL層5066を形成する材料とし
ては公知の材料を用いることができる。公知の材料とし
ては、駆動電圧を考慮すると有機材料を用いるのが好ま
しい。例えば正孔注入層、正孔輸送層、発光層及び電子
注入層からなる4層をEL層とすれば良い。
【0104】次に、同じゲート信号線にゲート電極が接
続されたスイッチング用TFTを有する画素(同じライ
ンの画素)上に、メタルマスクを用いて対向電極506
7を形成する。なお本実施例では対向電極5067には
陰極材料であるMgAgを用いたが、本発明はこれに限
定されない。対向電極5067として他の公知の材料を
用いても良い。
【0105】最後に、窒化珪素膜からなるパッシベーシ
ョン膜5068を300[nm]の厚さに形成する。パッシ
ベーション膜5068を形成しておくことで、EL層5
066を水分等から保護することができ、EL素子の信
頼性をさらに高めることができる。
【0106】こうして図6(B)に示すような構造の発
光装置が完成する。なお、本実施例における発光装置の
作成工程においては、回路の構成及び工程の関係上、ゲ
ート電極を形成している材料であるTa、Wによってソ
ース信号線を形成し、ソース、ドレイン電極を形成して
いる配線材料であるAlによってゲート信号線を形成し
ているが、異なる材料を用いても良い。
【0107】ところで、本実施例の発光装置は、画素部
だけでなく駆動回路部にも最適な構造のTFTを配置す
ることにより、非常に高い信頼性を示し、動作特性も向
上しうる。また結晶化工程においてNi等の金属触媒を
添加し、結晶性を高めることも可能である。それによっ
て、ソース信号線駆動回路の駆動周波数を10[MHz]以
上にすることが可能である。
【0108】まず、極力動作速度を落とさないようにホ
ットキャリア注入を低減させる構造を有するTFTを、
駆動回路部を形成するCMOS回路のNチャネル型TF
Tとして用いる。なお、ここでいう駆動回路としては、
シフトレジスタ、バッファ、レベルシフタ、線順次駆動
におけるラッチ、点順次駆動におけるトランスミッショ
ンゲートなどが含まれる。
【0109】本実施例の場合、Nチャネル型TFTの活
性層は、ソース領域、ドレイン領域、ゲート絶縁膜を間
に挟んでゲート電極と重なるオーバーラップLDD領域
(L OV領域)、ゲート絶縁膜を間に挟んでゲート電極と
重ならないオフセットLDD領域(LOFF領域)及びチ
ャネル形成領域を含む。
【0110】また、CMOS回路のPチャネル型TFT
は、ホットキャリア注入による劣化が殆ど気にならない
ので、特にLDD領域を設けなくても良い。勿論、Nチ
ャネル型TFTと同様にLDD領域を設け、ホットキャ
リア対策を講じることも可能である。
【0111】その他、駆動回路において、チャネル形成
領域を双方向に電流が流れるようなCMOS回路、即
ち、ソース領域とドレイン領域の役割が入れ替わるよう
なCMOS回路が用いられる場合、CMOS回路を形成
するNチャネル型TFTは、チャネル形成領域の両サイ
ドにチャネル形成領域を挟む形でLDD領域を形成する
ことが好ましい。このような例としては、点順次駆動に
用いられるトランスミッションゲートなどが挙げられ
る。また駆動回路において、オフ電流を極力低く抑える
必要のあるCMOS回路が用いられる場合、CMOS回
路を形成するNチャネル型TFTは、LOV領域を有して
いることが好ましい。このような例としては、やはり、
点順次駆動に用いられるトランスミッションゲートなど
が挙げられる。
【0112】なお、実際には図6(B)の状態まで完成
したら、さらに外気に曝されないように、気密性が高
く、脱ガスの少ない保護フィルム(ラミネートフィルム
等)や透光性のシーリング材でパッケージング(封入)
することが好ましい。その際、シーリング材の内部を不
活性雰囲気にしたり、内部に吸湿性材料(例えば酸化バ
リウム)を配置したりするとEL素子の信頼性が向上す
る。
【0113】また、パッケージング等の処理により気密
性を高めたら、基板上に形成された素子又は回路から引
き回された端子と外部信号端子とを接続するためのコネ
クター(フレキシブルプリントサーキット:FPC)を
取り付けて製品として完成させる。このような出荷でき
る状態にまでした状態を本明細書中では発光装置とい
う。
【0114】〔実施例2〕次に、本発明を用いて検査を
行う素子基板の画素部の構造において、実施例1で示し
たのと異なる構造を有する場合について図10を用いて
説明する。
【0115】画素部1001において、ソース信号線駆
動回路に接続されたソース信号線(S1〜Sx)、FP
Cを介して発光装置の外部の電源に接続された電流供給
線(V1〜Vx)、書き込み用ゲート信号線駆動回路に
接続された書き込み用ゲート信号線(第1のゲート信号
線)(Ga1〜Gay)、消去用ゲート信号線駆動回路
に接続された消去用ゲート信号線(第2のゲート信号
線)(Ge1〜Gey)が画素部1001に設けられて
いる。
【0116】ソース信号線(S1〜Sx)と、電流供給
線(V1〜Vx)と、書き込み用ゲート信号線(Ga1
〜Gay)と、消去用ゲート信号線(Ge1〜Gey)
とを備えた領域が画素1005である。画素部1001
にはマトリクス状に複数の画素1005が配列されるこ
とになる。本実施例に示す素子基板は、実施例1の構成
と組み合わせて実施することが可能である。
【0117】〔実施例3〕本実施例では、本発明の検査
を行う場合に実施例1で示したのとは異なる対向検出基
板を用いて検査を行う方法について図11を用いて説明
する。
【0118】図11において、1101は電磁波の中で
も0.1〜100nmの波長を有する軟X線を発生させ
る電磁波源であり、電磁波源1101には電源1104
が接続されている。
【0119】電磁波源1101から放射された軟X線
は、遮蔽板1105の対象面上に相応した微細な穴を通
過して対向検出基板1102に照射され、その他の部分
は遮蔽板1105により遮蔽される。なお、遮蔽板11
05は、軟X線を充分に遮蔽できる材料で形成されてい
る。そして、軟X線は対向検出基板1102を透過して
対向検出基板1102と素子基板1103の間に位置す
る空気中に照射される。なお、本実施例で用いる対向検
出基板1102は、実施例1で用いたようなマトリクス
状に形成された対向部ごとに検査用TFTおよび対向検
出電極が形成されているものとは異なり、絶縁体上に金
属等の導体からなる膜形成させ、全面が対向検出電極と
して形成されている。なお、導体からなる膜は、全面ベ
タ状である必要はなく、ストライプ状、もしくはメッシ
ュ状に形成されていても良い。
【0120】また、対向検出基板1102は、素子基板
1103上に重なるようにのせて検査を行うことができ
る。
【0121】なお、対向検出電極を形成する導体として
は、ベリリウムやアルミニウムといった軟X線の透過率
の高い金属材料を用いると良い。また、遮蔽板1105
は、軟X線を遮蔽させるものであればよい。例えば、鉛
ガラスのような軟X線の透過率の低い材料を用い、軟X
線を照射させる部分に穴を開けて使用してもよい。
【0122】そして、本実施例においては、電磁波源1
101及び遮蔽板1105の下方に位置する対向検出基
板1102及び素子基板1103を同時にずらしながら
対向検出基板1102と素子基板1103の間に存在す
る空気中に軟X線を照射する。すなわち、ここでは、素
子基板1103は、対向検出基板1102と連動してい
る。
【0123】軟X線が対向検出基板1102を透過して
対向検出基板1102と素子基板1103の間に存在す
る空気中に照射されることで、対向検出基板1102と
素子基板1103間に電気的な通路が形成され、これに
より素子基板1103上に形成された画素が有する画素
電極と対向検出基板1102上に形成された対向検出電
極とに流れる電流値の測定を行うことができる。
【0124】なお、ここでは、対向検出基板1102と
素子基板1103を連動させて素子基板を検査する構成
を示したが、これらを固定させ、電磁波源のみを移動さ
せる構成にすることも可能である。
【0125】測定方法及び評価方法に関しては、実施例
1と同様の方法を用いれば良い。なお、本実施例の構成
は、実施例1及び実施例2の構成と組み合わせて実施す
ることが可能である。
【0126】〔実施例4〕本実施例では、本発明の検査
を行う場合に実施例1及び実施例3で示したのとは異な
る対向検出基板を用いて検査を行う方法について図12
を用いて説明する。
【0127】図12において、1201は電磁波の中で
も0.01〜100nmの波長を有するX線を発生させ
る電磁波源であり、電磁波源1201には電源1204
が接続されている。
【0128】電磁波源1201から放射されたX線は、
対向検出基板1202に集められた後、対向検出基板1
202を透過して素子基板1203上に放射される。こ
こで、対向検出基板1202上に形成される対向検出電
極に用いられる材料としては、X線の透過率の高いベリ
リウムやアルミニウムといった材料を用いると良い。
【0129】本実施例では、電磁波源1201と対向検
出基板1202の下方に素子基板1203が備えられて
おり、素子基板1203の各画素を検査するたびに素子
基板1203を移動させる。また、ミラー1205は、
X線を集光させる働きを有する。すなわち、本実施例に
おいて電磁波源1201と対向検出基板1202は固定
されており、素子基板1203が、異なる画素を検査す
る度に移動する構成になっている。
【0130】そして、X線が対向検出基板1202と素
子基板1203の間に存在する空気中に照射されること
で、対向検出基板1202と素子基板1203との間に
電気的な通路が形成され、これにより素子基板1203
上に形成された画素が有する画素電極から対向検出基板
1202上の対向検出電極に流れる電流値の測定を行う
ことができる。本実施例においては、対向検出基板12
02を透過したX線が素子基板1203上の測定したい
画素に照射されるために、所望の位置に電気的な通路を
形成することができるため、より正確に電流値を測定す
ることができる。
【0131】なお、ここでは、素子基板1203が移動
する構成を示したが、素子基板1203を固定して、電
磁波源1201と対向検出基板1202を連動させて検
査する構成にすることも可能である。また、この対向検
出基板1202をリング状にしてX線が通過するような
形状にしても良いし、近傍に単なる電極を備えても良
い。
【0132】本実施例においては、測定方法及び評価方
法は、実施例1と同様であるが、X線を集めるのが困難
な場合には、必要に応じて周囲に反射率の高いミラーを
備えたり、キャピラリープレートなどを備えて、X線を
所望の位置に照射しやすい環境にすることも可能であ
る。また、対向検出基板1202と素子基板間の距離は
極力近い方が好ましい。なお、本実施例の構成は、実施
例1〜実施例3の構成と自由に組み合わせて実施するこ
とが可能である。
【0133】〔実施例5〕実施例1〜実施例4では、素
子基板として表面にTFTが形成された基板を例示した
が、本発明はTFTの代わりに半導体基板に形成された
MOSトランジスタを用いた場合においても実施するこ
とができる。例えば、MOSトランジスタが形成された
半導体基板(典型的にはシリコンウェハ)も素子基板と
して検査することが可能である。
【0134】なお、本実施例の素子基板を検査するにあ
たって、発明の実施の形態、実施例3もしくは実施例4
に示された検査方法のいずれの構成を用いることができ
る。
【0135】〔実施例6〕本実施例では、本発明の表示
パネルにFPCやTAB等のコネクターを接続し、実際
に製品として出荷することができる形体にした場合につ
いて図15、16により説明する。
【0136】図15において、1801は本発明の検査
方法をパスした画素部であり、複数の画素が設けられて
いる。
【0137】1802はソース信号線駆動回路、180
3はゲート信号線駆動回路である。ゲート信号線駆動回
路1803から出力された選択信号によって、ソース信
号線駆動回路1802から出力されたビデオ信号が画素
部1801の指定された画素に入力される。ビデオ信号
はデジタルでもアナログでもどちらでも良い。またソー
ス信号線駆動回路1802とゲート信号線駆動回路18
03はいくつ設けられていても良い。
【0138】ソース信号線駆動回路1802及びゲート
信号線駆動回路1803からなる駆動回路と、画素部1
801と、画素部1801が有する配線及び駆動回路が
有する配線を外部へ接続するコネクターとを有するモジ
ュールを、本明細書ではOLEDパネル1807と呼
ぶ。OLEDパネル1807には、必ずしも駆動回路が
付けられている必要はなく、画素部1801と画素部1
801が有する配線は、別に形成されていても良い。
【0139】ここで、駆動回路と画素部1801とが別
の基板上に設けられFPCやTAB等のコネクターによ
り接続されているOLEDパネルを外付け型OLEDパ
ネルと呼び、駆動回路と画素部1801とが同じ基板上
に設けられているOLEDパネルを、一体型OLEDパ
ネルと呼ぶ。なお、図16(A)に外付け型OLEDパ
ネルを示し、図16(B)に一体型OLEDパネルを示
す。
【0140】図16(A)に外付け型OLEDパネルの
上面図を示す。基板1810上に画素部1801が設け
られており、画素部1801が有する配線はFPC18
11を介して、外付け用基板1812上に設けられたソ
ース信号線駆動回路1802とゲート信号線駆動回路1
803とに接続されている。そして外部接続用FPC1
812により、ソース信号線駆動回路1802及びゲー
ト信号線駆動回路1803と、画素部1801とが有す
る配線が外部へ接続されている。
【0141】図16(B)に一体型OLEDパネルの上
面図を示す。基板1810上に画素部1801、ソース
信号線駆動回路1802及びゲート信号線駆動回路18
03が設けられている。画素部1801、ソース信号線
駆動回路1802及びゲート信号線駆動回路1803が
有する配線は外部接続用FPC1812を介して、外部
へ接続されている。
【0142】図15において、1804はコントローラ
ーであり、駆動回路を駆動し、画素部に1801に画像
を表示させるための機能を有している。例えば、外部か
ら入力された画像情報を有する信号をソース信号線駆動
回路1802に入力したり、駆動回路が駆動するための
信号(例えばクロック信号(CLK)、スタートパルス
信号(SP))を生成したり、駆動回路や画素部180
1に電位を供給するための電源としての機能を有してい
る。
【0143】駆動回路と、画素部1801と、コントロ
ーラー1804と、画素部1801、駆動回路、及びコ
ントローラーがそれぞれ有する配線を外部へ接続するコ
ネクターとを有するモジュールを、本明細書ではOLE
Dモジュール1808と呼ぶ。OLEDモジュール18
08は、OLEDパネル1807に駆動回路及びコント
ローラー1804を付けたものである。
【0144】1805はマイコンであり、コントローラ
ー1804の駆動を制御している。マイコン1805
と、OLEDモジュール1808とを有するモジュール
を本明細書ではマイコン付きOLEDモジュール180
9と呼ぶ。
【0145】なお実際には、OLEDパネル1807、
OLEDモジュール1808またはマイコン付きOLE
Dモジュール1809の形体で製品として出荷される。
本明細書において、OLEDパネル1807、OLED
モジュール1808またはマイコン付きOLEDモジュ
ール1809を全て発光装置に含めるものとする。
【0146】なお、本実施例で示す発光装置は、実施例
1に示した作製方法及び検査方法を用いることができ、
また、実施例2と同様の画素部の構成を用いることがで
きる。また、実施例3または、実施例4に示した検査方
法により検査を行うことができ、実施例5に示す素子基
板を適用することもできる。
【0147】〔実施例7〕本発明は、大型基板上に複数
の素子基板を同時に形成する場合においても実施するこ
とができる。
【0148】なお、この場合には、素子基板とは別に形
成された駆動回路と対向検出基板と電磁波源を連動させ
て、検査したい素子基板上に移動させればよい。また、
素子基板のみを移動させて検査させても良い。
【0149】複数の素子基板を検査する際には、検査す
る度に検査する素子基板と素子基板に接続される駆動回
路を電気的に接続し直す必要がある。なお、この時用い
られる素子基板側の接続端子は、検査用の端子を予め設
けておいても良いが、最終的にFPCにより外部と接続
する際に用いる端子を用いることも可能である。
【0150】〔実施例8〕本発明の検査法を用いて検査
した後で作製された発光装置は、自発光型であるため液
晶ディスプレイに比べて明るい場所での視認性に優れ、
しかも視野角が広い。従って、様々な電気器具の表示部
に用いることができる。例えば、TV放送等を大画面で
鑑賞するには対角30インチ以上(典型的には40イン
チ以上)の電気器具(発光装置を筐体に組み込んだ電気
器具)の表示部として用いることができる。
【0151】なお、発光装置には、パソコン用ディスプ
レイ、TV放送受信用ディスプレイ、広告表示用ディス
プレイ等の全ての情報表示用ディスプレイが含まれる。
また、その他にも様々な電気器具の表示部として本発明
の検査方法を用いた発光装置を用いることができる。
【0152】その様な本発明の電気器具としては、ビデ
オカメラ、デジタルカメラ、ゴーグル型ディスプレイ
(ヘッドマウントディスプレイ)、ナビゲーションシス
テム、音響再生装置(カーオーディオ、オーディオコン
ポ等)、ノート型パーソナルコンピュータ、ゲーム機
器、携帯情報端末(モバイルコンピュータ、携帯電話、
携帯型ゲーム機または電子書籍等)、記録媒体を備えた
画像再生装置(具体的にはデジタルビデオディスク(D
VD)等の記録媒体を再生し、その画像を表示しうるデ
ィスプレイを備えた装置)などが挙げられる。特に、斜
め方向から見ることの多い携帯情報端末は視野角の広さ
が重要視されるため、発光装置を用いることが望まし
い。それら電気器具の具体例を図13、図14に示す。
【0153】図13(A)は表示用ディスプレイであ
り、筐体1301、支持台1302、表示部1303等
を含む。本発明の発光装置は表示部1303に用いるこ
とができる。発光装置は自発光型であるためバックライ
トが必要なく、液晶ディスプレイよりも薄い表示部とす
ることができる。
【0154】図13(B)はビデオカメラであり、本体
1311、表示部1312、音声入力部1313、操作
スイッチ1314、バッテリー1315、受像部131
6等を含む。本発明の発光装置は表示部1312に用い
ることができる。
【0155】図13(C)は頭部取り付け型の電気器具
の一部(右片側)であり、本体1321、信号ケーブル
1322、頭部固定バンド1323、スクリーン部13
24、光学系1325、表示部1326等を含む。本発
明の発光装置は表示部1326に用いることができる。
【0156】図13(D)は記録媒体を備えた画像再生
装置(具体的にはDVD再生装置)であり、本体133
1、記録媒体(DVD等)1332、操作スイッチ13
33、表示部(a)1334、表示部(b)1335等
を含む。表示部(a)1334は主として画像情報を表
示し、表示部(b)1335は主として文字情報を表示
するが、本発明の発光装置はこれら表示部(a)、
(b)1334、1335に用いることができる。な
お、記録媒体を備えた画像再生装置には家庭用ゲーム機
器なども含まれる。
【0157】図13(E)はゴーグル型ディスプレイ
(ヘッドマウントディスプレイ)であり、本体134
1、表示部1342、アーム部1343を含む。本発明
の発光装置は表示部1342に用いることができる。
【0158】図13(F)はパーソナルコンピュータで
あり、本体1351、筐体1352、表示部1353、
キーボード1354等を含む。本発明の発光装置は表示
部1353に用いることができる。
【0159】なお、将来的にEL材料の発光輝度が高く
なれば、出力した画像情報を含む光をレンズ等で拡大投
影してフロント型若しくはリア型のプロジェクターに用
いることも可能となる。
【0160】また、上記電気器具はインターネットやC
ATV(ケーブルテレビ)などの電子通信回線を通じて
配信された情報を表示することが多くなり、特に動画情
報を表示する機会が増してきている。EL材料の応答速
度は非常に高いため、発光装置は動画表示に好ましい。
【0161】また、発光装置は発光している部分が電力
を消費するため、発光部分が極力少なくなるように情報
を表示することが望ましい。従って、携帯情報端末、特
に携帯電話や音響再生装置のような文字情報を主とする
表示部に発光装置を用いる場合には、非発光部分を背景
として文字情報を発光部分で形成するように駆動するこ
とが望ましい。
【0162】ここで図14(A)は携帯電話であり、本
体1401、音声出力部1402、音声入力部140
3、表示部1404、操作スイッチ1405、アンテナ
1406を含む。本発明の発光装置は表示部1404に
用いることができる。なお、表示部1404は黒色の背
景に白色の文字を表示することで携帯電話の消費電力を
抑えることができる。また、周囲が暗い場合印可する電
圧を下げて、輝度を下げれば低電力化により有効であ
る。
【0163】また、図14(B)は音響再生装置、具体
的には車載用オーディオであり、本体1411、表示部
1412、操作スイッチ1413、1414を含む。本
発明の発光装置は表示部1412に用いることができ
る。また、本実施例では車載用オーディオを示すが、携
帯型や家庭用の音響再生装置に用いても良い。なお、表
示部1412は黒色の背景に白色の文字を表示すること
で消費電力を抑えられる。これは携帯型の音響再生装置
において特に有効である。
【0164】図14(C)はデジタルカメラであり、本
体1421、表示部(A)1422、接眼部1423、
操作スイッチ1424、表示部(B)1425、バッテ
リー1426を含む。本発明の発光装置は、表示部
(A)1422、表示部(B)1425にて用いること
ができる。また、表示部(B)1425を、主に操作用
パネルとして用いる場合、黒色の背景に白色の文字を表
示することで消費電力を抑えることができる。
【0165】また、本実施例にて示した電気器具におい
ては、消費電力を低減するための方法としては、外部の
明るさを感知するセンサ部を設け、暗い場所で使用する
際には、表示部の輝度を落とすなどの機能を付加するな
どといった方法が挙げられる。
【0166】以上の様に、本発明の適用範囲は極めて広
く、あらゆる分野の電気器具に用いることが可能であ
る。また、本実施例の電気器具は実施例1〜実施例7に
示したいずれの構成を適用しても良い。
【0167】
【発明の効果】本発明の検査方法によって、素子基板を
発光装置として完成させ実際に表示を行わなくても、素
子基板が良品か不良品かの区別をつけることが可能にな
り、不良品を以降の製造プロセスからはずすことができ
る。その結果、製造コストの低減及び歩留まりの向上に
寄与することができる。
【図面の簡単な説明】
【図1】 本発明の検査装置を示す図。
【図2】 本発明の素子基板及び対向検出基板の画素
構造を示す図。
【図3】 本発明の検査による評価法を示す図。
【図4】 発光装置を作製する方法を示す図。
【図5】 発光装置を作製する方法を示す図。
【図6】 発光装置を作製する方法を示す図。
【図7】 本発明を用いて検査した素子基板の上面
図。
【図8】 本発明に用いた対向検出基板の上面図。
【図9】 本発明の検査方法を示す図。
【図10】 発光装置の画素の回路図。
【図11】 本発明の対向検出基板の構成を示す図。
【図12】 本発明の対向検出基板の構成を示す図。
【図13】 発光装置を用いた電気器具。
【図14】 発光装置を用いた電気器具。
【図15】 本発明の検査法を用いて検査された発光装
置。
【図16】 本発明の検査法を用いて検査された発光装
置。

Claims (18)

    【特許請求の範囲】
  1. 【請求項1】電磁波源と、 対向検出基板とを有し、 前記電磁波源は、前記対向検出基板と検査される素子基
    板との間の気体を電離させるものであることを特徴とす
    る素子基板の検査装置。
  2. 【請求項2】請求項1において、前記電磁波源とは、
    0.01〜100nmの波長の電磁波またはX線を発生
    するものであることを特徴とする素子基板の検査装置。
  3. 【請求項3】請求項1または請求項2において、 前記対向検出基板と前記素子基板の間の電流を測定する
    手段を有することを特徴とする素子基板の検査装置。
  4. 【請求項4】請求項1乃至請求項3のいずれか一におい
    て、 前記対向検出基板が対向検出電極を有することを特徴と
    する素子基板の検査装置。
  5. 【請求項5】請求項4において、前記対向検出電極が
    0.01〜100nmの波長の電磁波またはX線を透過
    させる導体からなることを特徴とする素子基板の検査装
    置。
  6. 【請求項6】請求項5において、前記対向検出電極がベ
    リリウムまたはアルミニウムからなることを特徴とする
    素子基板の検査装置。
  7. 【請求項7】請求項1乃至請求項6のいずれか一におい
    て、 前記対向検出基板がTFTおよびTFTに接続した電極
    を複数有することを特徴とする素子基板の検査装置。
  8. 【請求項8】請求項1乃至請求項7のいずれか一におい
    て、 前記素子基板を電磁波源と素子基板上の検出位置が最短
    距離になるように移動させる手段を有することを特徴と
    する素子基板の検査装置。
  9. 【請求項9】請求項1乃至請求項7のいずれか一におい
    て、 前記対向検出基板および前記素子基板を前記電磁波源と
    前記素子基板上の検出位置及びそれに対応した対向検出
    電極の位置が最短距離になるように移動させる手段を有
    することを特徴とする素子基板の検査装置。
  10. 【請求項10】請求項1乃至請求項9のいずれか一に記
    載の素子基板の検査装置を用いて素子基板と対向検出基
    板の間の電流を測定し、前記素子基板の各画素電極の通
    電状態を検査することを特徴とする素子基板の検査方
    法。
  11. 【請求項11】電磁波源から電磁波を照射し、 前記対向検出基板と検査される素子基板との間の気体を
    電離させることを特徴とする素子基板の検査方法。
  12. 【請求項12】請求項11において、前記電磁波源から
    0.01〜100nmの波長の電磁波またはX線を発生
    させることを特徴とする素子基板の検査方法。
  13. 【請求項13】請求項11または請求項12において、 前記対向検出基板と前記素子基板の間の電流を測定する
    ことを特徴とする素子基板の検査方法。
  14. 【請求項14】請求項11乃至請求項13のいずれか一
    において、 前記素子基板を前記電磁波源と前記素子基板上の検出位
    置が最短距離になるように移動させることを特徴とする
    素子基板の検査方法。
  15. 【請求項15】請求項11乃至請求項17のいずれか一
    において、 前記対向検出基板および前記素子基板を前記電磁波源と
    前記素子基板上の検出位置及びそれに対応した前記対向
    検出電極の位置が最短距離になるように移動させること
    を特徴とする素子基板の検査方法。
  16. 【請求項16】半導体素子と接続された電極を有する素
    子基板を形成し、 前記素子基板を検査し、 前記半導体素子に接続された電極に接してEL層を形成
    し、 前記EL層に接した電極を形成する発光装置の作製方法
    であって、 前記素子検査は、電磁波源から電磁波を照射し、 前記素子基板と前記対向検出基板との間の気体を電離さ
    せ、 前記素子基板と前記対向検出基板の間の電流を測定し、 前記素子基板の各画素電極の通電状態を検査することを
    特徴とする発光装置の作製方法。
  17. 【請求項17】請求項16において、前記電磁波源から
    0.01〜100nmの波長の電磁波またはX線を発生
    させることを特徴とする発光装置の作製方法。
  18. 【請求項18】請求項16または請求項17に記載の作
    製方法で作製されたことを特徴とする発光装置。
JP2001169394A 2000-06-05 2001-06-05 検査装置、発光装置の作製方法 Expired - Fee Related JP4741110B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001169394A JP4741110B2 (ja) 2000-06-05 2001-06-05 検査装置、発光装置の作製方法

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2000168143 2000-06-05
JP2000-168143 2000-06-05
JP2000168143 2000-06-05
JP2001169394A JP4741110B2 (ja) 2000-06-05 2001-06-05 検査装置、発光装置の作製方法

Publications (3)

Publication Number Publication Date
JP2002123190A true JP2002123190A (ja) 2002-04-26
JP2002123190A5 JP2002123190A5 (ja) 2008-05-29
JP4741110B2 JP4741110B2 (ja) 2011-08-03

Family

ID=26593349

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001169394A Expired - Fee Related JP4741110B2 (ja) 2000-06-05 2001-06-05 検査装置、発光装置の作製方法

Country Status (1)

Country Link
JP (1) JP4741110B2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7295030B2 (en) 2004-11-08 2007-11-13 International Business Machines Corporation Thin film transistor tester and corresponding test method
US8927994B2 (en) 2002-05-13 2015-01-06 Semiconductor Energy Laboratory Co., Ltd. Display device
KR102350618B1 (ko) * 2021-05-31 2022-01-13 유정구 통합 led모듈 검사장치

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60143600A (ja) * 1983-11-24 1985-07-29 マツクス・プランク・ゲゼルシヤフト ツール フエールデルンク デア ビツセンシヤフテン エー フアウ ホットプラズマ発生装置
JPS60198579A (ja) * 1984-03-21 1985-10-08 株式会社半導体エネルギー研究所 半導体表示装置
US4575676A (en) * 1983-04-04 1986-03-11 Advanced Research And Applications Corporation Method and apparatus for radiation testing of electron devices
US5179279A (en) * 1991-01-25 1993-01-12 Rensselaer Polytechnic Institute Non-contact electrical pathway
US5202623A (en) * 1992-02-26 1993-04-13 Digital Equipment Corporation Laser-activated plasma chamber for non-contact testing
JPH05109484A (ja) * 1991-10-17 1993-04-30 Tohoku Pioneer Kk Elデイスプレイユニツト
JPH07140209A (ja) * 1993-09-20 1995-06-02 Fujitsu Ltd 回路配線基板の検査装置およびその検査方法
WO1999056137A1 (en) * 1998-04-27 1999-11-04 Exsight Electro-Optical Systems Ltd. Method and apparatus for testing interconnect networks

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4575676A (en) * 1983-04-04 1986-03-11 Advanced Research And Applications Corporation Method and apparatus for radiation testing of electron devices
JPS60143600A (ja) * 1983-11-24 1985-07-29 マツクス・プランク・ゲゼルシヤフト ツール フエールデルンク デア ビツセンシヤフテン エー フアウ ホットプラズマ発生装置
JPS60198579A (ja) * 1984-03-21 1985-10-08 株式会社半導体エネルギー研究所 半導体表示装置
US5179279A (en) * 1991-01-25 1993-01-12 Rensselaer Polytechnic Institute Non-contact electrical pathway
JPH05109484A (ja) * 1991-10-17 1993-04-30 Tohoku Pioneer Kk Elデイスプレイユニツト
US5202623A (en) * 1992-02-26 1993-04-13 Digital Equipment Corporation Laser-activated plasma chamber for non-contact testing
JPH07140209A (ja) * 1993-09-20 1995-06-02 Fujitsu Ltd 回路配線基板の検査装置およびその検査方法
WO1999056137A1 (en) * 1998-04-27 1999-11-04 Exsight Electro-Optical Systems Ltd. Method and apparatus for testing interconnect networks

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8927994B2 (en) 2002-05-13 2015-01-06 Semiconductor Energy Laboratory Co., Ltd. Display device
JP2015019074A (ja) * 2002-05-13 2015-01-29 株式会社半導体エネルギー研究所 半導体装置
US9165991B2 (en) 2002-05-13 2015-10-20 Semiconductor Energy Laboratory Co., Ltd. Display device
US9508756B2 (en) 2002-05-13 2016-11-29 Semiconductor Energy Laboratory Co., Ltd. Display device
US9966390B2 (en) 2002-05-13 2018-05-08 Semicondutcor Energy Laboratory Co., LTD. Display device
US7295030B2 (en) 2004-11-08 2007-11-13 International Business Machines Corporation Thin film transistor tester and corresponding test method
KR102350618B1 (ko) * 2021-05-31 2022-01-13 유정구 통합 led모듈 검사장치

Also Published As

Publication number Publication date
JP4741110B2 (ja) 2011-08-03

Similar Documents

Publication Publication Date Title
US7583094B2 (en) Method for fabricating light-emitting device through inspection
JP4849739B2 (ja) 表示パネルの作製方法
US11678519B2 (en) Display device, method of manufacturing display device, and electronic apparatus
KR100690044B1 (ko) 전자장치 구동방법
US7112817B2 (en) Electronic appliance including transistor having LDD region
US7317205B2 (en) Light emitting device and method of manufacturing a semiconductor device
JP2002151276A (ja) 表示装置及び電子機器
KR20030039312A (ko) 발광 장치
KR20030025873A (ko) 반도체 디바이스
JP2004054200A (ja) 半導体装置
JP4741110B2 (ja) 検査装置、発光装置の作製方法
JP5873623B2 (ja) 表示装置
JP4451477B2 (ja) 半導体装置の駆動方法
JP5105769B2 (ja) 半導体装置
JP4039930B2 (ja) 半導体装置
JP4043494B2 (ja) 半導体装置
JP2002072918A (ja) 素子基板およびその検査方法並びに検査装置

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080410

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080410

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110225

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110315

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110406

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110426

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110506

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140513

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140513

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees