JPH05103030A - 位相検波回路 - Google Patents
位相検波回路Info
- Publication number
- JPH05103030A JPH05103030A JP3259166A JP25916691A JPH05103030A JP H05103030 A JPH05103030 A JP H05103030A JP 3259166 A JP3259166 A JP 3259166A JP 25916691 A JP25916691 A JP 25916691A JP H05103030 A JPH05103030 A JP H05103030A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- circuit
- phase control
- control circuit
- phase
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
Abstract
(57)【要約】
【目的】 準同期検波方式で逐次復調を行なう際に、初
期位相誤差及び周波数誤差（オフセット）により生じる
検波位相誤差の時間的変動を高速に推定予測して、正し
い復調信号を得る。 【構成】 受信した複素入力信号Ｓに複素重み付けを行
ない、所望信号との差（誤差信号）の２乗平均値を最小
とするＲＬＳ位相制御回路２０，２１を２段に従属接続
して用いる。これにより、１段目のＲＬＳ位相制御回路
２０で補正しきれなかった定常位相誤差を２段目のＲＬ
Ｓ位相制御回路２０，２１で補正する。さらに、シンボ
ル毎の逐次推定を行なう際にレベル変換器２２を介して
受信信号電力に応じて指数重み係数を変化させることに
より、受信した複素入力信号ＳのＳ／Ｎが劣化した場合
でも最小２乗推定値の推定誤りが発生するのを防ぐ。以
上により、簡易に正しい復調信号Ｄを得る。
期位相誤差及び周波数誤差（オフセット）により生じる
検波位相誤差の時間的変動を高速に推定予測して、正し
い復調信号を得る。 【構成】 受信した複素入力信号Ｓに複素重み付けを行
ない、所望信号との差（誤差信号）の２乗平均値を最小
とするＲＬＳ位相制御回路２０，２１を２段に従属接続
して用いる。これにより、１段目のＲＬＳ位相制御回路
２０で補正しきれなかった定常位相誤差を２段目のＲＬ
Ｓ位相制御回路２０，２１で補正する。さらに、シンボ
ル毎の逐次推定を行なう際にレベル変換器２２を介して
受信信号電力に応じて指数重み係数を変化させることに
より、受信した複素入力信号ＳのＳ／Ｎが劣化した場合
でも最小２乗推定値の推定誤りが発生するのを防ぐ。以
上により、簡易に正しい復調信号Ｄを得る。
Description
【０００１】
【産業上の利用分野】本発明は、ディジタル変調信号を
固定発振周波数で乗積検波し、ベースバンド帯で周波数
誤差による位相誤差の時間変化を補正する位相検波回路
に関するものである。
固定発振周波数で乗積検波し、ベースバンド帯で周波数
誤差による位相誤差の時間変化を補正する位相検波回路
に関するものである。
【０００２】
【従来の技術】ディジタル変調信号を固定発振周波数で
乗積検波する準同期検波は、従来低速のデータ伝送の分
野で開発され、ディジタル回路の高速化に伴い徐々に高
速のデータ伝送において用いられるようになってきた
（大谷、他、「衛星通信用ディジタル変復調装置のＬＩ
Ｓ化」、電子情報通信学会、衛星通信研究会ＳＡＴ８８
−７）。しかし、その回路構成は、従来のキャリア同期
回路（ＰＬＬ）を図６に示すようにベースバンド帯ディ
ジタル信号処理で実現したにすぎないものであった。即
ち、搬送波帯複素乗算器１において複素入力信号Ｓを固
定発振器の局部発振器２で乗積検波し、低域フィルタ３
で雑音成分を除去した後、Ａ／Ｄ変換器４でディジタル
信号に変換する。次に、ディジタル複素乗算器５によっ
て周波数誤差による位相回転を補正した後、位相比較器
６において位相誤差を検出し、ループフィルタ７で誤差
電圧を積分してディジタルＶＣＯ８に帰還をかける。従
って、ＰＬＬ９のループ定数であるループフィルタの時
定数，ループ利得により、引き込み時間が決定される。
なお、図中の太実線の信号線は複素信号を示し、細実線
の信号線は実信号を示す（以下、同じ）。
乗積検波する準同期検波は、従来低速のデータ伝送の分
野で開発され、ディジタル回路の高速化に伴い徐々に高
速のデータ伝送において用いられるようになってきた
（大谷、他、「衛星通信用ディジタル変復調装置のＬＩ
Ｓ化」、電子情報通信学会、衛星通信研究会ＳＡＴ８８
−７）。しかし、その回路構成は、従来のキャリア同期
回路（ＰＬＬ）を図６に示すようにベースバンド帯ディ
ジタル信号処理で実現したにすぎないものであった。即
ち、搬送波帯複素乗算器１において複素入力信号Ｓを固
定発振器の局部発振器２で乗積検波し、低域フィルタ３
で雑音成分を除去した後、Ａ／Ｄ変換器４でディジタル
信号に変換する。次に、ディジタル複素乗算器５によっ
て周波数誤差による位相回転を補正した後、位相比較器
６において位相誤差を検出し、ループフィルタ７で誤差
電圧を積分してディジタルＶＣＯ８に帰還をかける。従
って、ＰＬＬ９のループ定数であるループフィルタの時
定数，ループ利得により、引き込み時間が決定される。
なお、図中の太実線の信号線は複素信号を示し、細実線
の信号線は実信号を示す（以下、同じ）。
【０００３】一方、バースト信号を対象として、図７
（ａ），（ｂ）に示すように蓄積一括復調方式が提案さ
れている（大沢著、「逐次回帰推定法を用いたＰＳＫ
（ディジタル位相変調波）信号の蓄積一括復調方式」、
電子情報通信学会論文誌Ｂ−１、Ｖｏｌ．Ｊ７２−Ｂ−
１，Ｎｏ．６，ｐｐ．５０４−５１２．１９８９）。本
回路は、（ａ）に示すようにバーストを構成するＮシン
ボルの受信信号を図６と同様に搬送波帯複素乗算器１か
らＡ／Ｄ変換器４において準同期検波した後、初期位相
差及び周波数誤差を最小二乗法で推定し、その推定結果
に基づき位相回転を補正するものである。即ち、複素入
力信号ＳをＭ相位相変調信号とした場合、（ｂ）に示す
ように、Ｍ逓倍回路１２において暫時的な復調信号をＭ
逓倍して変調成分を取り除き、１シンボル前までに推定
した補正信号をＭ逓倍した複素信号で位相回転を補正し
（ディジタル複素乗算器５の複素乗算）、推定値修正回
路１３において現時刻で得た推定値で１シンボル前の最
小二乗推定値を修正する。推定結果は時系列複素信号生
成回路１４において初期位相差θ0、周波数誤差Δω
（ｎ−１）Ｔ（Δωは周波数誤差、ｎはｎ番目のシンボ
ル、Ｔはシンボル周期）としてＺ＝ｅｘｐ［−ｊ｛θ0
＋Δω（ｎ−１）Ｔ｝］の複素信号に変換される。次
に、メモリ回路１１で別途蓄積しておいたビート成分を
含む暫定的な復調信号にＺを時系列的に乗算し最終的な
復調信号Ｄを得ている。
（ａ），（ｂ）に示すように蓄積一括復調方式が提案さ
れている（大沢著、「逐次回帰推定法を用いたＰＳＫ
（ディジタル位相変調波）信号の蓄積一括復調方式」、
電子情報通信学会論文誌Ｂ−１、Ｖｏｌ．Ｊ７２−Ｂ−
１，Ｎｏ．６，ｐｐ．５０４−５１２．１９８９）。本
回路は、（ａ）に示すようにバーストを構成するＮシン
ボルの受信信号を図６と同様に搬送波帯複素乗算器１か
らＡ／Ｄ変換器４において準同期検波した後、初期位相
差及び周波数誤差を最小二乗法で推定し、その推定結果
に基づき位相回転を補正するものである。即ち、複素入
力信号ＳをＭ相位相変調信号とした場合、（ｂ）に示す
ように、Ｍ逓倍回路１２において暫時的な復調信号をＭ
逓倍して変調成分を取り除き、１シンボル前までに推定
した補正信号をＭ逓倍した複素信号で位相回転を補正し
（ディジタル複素乗算器５の複素乗算）、推定値修正回
路１３において現時刻で得た推定値で１シンボル前の最
小二乗推定値を修正する。推定結果は時系列複素信号生
成回路１４において初期位相差θ0、周波数誤差Δω
（ｎ−１）Ｔ（Δωは周波数誤差、ｎはｎ番目のシンボ
ル、Ｔはシンボル周期）としてＺ＝ｅｘｐ［−ｊ｛θ0
＋Δω（ｎ−１）Ｔ｝］の複素信号に変換される。次
に、メモリ回路１１で別途蓄積しておいたビート成分を
含む暫定的な復調信号にＺを時系列的に乗算し最終的な
復調信号Ｄを得ている。
【０００４】
【発明が解決しようとする課題】しかしながら、上記従
来の復調技術では、逐次復調であれ蓄積一括復調であ
れ、引き込み時間の高速化，信号品質，回路構成の簡易
化という観点から多くの欠点を有していた。
来の復調技術では、逐次復調であれ蓄積一括復調であ
れ、引き込み時間の高速化，信号品質，回路構成の簡易
化という観点から多くの欠点を有していた。
【０００５】すなわち、図６の復調器では、ループフィ
ルタの時定数，ループ利得によって引き込み時間が決定
されるが、一般に、高速の引き込み特性はループの雑音
帯域幅を広げることにより得られるため復調信号の品質
が劣化する。
ルタの時定数，ループ利得によって引き込み時間が決定
されるが、一般に、高速の引き込み特性はループの雑音
帯域幅を広げることにより得られるため復調信号の品質
が劣化する。
【０００６】また、図７の復調器では、動作原理からわ
かるように、バースト長に応じたメモリ回路と多数の複
素乗算及び加算回路が必要となり、回路構成が増大する
欠点がある。更に、復調信号を得るまでに最低１バース
ト長の遅延が生じ、即時性の要求されるシステムには適
用できない問題点がある。
かるように、バースト長に応じたメモリ回路と多数の複
素乗算及び加算回路が必要となり、回路構成が増大する
欠点がある。更に、復調信号を得るまでに最低１バース
ト長の遅延が生じ、即時性の要求されるシステムには適
用できない問題点がある。
【０００７】本発明は、上記欠点や問題点を解決するた
めになされたものであり、その目的は、準同期検波方式
で逐次復調を行なう際に、初期位相誤差及び周波数誤差
（オフセット）により生じる検波位相誤差の時間的変動
を高速に推定予測して、正しい復調信号を得る手段を提
供することにある。
めになされたものであり、その目的は、準同期検波方式
で逐次復調を行なう際に、初期位相誤差及び周波数誤差
（オフセット）により生じる検波位相誤差の時間的変動
を高速に推定予測して、正しい復調信号を得る手段を提
供することにある。
【０００８】
【課題を解決するための手段】上記の目的を達成するた
め、本発明の位相検波回路においては、受信信号と該受
信信号の中心周波数にほぼ等しい周波数で複素乗積検波
を行ない、該複素乗積検波出力を低域フィルタにおいて
雑音成分を除去した後、Ａ／Ｄ変換器によりディジタル
信号に変換し、それに含まれる周波数誤差に起因したビ
ート成分を補正して復調信号を得る準同期検波の位相検
波回路において、Ａ／Ｄ変換器出力のサンプル値列の自
己相関を行なう複素乗算器、その出力を指数重み付けに
より積算する累積回路と、サンプル値列とトレーニング
信号または最終的に得られる復調信号との相互相関を行
なう第２の複素乗算器、その出力を指数重み付けにより
積算する第２の累積回路と、この第２の累積回路出力信
号と第１の累積回路出力信号の比によってサンプル値列
を重み付けする第３の複素乗算回路と、からなる第１の
位相制御回路と、前記第１の位相制御回路出力信号を新
たな入力サンプル値列として、該第１の位相制御回路と
同一の構成による第２の位相制御回路を従属に接続し、
該第２の位相制御回路出力を最終的な復調信号とするこ
とを特徴としている。
め、本発明の位相検波回路においては、受信信号と該受
信信号の中心周波数にほぼ等しい周波数で複素乗積検波
を行ない、該複素乗積検波出力を低域フィルタにおいて
雑音成分を除去した後、Ａ／Ｄ変換器によりディジタル
信号に変換し、それに含まれる周波数誤差に起因したビ
ート成分を補正して復調信号を得る準同期検波の位相検
波回路において、Ａ／Ｄ変換器出力のサンプル値列の自
己相関を行なう複素乗算器、その出力を指数重み付けに
より積算する累積回路と、サンプル値列とトレーニング
信号または最終的に得られる復調信号との相互相関を行
なう第２の複素乗算器、その出力を指数重み付けにより
積算する第２の累積回路と、この第２の累積回路出力信
号と第１の累積回路出力信号の比によってサンプル値列
を重み付けする第３の複素乗算回路と、からなる第１の
位相制御回路と、前記第１の位相制御回路出力信号を新
たな入力サンプル値列として、該第１の位相制御回路と
同一の構成による第２の位相制御回路を従属に接続し、
該第２の位相制御回路出力を最終的な復調信号とするこ
とを特徴としている。
【０００９】
【作用】本発明の位相検波回路では、受信信号に複素重
み付けを行ない、所望信号との差（誤差信号）の２乗平
均値を最小とする位相制御回路からなるウイナーフィル
タを２段に従属接続して用いることにより、１段目で補
正しきれなかった定常位相誤差を２段目で補正する。さ
らに、シンボル毎の逐次推定を行なう際に、例えば受信
信号電力に応じた指数重み係数を設定することにより、
受信信号のＳ／Ｎが劣化した場合でも最小２乗推定値の
推定誤りが発生するのを防ぐ。以上により、簡易に正し
い復調信号を得る。
み付けを行ない、所望信号との差（誤差信号）の２乗平
均値を最小とする位相制御回路からなるウイナーフィル
タを２段に従属接続して用いることにより、１段目で補
正しきれなかった定常位相誤差を２段目で補正する。さ
らに、シンボル毎の逐次推定を行なう際に、例えば受信
信号電力に応じた指数重み係数を設定することにより、
受信信号のＳ／Ｎが劣化した場合でも最小２乗推定値の
推定誤りが発生するのを防ぐ。以上により、簡易に正し
い復調信号を得る。
【００１０】
【実施例】以下、本発明の実施例を、図面を参照して詳
細に説明する。
細に説明する。
【００１１】図１は本発明の一実施例の構成を示すブロ
ック図である。図中、太実線の信号線は複素信号を示
し、細実線の信号線は実信号を示す（以下、同じ）。Ｓ
は復調器への複素入力信号で中心周波数ｆ0の被変調
波、Ｄは復調され複素信号、Ｃは被変調波のレベル情報
である。１は搬送波帯複素乗算器であり、２の局部発振
器（発振周波数は一般にｆ0＋Δｆ）の出力で複素入力
信号Ｓを乗積検波する。３の低域フィルタは、その乗積
検波出力から高調波成分及び雑音を除去する。４はＡ／
Ｄ変換器であり、復調された信号の同相・直交成分をデ
ィジタル信号ｕ1，ｕ2に変換する。
ック図である。図中、太実線の信号線は複素信号を示
し、細実線の信号線は実信号を示す（以下、同じ）。Ｓ
は復調器への複素入力信号で中心周波数ｆ0の被変調
波、Ｄは復調され複素信号、Ｃは被変調波のレベル情報
である。１は搬送波帯複素乗算器であり、２の局部発振
器（発振周波数は一般にｆ0＋Δｆ）の出力で複素入力
信号Ｓを乗積検波する。３の低域フィルタは、その乗積
検波出力から高調波成分及び雑音を除去する。４はＡ／
Ｄ変換器であり、復調された信号の同相・直交成分をデ
ィジタル信号ｕ1，ｕ2に変換する。
【００１２】２０，２１は位相誤差及び周波数誤差を推
定し補正するＲＬＳ位相制御回路であり、図２にその回
路構成が示されている。このＲＬＳ位相制御回路２０，
２１はウイナーフィルタを具体的に実現した例である。
暫定的な複素復調信号Ｕはシンボル周期で生起するサン
プル値列であり、以後の演算は全てディジタル形式で行
なわれる。
定し補正するＲＬＳ位相制御回路であり、図２にその回
路構成が示されている。このＲＬＳ位相制御回路２０，
２１はウイナーフィルタを具体的に実現した例である。
暫定的な複素復調信号Ｕはシンボル周期で生起するサン
プル値列であり、以後の演算は全てディジタル形式で行
なわれる。
【００１３】図２中のＲＬＳ位相制御回路２０，２１を
構成する３２，３４は、図３に示されるように、複素入
力信号の自己相関を忘却係数λ1で重み付けして積算す
る自己相関累積回路であり、出力の自己相関累積値
Φn，Φ′nとしてスカラー量が得られる。３０は複素乗
算器、４０は加算器、４１は１シンボル遅延回路、４２
は重み付け回路であり、ＲＬＳ位相制御回路２０におい
てλ1はレベル情報Ｃによって０から１まで変化する。
なお、レベル情報Ｃは、例えばＡＧＣ電圧（入力信号レ
ベル）から、Ａ／Ｄ変換器とＲＯＭ（リードオンリメモ
リ）からなるレベル変換器２２を介して得られる。
構成する３２，３４は、図３に示されるように、複素入
力信号の自己相関を忘却係数λ1で重み付けして積算す
る自己相関累積回路であり、出力の自己相関累積値
Φn，Φ′nとしてスカラー量が得られる。３０は複素乗
算器、４０は加算器、４１は１シンボル遅延回路、４２
は重み付け回路であり、ＲＬＳ位相制御回路２０におい
てλ1はレベル情報Ｃによって０から１まで変化する。
なお、レベル情報Ｃは、例えばＡＧＣ電圧（入力信号レ
ベル）から、Ａ／Ｄ変換器とＲＯＭ（リードオンリメモ
リ）からなるレベル変換器２２を介して得られる。
【００１４】図２中のＲＬＳ位相制御回路２０，２１を
構成する３３，３５は、図４に示されるように、複素入
力信号と最終的な複素復調信号Ｄ（ｄ1は同期信号、ｄ2
は直交信号）または複素トレーニング信号との相互相関
を忘却係数λ1で重み付けして積算する相互相関累積回
路であり、図３と同一の回路である。ただし、出力信号
の相互相関累積値Θn，Θ′nは複素量となる。また、各
３１は相互相関累積回路３３または３５，自己相関累積
回路３２または３４の出力比Θn／Φn，Θ′n／Φ′nを
演算する除算器で、本出力によって位相補正が行われ
る。周波数オフセットΔｆが存在するとＲＬＳ位相制御
回路２０の出力には定常位相誤差が発生するため、ＲＬ
Ｓ位相制御回路２０と同一のＲＬＳ位相制御回路２１を
従属接続して最終的な復調信号Ｄを得る。ただし、周波
数オフセットの時間的変動（ドリフト）は通常小さいた
め、ＲＬＳ位相制御回路２１の忘却係数λ2は１に近い
値で固定する。図２において、３６は復調信号Ｄと複素
トレーニング信号のうちの所望信号の切り替え回路（ス
イッチ）、３７は複素トレーニング信号発生回路、Ｕ，
Ｖは暫定的な復調信号（ｕ1，ｖ1は同相信号、ｕ2，ｖ2
は直交信号）である。
構成する３３，３５は、図４に示されるように、複素入
力信号と最終的な複素復調信号Ｄ（ｄ1は同期信号、ｄ2
は直交信号）または複素トレーニング信号との相互相関
を忘却係数λ1で重み付けして積算する相互相関累積回
路であり、図３と同一の回路である。ただし、出力信号
の相互相関累積値Θn，Θ′nは複素量となる。また、各
３１は相互相関累積回路３３または３５，自己相関累積
回路３２または３４の出力比Θn／Φn，Θ′n／Φ′nを
演算する除算器で、本出力によって位相補正が行われ
る。周波数オフセットΔｆが存在するとＲＬＳ位相制御
回路２０の出力には定常位相誤差が発生するため、ＲＬ
Ｓ位相制御回路２０と同一のＲＬＳ位相制御回路２１を
従属接続して最終的な復調信号Ｄを得る。ただし、周波
数オフセットの時間的変動（ドリフト）は通常小さいた
め、ＲＬＳ位相制御回路２１の忘却係数λ2は１に近い
値で固定する。図２において、３６は復調信号Ｄと複素
トレーニング信号のうちの所望信号の切り替え回路（ス
イッチ）、３７は複素トレーニング信号発生回路、Ｕ，
Ｖは暫定的な復調信号（ｕ1，ｖ1は同相信号、ｕ2，ｖ2
は直交信号）である。
【００１５】以上のように構成した実施例の動作および
作用を述べる。
作用を述べる。
【００１６】本発明は、入力信号に複素重み付けを行な
い、所望信号との差（誤差信号）の２乗平均値を最小と
するウイナーフィルタを２段に従属接続して用いるこ
と、シンボル毎の逐次推定を行なう際に受信信号電力に
応じて指数重み係数（忘却係数、０≦λ≦１）を設定す
ることを特徴とする。
い、所望信号との差（誤差信号）の２乗平均値を最小と
するウイナーフィルタを２段に従属接続して用いるこ
と、シンボル毎の逐次推定を行なう際に受信信号電力に
応じて指数重み係数（忘却係数、０≦λ≦１）を設定す
ることを特徴とする。
【００１７】ウイナーフィルタによって検波位相誤差を
推定し、暫定的な復調信号を補正して最適な（誤差の２
乗平均が最小という意味で）復調信号を逐次的に得るに
は、特願平３−１６０６７２号で示したように、入力信
号と所望信号の相互相関値を忘却係数で重み付けをして
積算した信号１、入力信号の自己相関値を同じ忘却係数
で重み付けをして積算した信号２、から（信号１／信号
２）によって得られる複素信号（最小２乗推定値）を入
力信号に複素乗算する、いわゆる逐次最小２乗法（ＲＬ
Ｓ）の適用が可能である。しかし、本手法は遅延検波に
適用した場合のように誤差信号の平均値が０、即ち不偏
性の成立することが必要条件となる。準同期検波の場合
には、検波位相誤差の時間変動によって不偏性が成立せ
ず、ＲＬＳによる補正結果は定常位相誤差を伴う。
推定し、暫定的な復調信号を補正して最適な（誤差の２
乗平均が最小という意味で）復調信号を逐次的に得るに
は、特願平３−１６０６７２号で示したように、入力信
号と所望信号の相互相関値を忘却係数で重み付けをして
積算した信号１、入力信号の自己相関値を同じ忘却係数
で重み付けをして積算した信号２、から（信号１／信号
２）によって得られる複素信号（最小２乗推定値）を入
力信号に複素乗算する、いわゆる逐次最小２乗法（ＲＬ
Ｓ）の適用が可能である。しかし、本手法は遅延検波に
適用した場合のように誤差信号の平均値が０、即ち不偏
性の成立することが必要条件となる。準同期検波の場合
には、検波位相誤差の時間変動によって不偏性が成立せ
ず、ＲＬＳによる補正結果は定常位相誤差を伴う。
【００１８】そこで、本実施例では、ウイナーフィルタ
をＲＬＳ位相制御回路で構成し、このＲＬＳ位相制御回
路を２段従属に接続して、１段目のＲＬＳ位相制御回路
２０で補正しきれなかった定常位相誤差を２段目のＲＬ
Ｓ位相制御回路２１で補正する。厳密には、１段目のＲ
ＬＳ位相制御回路２０の忘却係数λ1が０の時のみ不偏
性を有する信号が得られる。しかし、入力信号のＳ／Ｎ
が劣化すると最小２乗推定値の推定誤りが発生するため
適当な値に設定する必要がある。そこで、例えばＡＧＣ
電圧として与えられる受信信号電力Ｐiに対し、１／Ｐi
∝λとして忘却係数λ1を設定する。
をＲＬＳ位相制御回路で構成し、このＲＬＳ位相制御回
路を２段従属に接続して、１段目のＲＬＳ位相制御回路
２０で補正しきれなかった定常位相誤差を２段目のＲＬ
Ｓ位相制御回路２１で補正する。厳密には、１段目のＲ
ＬＳ位相制御回路２０の忘却係数λ1が０の時のみ不偏
性を有する信号が得られる。しかし、入力信号のＳ／Ｎ
が劣化すると最小２乗推定値の推定誤りが発生するため
適当な値に設定する必要がある。そこで、例えばＡＧＣ
電圧として与えられる受信信号電力Ｐiに対し、１／Ｐi
∝λとして忘却係数λ1を設定する。
【００１９】図５は、本発明の実施例の効果を求めたも
ので、１例として１６ＱＡＭ（直交振幅変調波）信号の
準同期検波特性を示している。図中の各升目は複素平面
を示し誤差がなければ、検波特性は升目の中央に位置す
る。同図（ａ）は、シンボル周波数１／Ｔで正規化した
周波数誤差ΔｆＴ＝０．０３、ＣＮＲ＝４０ｄＢ、λ1
＝０を条件として、ＲＬＳ位相制御回路１段の場合の検
波特性であり、定常位相誤差が発生する。更にΔｆＴが
大きくなると位相誤差がしきい値を越えてしまい復調で
きなくなる。一方、同図（ｂ）は本発明の実施例の構成
によるもので、ΔｆＴ＝０．０５においても正しく復調
が可能である。
ので、１例として１６ＱＡＭ（直交振幅変調波）信号の
準同期検波特性を示している。図中の各升目は複素平面
を示し誤差がなければ、検波特性は升目の中央に位置す
る。同図（ａ）は、シンボル周波数１／Ｔで正規化した
周波数誤差ΔｆＴ＝０．０３、ＣＮＲ＝４０ｄＢ、λ1
＝０を条件として、ＲＬＳ位相制御回路１段の場合の検
波特性であり、定常位相誤差が発生する。更にΔｆＴが
大きくなると位相誤差がしきい値を越えてしまい復調で
きなくなる。一方、同図（ｂ）は本発明の実施例の構成
によるもので、ΔｆＴ＝０．０５においても正しく復調
が可能である。
【００２０】また、バースト伝送系のように初期引き込
み特性の高速化が要求される場合にも、本回路構成によ
れば重み付け回路３１の初期値を１＋ｊ０と設定するこ
とにより原理的に２シンボル目で正しい位相に引き込む
ことができ、従来技術に比べ格段に優れた特性を得るこ
とができる。
み特性の高速化が要求される場合にも、本回路構成によ
れば重み付け回路３１の初期値を１＋ｊ０と設定するこ
とにより原理的に２シンボル目で正しい位相に引き込む
ことができ、従来技術に比べ格段に優れた特性を得るこ
とができる。
【００２１】なお、上記実施例では累積回路の指数重み
係数を受信信号電力に応じて設定する例を示したが、そ
のように設定しなくても用途に応じて正しい復調信号が
得られる。また、２段目のＲＬＳ位相制御回路２１にお
いても、効果としては小さいが累積回路の指数重み係数
を受信信号電力に応じて設定しても良い。このように本
発明は、その主旨に沿って種々に応用され、種々の実施
態様を取り得るものである。
係数を受信信号電力に応じて設定する例を示したが、そ
のように設定しなくても用途に応じて正しい復調信号が
得られる。また、２段目のＲＬＳ位相制御回路２１にお
いても、効果としては小さいが累積回路の指数重み係数
を受信信号電力に応じて設定しても良い。このように本
発明は、その主旨に沿って種々に応用され、種々の実施
態様を取り得るものである。
【００２２】
【発明の効果】以上の説明で明らかなように、本発明の
位相検波回路によれば、準同期検波方式で逐次復調を行
なう際に、初期位相誤差及び周波数誤差（オフセット）
により生じる検波位相誤差の時間的変動を高速に推定予
測して、正しい復調信号を得ることができる。
位相検波回路によれば、準同期検波方式で逐次復調を行
なう際に、初期位相誤差及び周波数誤差（オフセット）
により生じる検波位相誤差の時間的変動を高速に推定予
測して、正しい復調信号を得ることができる。
【図１】本発明の一実施例を示す準同期検波回路の全体
構成を示すブロック図
構成を示すブロック図
【図２】上記実施例で使われる位相制御回路のブロック
図
図
【図３】上記位相制御回路で使われる自己相関累積回路
【図４】同じく上記位相制御回路で使われる相互相関累
積回路
積回路
【図５】（ａ），（ｂ）は本発明の効果を示す準同期検
波特性を示す図で、（ａ）は１段目の位相制御回路出力
特性図、（ｂ）は最終的に得られる特性図
波特性を示す図で、（ａ）は１段目の位相制御回路出力
特性図、（ｂ）は最終的に得られる特性図
【図６】従来の準同期検波回路のブロック図
【図７】（ａ），（ｂ）は従来の他の準同期検波回路の
ブロック図
ブロック図
１…搬送波帯複素乗算器、２…局部発振器、３…低域フ
ィルタ、４…Ａ／Ｄ変換器、２０，２１…ＲＬＳ位相制
御回路、２２…Ａ／Ｄ変換器とＲＯＭからなるレベル変
換器、３０…ディジタル複素乗算器、３１…除算器、３
２，３４…自己相関累積回路、３３，３５…相互相関累
積回路、３６…切り換え回路、３７…複素トレーニング
信号発生回路、４０…加算器、４１…１シンボル遅延回
路、４２…重み付け回路、Ｓ…複素入力信号、Ｄ…最終
的な復調信号（ｄ1…同相信号、ｄ2…直交信号）、Ｕ，
Ｖ…暫定的な復調信号（ｕ1，ｖ1…同相信号、ｕ2，ｖ2
…直交信号）、Ｃ…レベル情報、Φn…自己相関累積
値、Θn…相互相関累積値。
ィルタ、４…Ａ／Ｄ変換器、２０，２１…ＲＬＳ位相制
御回路、２２…Ａ／Ｄ変換器とＲＯＭからなるレベル変
換器、３０…ディジタル複素乗算器、３１…除算器、３
２，３４…自己相関累積回路、３３，３５…相互相関累
積回路、３６…切り換え回路、３７…複素トレーニング
信号発生回路、４０…加算器、４１…１シンボル遅延回
路、４２…重み付け回路、Ｓ…複素入力信号、Ｄ…最終
的な復調信号（ｄ1…同相信号、ｄ2…直交信号）、Ｕ，
Ｖ…暫定的な復調信号（ｕ1，ｖ1…同相信号、ｕ2，ｖ2
…直交信号）、Ｃ…レベル情報、Φn…自己相関累積
値、Θn…相互相関累積値。
Claims (2)
- 【請求項１】 受信信号と該受信信号の中心周波数にほ
ぼ等しい周波数で複素乗積検波を行ない、該複素乗積検
波出力を低域フィルタにおいて雑音成分を除去した後、
Ａ／Ｄ変換器によりディジタル信号に変換し、それに含
まれる周波数誤差に起因したビート成分を補正して復調
信号を得る準同期検波の位相検波回路において、 Ａ／Ｄ変換器出力のサンプル値列の自己相関を行なう複
素乗算器、その出力を指数重み付けにより積算する累積
回路と、サンプル値列とトレーニング信号または最終的
に得られる復調信号との相互相関を行なう第２の複素乗
算器、その出力を指数重み付けにより積算する第２の累
積回路と、この第２の累積回路出力信号と第１の累積回
路出力信号の比によってサンプル値列を重み付けする第
３の複素乗算回路と、からなる第１の位相制御回路と、 前記第１の位相制御回路出力信号を新たな入力サンプル
値列として、該第１の位相制御回路と同一の構成による
第２の位相制御回路を従属に接続し、該第２の位相制御
回路出力を最終的な復調信号とすることを特徴とする位
相検波回路 - 【請求項２】 請求項１記載の位相検波回路において、
第１および／または第２の位相制御回路における累積回
路の指数重み付けの係数を、受信信号電力に反比例して
設定することを特徴とする位相検波回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3259166A JPH05103030A (ja) | 1991-10-07 | 1991-10-07 | 位相検波回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3259166A JPH05103030A (ja) | 1991-10-07 | 1991-10-07 | 位相検波回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05103030A true JPH05103030A (ja) | 1993-04-23 |
Family
ID=17330272
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3259166A Pending JPH05103030A (ja) | 1991-10-07 | 1991-10-07 | 位相検波回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05103030A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5881057A (en) * | 1995-09-13 | 1999-03-09 | Nec Corporation | Synchronous detector with reduced error computation for maximal-ratio combining |
| JP2006237819A (ja) * | 2005-02-23 | 2006-09-07 | Nec Corp | 復調装置及びその位相補償方法 |
| WO2012132103A1 (ja) * | 2011-03-25 | 2012-10-04 | 日本電気株式会社 | 位相補償受信器 |
-
1991
- 1991-10-07 JP JP3259166A patent/JPH05103030A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5881057A (en) * | 1995-09-13 | 1999-03-09 | Nec Corporation | Synchronous detector with reduced error computation for maximal-ratio combining |
| JP2006237819A (ja) * | 2005-02-23 | 2006-09-07 | Nec Corp | 復調装置及びその位相補償方法 |
| WO2012132103A1 (ja) * | 2011-03-25 | 2012-10-04 | 日本電気株式会社 | 位相補償受信器 |
| JP5234228B2 (ja) * | 2011-03-25 | 2013-07-10 | 日本電気株式会社 | 位相補償受信器 |
| US9184905B2 (en) | 2011-03-25 | 2015-11-10 | Nec Corporation | Phase compensation receiver |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2712706B2 (ja) | 適応位相検出同期方法 | |
| JP3228353B2 (ja) | 適応位相制御付き復調方法及び装置 | |
| CA2103299C (en) | Frequency offset estimation using the phase rotation of channel estimates | |
| US20020045433A1 (en) | Method and arrangement for reducing frequency offset in a radio receiver | |
| JP3144457B2 (ja) | 自動周波数調節方法及びその装置 | |
| JPH10308715A (ja) | 受信装置および受信方法 | |
| US7492836B2 (en) | Wireless data communication demodulation device and demodulation method | |
| JP3058870B1 (ja) | Ａｆｃ回路 | |
| JP3466422B2 (ja) | 受信装置 | |
| EP0983632A1 (en) | Sign-cross product automatic frequency control loop | |
| KR100406224B1 (ko) | 주파수변조신호복조회로및이를채용한통신단말장비 | |
| US4799025A (en) | Digital FM demodulator using digital quadrature filter | |
| JPH08340359A (ja) | ディジタル残留側波帯変調通信装置の位相検出方法及び位相トラッキングループ回路 | |
| WO1997003510A1 (en) | Carrier recovery for digitally phase modulated signals, using a known sequence | |
| JPH05103030A (ja) | 位相検波回路 | |
| JP3006382B2 (ja) | 周波数オフセット補正装置 | |
| US6650715B1 (en) | Apparatus for recovering decision-directed carrier | |
| JP3306736B2 (ja) | 周波数オフセット補償回路 | |
| JP3342967B2 (ja) | Ｏｆｄｍ同期復調回路 | |
| JP3945623B2 (ja) | 周波数同期方法及びこれを用いたｏｆｄｍ受信装置 | |
| JPH0779363B2 (ja) | 遅延検波回路 | |
| JP3383318B2 (ja) | デジタル変調波の復調装置 | |
| JPH09246917A (ja) | 周波数誤差推定装置 | |
| JPH10117178A (ja) | Ｏｆｄｍ復調装置 | |
| US6914945B2 (en) | Clock recovery circuit |