JP3228353B2 - 適応位相制御付き復調方法及び装置 - Google Patents

適応位相制御付き復調方法及び装置

Info

Publication number
JP3228353B2
JP3228353B2 JP26752292A JP26752292A JP3228353B2 JP 3228353 B2 JP3228353 B2 JP 3228353B2 JP 26752292 A JP26752292 A JP 26752292A JP 26752292 A JP26752292 A JP 26752292A JP 3228353 B2 JP3228353 B2 JP 3228353B2
Authority
JP
Japan
Prior art keywords
complex
circuit
phase
frequency error
input signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP26752292A
Other languages
English (en)
Other versions
JPH05207088A (ja
Inventor
哲 田野
洋一 斉藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Telegraph and Telephone Corp
Original Assignee
Nippon Telegraph and Telephone Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Telegraph and Telephone Corp filed Critical Nippon Telegraph and Telephone Corp
Priority to US07/957,239 priority Critical patent/US5287067A/en
Priority to JP26752292A priority patent/JP3228353B2/ja
Publication of JPH05207088A publication Critical patent/JPH05207088A/ja
Application granted granted Critical
Publication of JP3228353B2 publication Critical patent/JP3228353B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/18—Phase-modulated carrier systems, i.e. using phase-shift keying
    • H04L27/22—Demodulator circuits; Receiver circuits
    • H04L27/233—Demodulator circuits; Receiver circuits using non-coherent demodulation
    • H04L27/2332—Demodulator circuits; Receiver circuits using non-coherent demodulation using a non-coherent carrier
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/0014—Carrier regulation
    • H04L2027/0024—Carrier regulation at the receiver end
    • H04L2027/0026—Correction of carrier offset
    • H04L2027/003—Correction of carrier offset at baseband only
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/0014—Carrier regulation
    • H04L2027/0044—Control loops for carrier regulation
    • H04L2027/0046—Open loops
    • H04L2027/0048—Frequency multiplication

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Digital Transmission Methods That Use Modulated Carrier Waves (AREA)

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、ディジタル変調信号を
固定発振周波数で乗積検波し、ベースバンド帯で周波数
誤差による位相誤差の時間変化を補正する準同期位相検
波に関するものである。
【０００２】
【従来の技術】ディジタル変調信号を固定発振周波数で
乗積検波する準同期検波は、従来低速のデータ伝送の分
野で開発され、ディジタル回路の高速化に伴い徐々に高
速のデータ伝送において用いられるようになってきた
（大谷、他、「衛星通信用ディジタル変復調装置のＬＳ
Ｉ化」、電子情報通信学会、衛星通信研究会ＳＡＴ８８
−７）。その回路構成は図１８に示されるものである。
しかし、その回路構成は従来のキャリア同期回路（ＰＬ
Ｌ）をベースバンド帯ディジタル信号処理で実現したに
すぎないものであった。即ち、搬送波帯複素乗算器１に
おいて変調入力信号Ｓを固定発振器である局部発振器２
で乗積検波し、低域フィルタ３で雑音成分を除去した
後、Ａ／Ｄ変換器４でディジタル信号に変換してディジ
タルＰＬＬ９に入力している。次に、ディジタルＰＬＬ
９においては、ディジタル複素乗算器５によって周波数
誤差による位相回転を補正した後、位相比較器６におい
て位相誤差を検出し、ループフィルタ７で誤差電圧を積
分してディジタルＶＣＯ８から帰還をかける。従って、
ディジタルＰＬＬ９のループ定数であるループフィルタ
の時定数、ループ利得によって引込時間が決定される。
なお、図中、太実線の信号線は複素量の信号線を示し、
細実線の信号線はスカラー量の信号線を示す（以下、同
じ）。
【０００３】一方、バースト信号を対象として、図１９
に示すような蓄積一括復調方式が提案されている（並木
著、「無線短パケット用蓄積一括復調方式」、電子通信
学会論文誌’８４／１、Ｖｏｌ．Ｊ６７−Ｂ．Ｎｏ．
１，ｐｐ．５４−６１）。本回路は、バーストを構成す
るＮシンボルの受信信号を図１８と同様に搬送波帯複素
乗算器１からＡ／Ｄ変換器４において準同期検波した
後、初期位相誤差及び周波数誤差全体を最小二乗法で推
定し、その推定結果に基づき位相回転を補正するもので
ある。即ち、位相回転補正推定回路１０では変調入力信
号ＳをＭ相位相変調信号とした場合、Ｍ倍逓倍回路１２
−１において暫定的な復調信号をＭ逓倍して変調成分を
取り除き、一シンボル前までに推定した補正信号をＭ倍
逓倍回路１２−２でＭ逓倍した複素信号で位相回転を補
正し（ディジタル複素乗算器５−２の複素乗算）、推定
値修正回路１３において現時刻で得た推定値１１で一シ
ンボル前の最小二乗推定値を修正する。推定結果は、時
系列複素修正生成回路１４において初期位相差Θ0 ，周
波数誤差δω（ｎ−１）Ｔ（δωは周波数誤差、ｎはｎ
番目のシンボル、Ｔはシンボル周期）として、Ｚ＝ｅｘ
ｐ［−ｊ｛Θ0 ＋δω（ｎ−１）Ｔ｝］の複素信号に変
換される。次に、ディジタル複素乗算器５−１において
メモリ回路１１で別途蓄積しておいたビート成分を含む
暫定的な復調信号にＺを時系列的に乗算し、最終的な復
調信号Ｄを得ている。
【０００４】また別の方法として、線形推定法を用いて
キャリアの位相を推定する方法がある（三瓶著「線形２
乗推定法を用いた陸上移動通信用ＱＰＳＫ同期検波方
式」電子情報通信学会論文誌Ｂ−II Ｖ０ｌ．Ｊ７２−
Ｂ−II，Ｎｏ．４ ｐｐ．１２５−１３２，１９８
９）。
【０００５】
【発明が解決しようとする課題】しかしながら、上記従
来の技術による準同期検波回路では、逐次復調であれ蓄
積一括復調であれ、引込時間の高速化、信号品質、回路
構成の簡易化という観点から多くの欠点を有していた。
【０００６】即ち、図１８の準同期検波回路では、ディ
ジタルＰＬＬ９のループ定数であるループフィルタの時
定数、ループ利得によって引込時間が決定されるが、一
般に、高速の引込特性はループの雑音帯域幅を広げるこ
とにより得られるため復調信号の品質が劣化する。
【０００７】また、図１９の準同期検波回路では、動作
原理からわかるように、バースト長に応じたメモリ回路
と多数の複素乗算及び加算回路が必要となり、回路構成
が増大する欠点がある。更に、復調信号を得るまでに最
低一バースト長の遅延が生じ、即時性の要求されるシス
テムには適用できない問題点がある。
【０００８】また、線形推定法を用いる方法では、構成
は簡易であるが、周波数誤差が存在する場合には定常位
相誤差が発生し、正しく復調が出来ないという欠点があ
った。
【０００９】本発明は、上記欠点や問題点を解決するた
めになされたものであり、その目的は、準同期検波方式
で逐次復調を行なう際に初期位相誤差及び周波数誤差
（オフセット）により生じる検波位相誤差の時間的変動
を高速に推定予測して、正しい復調信号を得る手段を提
供することにある。
【００１０】
【課題を解決するための手段】上記の目的を達成するた
め、本発明は複素変調入力信号から複素復調信号を得る
ための適応位相制御付き復調方法であって、(a) 複素変
調入力信号の周波数誤差を、現シンボルと前シンボルに
ついての複素変調入力信号と、(c) で求めた複素復調信
号とに基づく周波数誤差による一シンボル間の位相変動
を使って推定する段階と、(b) 複素変調入力信号の初期
位相誤差を、複素変調入力信号と、(c) で求めた複素復
調信号と、(a) で推定した周波数誤差とに基づいて推定
する段階と、(c) (a）で推定した周波数誤差と、(b) で
推定した初期位相誤差に基づいて決められた最適位相補
償を複素変調入力信号に施すことによって複素復調信号
を求める段階と、から成ることを特徴とする。
【００１１】又、本発明は、複素変調入力信号から複素
復調信号を得るための適応位相制御付き復調装置であっ
て、(a) 複素変調入力信号の周波数誤差を、現シンボル
と前シンボルについての複素変調入力信号と、(c) で求
めた複素復調信号とに基づく周波数誤差による一シンボ
ル間の位相変動を使って推定する手段と、(b) 複素変調
入力信号の初期位相誤差を、複素変調入力信号と、(c)
で求めた複素復調信号と、(a) で推定した周波数誤差と
に基づいて推定する手段と、(c) (a）で推定した周波数
誤差と、(b) で推定した初期位相誤差に基づいて決めら
れた最適位相補償を複素変調入力信号に施すことによっ
て複素復調信号を求める手段と、を具備することを特徴
とする。
【００１２】
【作用】本発明の復調方法及び装置では、受信信号に複
素重み付けを行ない、所望信号との差の二乗平均値を最
小にするウイナーフィルタを構成し、このウイナーフィ
ルタにおいて入力信号と復調信号の相互相関値の一シン
ボル間の変動に基づいて周波数誤差推定を行ない、その
情報に基づいて初期位相誤差推定をし、周波数誤差によ
る位相変動を考慮して位相等化することで周波数オフセ
ットによる定常位相誤差を完全に除去して、正しい復調
信号を得る。
【００１３】
【実施例】以下、本発明の実施例を、図面を参照して詳
細に説明する。
【００１４】図１は本発明の第１の実施例としての位相
検波回路の構成を示すブロック図である。図中、太実線
の信号線は複素量の信号線を示し、細実線の信号線はス
カラー量の信号線を示す（以下、同じ）。Ｓは復調器の
変調入力信号で中心周波数ｆ0 の被変調波、Ｄは復調さ
れ複素信号であってｄ1 は同相信号、ｄ2 は直交信号で
ある。１は搬送波帯複素乗算器であり、変調入力信号Ｓ
を２の局部発振器（発振周波数は一般にｆ0 ＋Δｆ）で
乗積検波し、その乗積検波出力は３の低域フィルタで高
調波成分及び雑音成分が除去される。４はＡ／Ｄ変換器
であり、暫定的に復調された同相・直交成分をディジタ
ル信号ｕ1 ，ｕ2 に変換する。暫定的な復調信号Ｕ（同
相信号ｕ1 ，直交信号ｕ2 ）はシンボル周期で生起する
サンプル値列であり、以後の演算は全てディジタル形式
で行なわれる。
【００１５】２８は２１，２２，４４，４５，４６の回
路より構成される位相制御回路を示し、ウイナーフィル
タを実現した本発明の復調装置の一例である。４４は２
０，２９の回路より構成される周波数誤差による位相補
正量推定を行う周波数補償回路である。２０，２１の回
路は、それぞれ逐次最小二乗法（ＲＬＳ法）による周波
数誤差による位相変動推定回路、位相誤差推定回路を示
し、それぞれ入力信号Ｕと所望の信号を入力し、さらに
２１の回路にあっては２９の回路出力を入力する。２２
は入力信号すなわち暫定的な復調信号Ｕ及び２０，２
１，２９の各回路出力を受けて推定結果に基づく位相等
化を行う位相等化回路、４５はトレーニング信号発生回
路、４６は位相変動推定回路２０，位相誤差推定回路２
１に所望の信号としてトレーニング信号と復調信号Ｄを
切り替えて送出するスイッチ回路を示す。トレーニング
信号は入力信号Ｕの周波数誤差が大きい時に、当初復調
信号Ｄの代わりに所望信号として用いられるものであ
り、不要であれば４５，４６は省略しても良い。
【００１６】図２に１６ＱＡＭ（直交振幅変調波）変調
用のＲＬＳ法による位相制御回路２８の構成例を示す。
ただし、同図はトレーニング信号を用いない構成であ
る。同図において、４４は２０，２９の回路により構成
され、Ａ／Ｄ変換後のサンプル値列の周波数誤差による
位相補償量を推定する周波数補償回路である。２０は２
３，２４−１，２５−１，２６−１，３０−１の回路よ
り構成され、入力信号Ｕと復調信号Ｄとの相互相関値の
一シンボル間の変動により、周波数誤差による一シンボ
ル間の位相変動を推定する位相変動推定回路である。３
０−１は入力信号Ｕと所望の信号（ここでは復調信号
Ｄ）との相関演算を行なう複素乗算回路、２６−１は複
素共役回路を示す。入力信号Ｕは、複素共役回路２６−
１を介して複素乗算回路３０−１に入力される。
【００１７】２３は図３に示すように、入力信号（位相
変動推定回路２０の複素乗算回路３０−１出力）を正規
化し、一シンボル間の変化を検出し、これを忘却係数λ
1 で重み付け積算する相関値重み付き積算回路である。
同図において３５は複素数正規化回路、２６−２は複素
共役回路、３０−５は複素乗算回路、３１−１は遅延回
路、３８ａ−１は係数付積算回路を示す。複素数正規化
回路３５の出力Θ′n は、自己相関値重み付き積算回路
２４−１へ送出されるとともに、係数付積算回路３８ａ
−１を介して２５−１の回路へ送出される。係数付積算
回路３８ａ−１は図４に示すように複素量の係数付積算
回路である。３５は図５に示すように、入力複素数信号
Ａの絶対値を一定にする回路である。同図において、３
６−１は入力複素数信号の複素乗算回路、３７は複素乗
算出力の平方根回路、２５−３は入力複素数信号Ａを平
方根回路３７の出力信号Ｂで除算する除算回路である。
【００１８】２４−１は図６に示すように、複素入力信
号の自己相関値を忘却係数λ2 で重み付け積算する自己
相関値重み付き積算回路であり、出力Φ′n としてスカ
ラー量が得られる。同図において３６−２は複素乗算回
路、３８ｂは複素乗算回路３６−２の出力を入力とする
係数付積算回路である。係数付積算回路３８ｂは図７に
示すようにスカラー量の係数付積算回路である。同図に
おいて、３２−２は加算回路、３１−３は遅延回路、３
４−２は重み付け回路であって、加算回路３３−２は、
入力に自己の出力を重み付け回路３４−２、遅延回路３
１−３を通して加算する。
【００１９】図２の位相変動推定回路２０における２５
−１は、相関値重み付き積算回路２３の出力Θ′n を自
己相関値重み付き積算回路２４−１の出力Φ′n で除算
する除算回路を示す。
【００２０】２９は図８に示すように、入力信号を累乗
する累積回路である。同図において、３０−６は複素乗
算回路、３１−４は遅延回路、２６−３は複素共役回路
を示し、複素乗算回路３０−６は、その出力を遅延回路
３１−４を通して入力し、入力信号を累乗する。累積出
力は、複素共役回路２６−３を通して２１，２２の回路
へ出力される。
【００２１】２１は２７，２４−２，２５−２の回路よ
り構成され、推定した周波数誤差情報に基づき初期位相
誤差を推定する位相誤差推定回路である。２４−２は先
に図６に示した自己相関値重み付き積算回路２４−１と
同じであり、入力信号Ｕを入力し、出力Φn を得る。２
５−２は回路２７の出力Θn を自己相関値重み付き積算
回路２４−２の出力Φn で除算する除算回路である。２
７は図９に示すように二入力信号間の相互相関値を求
め、これを忘却係数λ1 で重み付け積算する相互相関値
重み付き積算回路である。同図において、３０−７は複
素乗算回路、３８ａ−２は複素量の係数付積算回路であ
る。複素乗算回路３０−７には、位相変動推定回路２０
の複素乗算回路３０−１出力と、累積回路２９出力が入
力される。
【００２２】２２は累積回路２９の出力である推定周波
数誤差による位相補償量と位相変動推定回路２０（除算
回路２５−１）の出力である一シンボル間の位相変動量
と位相誤差推定回路２１の出力である推定初期位相誤差
を複素乗算することで入力信号に対する位相補償量を求
め、これを入力信号Ｕに複素乗算することで位相等化を
行なう位相等化回路である。これらの複素乗算は図２の
３つの複素乗算回路３０−２，３０−３，３０−４でな
される。３２は識別回路を示す。この識別回路３２から
復調信号Ｄが出力される。
【００２３】以上の構成において、位相変動推定回路２
０は、入力信号Ｕと復調信号Ｄとの相関値を複素乗算回
路３０−１より求め、相関結果に基づいて周波数誤差に
よる一シンボル間の移動変動を推定する。次に、この出
力から累積回路２９により周波数誤差による位相補正量
を求め、位相誤差推定回路２１に出力する。位相誤差推
定回路２１では、推定周波数誤差情報に基づいて入力信
号の初期位相誤差を推定する。位相等化回路２２では、
周波数誤差による推定位相補正量と一シンボル間の位相
変動量を乗算し、周波数誤差による予測位相補償量と
し、更に初期位相誤差を乗算して最適位相補正量を求
め、入力信号Ｕに最適位相補償を施し、復調信号Ｄを得
る。
【００２４】この構成は、より多値の変調にも適用可能
である。またＰＳＫ（ディジタル位相変調波）変調に適
用した場合にはナイキスト点における入力信号レベルが
一定であるため、自己相関値重み付き積算回路２４−
１，２４−２における正規化回路なしに実現可能であ
る。
【００２５】以上のように構成した第１の実施例の動作
および作用を述べる。
【００２６】本発明は、入力信号に複素重み付けを行な
い、所望信号との差の二乗平均値を最小にするウイナー
フィルタにおいて入力信号と復調信号の相互相関値の一
シンボル間の変動に基づいて周波数誤差推定を行ない、
その情報に基づいて初期位相誤差推定をすることを特徴
とする。
【００２７】ウイナーフィルタによって検波位相誤差を
推定し、暫定的な復調信号を補正して最適な（誤差の二
乗平均が最小という意味で）復調信号を逐次的に得るに
は、特願平３−１６０６７２号で示したように、入力信
号と所望信号の相互相関値を忘却係数で重み付けをして
積算した信号１、入力信号の自己相関値を同じ忘却係数
で重み付けをして積算した信号２から、（信号１／信号
２）によって得られる複素信号（最小二乗推定値）を入
力信号に複素乗算する、いわゆる逐次最小二乗法（ＲＬ
Ｓ）の適用が可能である。しかし、本手法は遅延検波に
適用した場合のように誤差信号の平均値が零、即ち不偏
性の成立することが必要条件となる。準同期検波の場合
には、検波位相誤差の時間変動、つまりキャリア間の周
波数誤差によって不偏性が成立せず、ＲＬＳによる補正
結果は定常位相誤差を伴う。
【００２８】そこで、入力信号と正しい復調信号の相互
相関値の一シンボル間の変動量が周波数誤差による位相
変動に等しいことを利用し、位相変動推定回路２０によ
り相互相関値の一シンボル間の変動量を推定する。次
に、推定量を累乗することで周波数誤差による位相誤差
を求め、入力信号に掛け合わせることで周波数誤差によ
る影響を取り除き、その後で位相誤差推定回路２１によ
り初期位相誤差を推定する。最後に、推定周波数誤差に
よる位相補正量に現時刻での位相変動量を複素乗算する
ことで次のシンボルの周波数誤差による位相補正量とす
る。これに推定初期位相誤差を掛け合わせて次のシンボ
ルの最適位相補正量を得る。この推定回路にＲＬＳ法を
用いる。
【００２９】本実施例は従来の手法とは異なり、入力信
号と所望の信号との相互相関値の変動より周波数誤差推
定し、周波数誤差による位相変動を考慮して位相等化す
ることで周波数オフセットによる定常位相誤差を完全に
除去することが可能となっている。
【００３０】次に、本発明の第２の実施例を説明する。
本実施例は図１の第１の実施例における位相制御回路に
ＬＭＳ（最小二乗平均法）法を適用した場合の構成例で
あり、図１０のブロック図で示される。同図において、
４４Ｂ，２１Ｂはそれぞれ周波数誤差による位相補償量
をＬＭＳ法により推定する周波数補償回路、初期位相誤
差推定をする位相誤差推定回路である。周波数補償回路
４４Ｂは、２０Ｂ，２９の回路より構成される。２０Ｂ
は４１，３８ａ−３，３０−１，２６−１の回路より構
成され、入力信号Ｕの一シンボル間の周波数変動による
位相変動量を推定する位相変動推定回路である。３０−
１は複素乗算回路、２６−１は複素共役回路を示す。３
８ａ−３は図４で説明した複素量の係数付積算回路３８
ａ−１と同じである。入力信号Ｕは複素共役回路２６−
１を通して複素乗算回路３０−１の一方に入力され、そ
の他方には復調信号Ｄが入力される。
【００３１】４１は図１１の示すように、一シンボル間
の位相変動を検出する周波数誤差検出回路である。同図
において２６−４は複素共役回路、３０−８は複素乗算
回路、３１−５は遅延回路、４３−１は減算回路であ
る。図１０の位相変動推定回路２０Ｂにおける複素乗算
回路３０−１の出力は、本回路４１の複素乗算回路３０
−８に入力されるとともに、複素共役回路２６−４、遅
延回路３１−５を介して減算回路４３−１に入力され
る。また、減算回路４３−１には、本回路４１の複素乗
算回路３０−８の出力が入力される。周波数誤差検出回
路４１の出力は位相変動推定回路２０Ｂの係数付積算回
路３８ａ−３を通し、２９の回路へ出力される。
【００３２】２９は図８に示した累積回路である。累積
回路２９の出力は２１Ｂ，２２の回路へ送出される。２
１Ｂは４２，３８ａ−４の回路で構成され、周波数誤差
が取り除かれた信号の初期位相誤差を推定する位相誤差
推定回路である。２２は図２で説明した位相等化回路で
ある。４２は図１２に示すように、入力信号の推定周波
数誤差情報を基に出力信号の初期位相誤差を検出する位
相誤差検出回路である。同図において、２６−５は複素
共役回路、３０−９，３０−１０は複素乗算回路、４３
−２は減算回路を示す。入力信号Ｕおよび累積回路２９
の出力は一つの複素乗算回路３０−９に入力され、その
出力と係数付積算回路３８ａ−４の出力がもう一つの複
素乗算回路３０−１０に入力され、その出力が複素共役
回路２６−５を通して減算回路４３−２に入力される。
一方、減算回路４３−２には復調信号Ｄが入力され、そ
の出力は位相等化回路２２へ入力される。
【００３３】本実施例では、第１の実施例と同様に入力
信号と復調信号との相互相関値を複素乗算回路３０−１
より求め、その出力に基づき周波数誤差による一シンボ
ル間の位相変動を位相変動推定回路２０Ｂにより求め、
その出力が累積回路２９を経て位相誤差推定回路２１Ｂ
に入力され、推定周波数誤差情報を基に入力信号の初期
位相誤差を求める。位相変動推定回路２０Ｂと累積回路
２９と位相誤差推定回路２１Ｂの出力結果に基づき、位
相等化回路２２により入力信号Ｕの位相補償を行ない復
調信号Ｄを得る。
【００３４】次に本発明の第３の実施例を説明する。本
実施例は図１の第１の実施例における位相制御回路を簡
略化したものであり、その構成は図１３のブロック図に
示すものである。同図において、４４Ｃ，２１Ｃはそれ
ぞれ逐次最小二乗法（ＲＬＳ法）による周波数誤差によ
る周波数補償回路、位相誤差推定回路であるが、周波数
補償回路４４Ｃは第１の実施例の４４と異なり累積回路
２９を含まない上、相関値重み付き積算回路２３Ｂは第
１の実施例の２３と異なり複素数正規化回路３５を含ま
ず、複素数正規化回路３５は除算回路２５−１の出力側
に設けられている。従って相関値重み付き積算回路２３
Ｂは図１４に示す構成となる。
【００３５】更に、位相誤差推定回路２１Ｃは第１の実
施例の２１と異なり相互相関値重み付き積算回路２７Ｂ
は、図１５に示す構成を有する。即ち、相互相関値重み
付き積算回路２７Ｂは図１４に示すように二入力信号間
の相互相関値を求め、これを忘却係数λ3 で重み付け積
算する相互相関値重み付き積算回路であって、同図にお
いて３４−３は重み付け回路、３０−１１は複素乗算回
路、３３−３は加算回路、３１−０６は遅延回路であ
る。加算回路３３−３には位相変動推定回路２０Ｃの複
素乗算回路３０−１の出力が入力され、重み付け回路３
４−３には複素数正規化回路３５の出力が入力される。
ここで忘却係数λ3 は上記のλ1 やλ2 と同じ値でも異
なる値でも良い。
【００３６】更に、位相等化回路２２Ｂは第１の実施例
の２２と異なり複素乗算回路３０−２が省略され、複素
乗算回路３０−３において周波数補償回路４４Ｃの出力
と位相誤差推定回路２１Ｃの出力とが複素乗算される構
成となっている。
【００３７】この第３の実施例においては、上記第１の
実施例と同様の手法を用いて複素入力信号Ｕと復調信号
Ｄの相互相関値の一シンボル間の変動に基づいて周波数
誤差推定を行なうが、第１の実施例とは異なり、次にこ
の一シンボル間の推定された周波数誤差に位相推定のた
めの忘却係数をかけ合わせ、その出力結果を係数とする
係数付き積算を２７Ｂで行ない、この出力信号を除算回
路２５−２により除算することにより位相誤差を推定す
る。この位相誤差に状態遷移項である周波数誤差項を掛
け合わせ、周波数誤差補正も考慮した正確な位相補正が
実現できる。
【００３８】従って、この第３の実施例では、上記第１
の実施例と同様の周波数補償の効果に加えて、累乗回路
２９が不要となり、かつ位相等化回路２２Ｂでは複素乗
算の回数を低減でき、回路規模が低減できるという利点
がある。
【００３９】次に本発明の第４の実施例を説明する。本
実施例は、図１の第１の実施例における周波数補償回路
を極座標を用いることで簡略化したものであり、この第
４の実施例では周波数補償回路４４Ｄは図１６に示す構
成を有する。
【００４０】この周波数補償回路４４Ｄではまず位相変
動推定回路２０Ｄにおいて複素数正規化回路３５の出力
を極座標変換して位相角を求める極座標変換メモリ回路
５０を有し、この位相角を使って加算回路３３−４と遅
延回路３１−７から成る積算回路５１で一シンボル間の
位相変動を算出する。次にこの位相変動値を係数付き積
算回路３８ａ−１で積算した後、定数値を入力とする係
数付き積算回路３８ｂの積算結果によりこれを除算回路
２５−１において除算して平均化操作を実現すること
で、正確な位相変動推定を行う。
【００４１】次に位相変動推定回路２０Ｄの出力を直交
座標変換メモリ回路５６−１で直交座標変換した後、位
相等化回路２２へ出力する一方、加算回路３３−５と遅
延回路３１−８から成る積算回路５５で積算して累積値
を得てからこの累積値を直交座標変換メモリ回路５６−
２で直交座標変換して位相誤差推定回路２１へ出力す
る。
【００４２】上記第１の実施例においては周波数補償回
路４４を複数の複素乗算器により実現していたが、複素
乗算器はＬＳＩチップ上で大きな面積を占有するため、
多数の複素乗算器の使用は回路規模を著しく増大させる
という問題がある。これに対しこの第４の実施例では周
波数補償回路４４Ｄを極座標を使って実現することによ
り、用いる複素乗算器は一つだけになり回路構成が簡易
になるという利点がある。
【００４３】次に本発明の第５の実施例を説明する。本
実施例は上記第４の実施例の周波数補償回路を更に簡略
化したものであり、この第５の実施例では周波数補償回
路４４Ｅは図１７に示す構成を有する。
【００４４】この周波数補償回路４４Ｅは、上記第４の
実施例の周波数補償回路４４Ｄにおける係数付き積算回
路３８ｂで求める積算値の逆数を予め記憶するメモリ５
８で係数付き積算回路３８ｂを置換え、係数付き積算回
路３８ａ−１の出力とこのメモリ５８の出力とを乗算す
る複素乗算回路３０−１２で除算回路２５−１を置換え
た構成となっている。
【００４５】この第５の実施例では、メモリ５８の方が
係数付き積算回路３８ｂよりも小規模に出来る上、乗算
回路３０−１２の方が除算回路２５−１よりも小規模に
出来るので、周波数補償回路の構成を上記第４の実施例
よりも更に簡略化出来る。
【００４６】
【発明の効果】以上の説明で明らかなように、本発明の
復調方法及び装置は、従来技術とは異なり、正しい復調
信号が得られれば、逐次的な方法により正確に周波数誤
差が推定できる。従って、周波数誤差情報を考慮して位
相補償を行なうことで定常位相誤差が除去できるため、
周波数誤差の存在下においてもデータを正しく復調でき
るという利点がある。
【００４７】さらに、周波数誤差推定にＲＬＳ法のよう
に初期収束特性の優れた構成を適用することで、周波数
誤差の存在下においても高速の引込が可能となる利点が
ある。
【００４８】又、バースト信号を伝送する時分割伝送
（ＴＤＭ）における復調に適用可能であり、特に伝送レ
ートが遅い低帯域伝送において有効である。
【図面の簡単な説明】
【図１】本発明の第１の実施例である準同期位相検波回
路の全体構成を示すブロック図。
【図２】上記第１の実施例で用いる位相制御回路のブロ
ック図（ＲＬＳ）。
【図３】上記第１の実施例で用いる位相変動推定回路の
相関値重み付き積算回路のブロック図。
【図４】上記第１の実施例で用いる係数付積算回路（複
素量）のブロック図。
【図５】上記第１の実施例で用いる複素数正規化回路の
ブロック図。
【図６】上記第１の実施例で用いる自己相関値重み付き
積算回路のブロック図。
【図７】上記第１の実施例で用いる係数付積算回路（ス
カラー量）のブロック図。
【図８】上記第１の実施例で用いる累積回路のブロック
図。
【図９】上記第１の実施例で用いる相互相関値重み付き
積算回路のブロック図。
【図１０】本発明の第２の実施例に用いる位相制御回路
のブロック図（ＬＭＳ）。
【図１１】上記第２の実施例で用いる周波数誤差検出回
路のブロック図。
【図１２】上記第２の実施例で用いる位相誤差検出回路
のブロック図。
【図１３】本発明の第３の実施例に用いる位相制御回路
のブロック図。
【図１４】上記第３の実施例で用いる相関値重み付き積
算回路のブロック図。
【図１５】上記第３の実施例で用いる相互相関値重み付
き積算回路のブロック図。
【図１６】本発明の第４の実施例に用いる位相制御回路
の周波数補償回路のブロック図。
【図１７】本発明の第５の実施例に用いる位相制御回路
の周波数補償回路のブロック図。
【図１８】従来の準同期位相検波回路のブロック図。
【図１９】従来の他の準同期位相検波回路のブロック
図。
【図２０】上記従来の他の準同期位相検波回路に用いる
位相回転補正推定回路のブロック図。
【符号の説明】
１ 搬送波帯複素乗算器 ２ 局部発振器 ３ 低域フィルタ ４ Ａ／Ｄ変換器 ２０，２０Ｂ，２０Ｃ，２０Ｄ，２０Ｅ 位相変動推定
回路 ２１，２１Ｂ，２１Ｃ 位相誤差推定回路 ２２，２２Ｂ 位相等化回路 ２３，２３Ｂ 位相変動推定回路における相関値重み付
き積算回路 ２４−１，２４−２ 自己相関値重み付き回路 ２５−１〜２５−３ 除算回路 ２６−１〜２６−５ 複素共役回路 ２７，２７Ｂ 相関値重み付き積算回路 ２８，２８Ｂ，２８Ｃ 位相制御回路 ２９ 累積回路 ３０−１〜３０−１２ 複素乗算回路 ３１−１〜３１−８ 一シンボル遅延回路 ３２ 識別回路 ３３−１〜３３−５ 加算回路 ３４−１〜３４−３ 重み付け回路 ３５ 複素数正規化回路 ３６−１〜３６−２ 複素乗算回路 ３７ 平方根回路 ３８ａ−１，３８ａ−４ 係数付積算回路（複素量） ３８ｂ 係数付積算回路（スカラー量） ３９ 位相変動推定回路（ＬＭＳ） ４０ 位相誤差推定回路（ＬＭＳ） ４１ 周波数誤差検出回路 ４２ 位相誤差検出回路 ４３−１，４３−２ 減算回路 ４４，４４Ｂ，４４Ｃ，４４Ｄ，４４Ｅ 周波数補償回
路 ４５ トレーニング信号発生回路 ４６ スイッチ回路 ５０ 極座標変換メモリ回路 ５１ 積算回路 ５５ 積算回路 ５６−１，５６−２ 直交座標変換メモリ回路 ５８ メモリ回路 Ｓ 変調入力信号 Ｄ 最終的な復調信号（ｄ1 同相信号，ｄ2 直交信号） Ｕ 暫定的な復調信号（ｕ1 同相信号，ｕ2 直交信号）
フロントページの続き (56)参考文献 特開 平３−274844（ＪＰ，Ａ) 特開 昭59−122028（ＪＰ，Ａ) 特開 平３−123147（ＪＰ，Ａ) 特開 平５−103030（ＪＰ，Ａ) 特開 平５−48665（ＪＰ，Ａ) 大沢智喜，”逐次回帰推定法を用いた ＰＳＫ信号の蓄積一括復調方式”，電子 情報通信学会論文誌 Ｂ−１，Ｖｏｌ. Ｊ72−Ｂ−１，Ｎｏ．６，ｐａｇｅｓ 504−512，1989 東田康志 外２名，”ＰＳＫ信号蓄積 一括復調方式におけるタイミング抽出と キャリヤ推定”，電子情報通信学会技術 研究報告，Ｖｏｌ．86，Ｎｏ．395 ｐ ａｇｅ 31−38（ＣＳ86−169），1987 (58)調査した分野(Int.Cl.7，ＤＢ名) H04L 27/00 - 27/38

Claims (10)

    (57)【特許請求の範囲】
  1. 【請求項１】 複素変調入力信号から複素復調信号を得
    るための適応位相制御付き復調方法であって、 (a) 複素変調入力信号の周波数誤差を、現シンボルと前
    シンボルについての複素変調入力信号と、(c) で求めた
    複素復調信号とに基づく周波数誤差による一シンボル間
    の位相変動を使って推定する段階と、 (b) 複素変調入力信号の初期位相誤差を、複素変調入力
    信号と、(c) で求めた複素復調信号と、(a) で推定した
    周波数誤差とに基づいて推定する段階と、 (c) (a）で推定した周波数誤差と、(b) で推定した初期
    位相誤差に基づいて決められた最適位相補償を複素変調
    入力信号に施すことによって複素復調信号を求める段階
    と、 から成ることを特徴とする復調方法。
  2. 【請求項２】 請求項１記載の復調方法において、(a)
    では周波数誤差を、現シンボルと前シンボルの相互相関
    値の複素乗算として求められる周波数誤差による一シン
    ボル間の位相変動を使って推定し、各相互相関値は複素
    変調入力信号と複素復調信号の複素乗算として求められ
    ることを特徴とする復調方法。
  3. 【請求項３】 請求項１記載の復調方法において、(a)
    は更に、 (d) 現シンボルと前シンボルについての周波数誤差によ
    る一シンボル間の位相変動を複素変調入力信号と、(c)
    で求めた複素復調信号とを使って推定する段階と、 (e) 周波数誤差による位相補償量を、(d) で推定した位
    相変動の累乗を計算して推定する段階と、 から成ることを特徴とする復調方法。
  4. 【請求項４】 請求項１記載の復調方法において、(b)
    では初期位相誤差を、複素変調入力信号と複素復調信号
    の複素乗算として求められた相互相関値と、加算用複素
    乗算値との複素加算値として推定し、該加算用複素乗算
    値は(a）で推定された現シンボルの周波数誤差を忘却係
    数で重み付けしたものと、前シンボルについての該複素
    加算値とを複素乗算して求められたものであることを特
    徴とする復調方法。
  5. 【請求項５】 請求項１記載の復調方法において、(a)
    では周波数誤差を極座標を使って推定し、推定された周
    波数誤差を直交座標を使って出力することを特徴とする
    復調方法。
  6. 【請求項６】 複素変調入力信号から複素復調信号を得
    るための適応位相制御付き復調装置であって、 (a) 複素変調入力信号の周波数誤差を、現シンボルと
    前シンボルについての複素変調入力信号と、(c) で求め
    た複素復調信号とに基づく周波数誤差による一シンボル
    間の位相変動を使って推定する手段と、 (b) 複素変調入力信号の初期位相誤差を、複素変調入力
    信号と、(c) で求めた複素復調信号と、(a) で推定した
    周波数誤差とに基づいて推定する手段と、 (c) (a）で推定した周波数誤差と、(b) で推定した初期
    位相誤差に基づいて決められた最適位相補償を複素変調
    入力信号に施すことによって複素復調信号を求める手段
    と、 を具備することを特徴とする復調装置。
  7. 【請求項７】 請求項６記載の復調装置において、(a)
    は周波数誤差を、現シンボルと前シンボルの相互相関値
    の複素乗算として求められる周波数誤差による一シンボ
    ル間の位相変動を使って推定し、各相互相関値は複素変
    調入力信号と複素復調信号の複素乗算として求められる
    ことを特徴とする復調装置。
  8. 【請求項８】 請求項６記載の復調装置において、(a)
    は更に、 (d) 現シンボルと前シンボルについての周波数誤差によ
    る一シンボル間の位相変動を複素変調入力信号と、(c)
    で求めた複素復調信号とを使って推定する手段と、 (e) 周波数誤差による位相補償量を、(d) で推定した位
    相変動の累乗を計算して推定する手段と、 を具備することを特徴とする復調装置。
  9. 【請求項９】 請求項６記載の復調装置において、(b)
    は初期位相誤差を、複素変調入力信号と複素復調信号の
    複素乗算として求められた相互相関値と、加算用複素乗
    算値との複素加算値として推定し、該加算用複素乗算値
    は(a）で推定された現シンボルの周波数誤差を忘却係数
    で重み付けしたものと、前シンボルについての該複素加
    算値とを複素乗算して求められたものであることを特徴
    とする復調装置。
  10. 【請求項１０】 請求項６記載の復調装置において、
    (a) は周波数誤差を極座標を使って推定し、推定された
    周波数誤差を直交座標を使って出力することを特徴とす
    る復調装置。
JP26752292A 1991-10-07 1992-10-06 適応位相制御付き復調方法及び装置 Expired - Fee Related JP3228353B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
US07/957,239 US5287067A (en) 1991-10-07 1992-10-06 Method and apparatus for demodulation with adaptive phase control in quasi-coherent detection
JP26752292A JP3228353B2 (ja) 1991-10-07 1992-10-06 適応位相制御付き復調方法及び装置

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP25916791 1991-10-07
JP3-259167 1991-10-07
US07/957,239 US5287067A (en) 1991-10-07 1992-10-06 Method and apparatus for demodulation with adaptive phase control in quasi-coherent detection
JP26752292A JP3228353B2 (ja) 1991-10-07 1992-10-06 適応位相制御付き復調方法及び装置

Publications (2)

Publication Number Publication Date
JPH05207088A JPH05207088A (ja) 1993-08-13
JP3228353B2 true JP3228353B2 (ja) 2001-11-12

Family

ID=27334791

Family Applications (1)

Application Number Title Priority Date Filing Date
JP26752292A Expired - Fee Related JP3228353B2 (ja) 1991-10-07 1992-10-06 適応位相制御付き復調方法及び装置

Country Status (2)

Country Link
US (1) US5287067A (ja)
JP (1) JP3228353B2 (ja)

Families Citing this family (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06205062A (ja) * 1993-01-08 1994-07-22 Nec Corp 遅延検波回路
DE69331140T2 (de) * 1993-08-03 2002-07-04 Alcatel Sa Funkkommunikationssystem mit Multisensorempfangsstation und einer Vielzahl von Datenpaketen aussendenden Sendestationen
US5497400A (en) * 1993-12-06 1996-03-05 Motorola, Inc. Decision feedback demodulator with phase and frequency estimation
WO1995017052A1 (fr) * 1993-12-15 1995-06-22 Ntt Mobile Communications Network Inc. Egaliseur a adaptation automatique
US5548244A (en) * 1994-11-14 1996-08-20 Hughes Aircraft Company Method and apparatus for eliminating DC offset for digital I/Q demodulators
US5692014A (en) * 1995-02-03 1997-11-25 Trw Inc. Subsampled carrier recovery for high data rate demodulators
US6111911A (en) * 1995-06-07 2000-08-29 Sanconix, Inc Direct sequence frequency ambiguity resolving receiver
JP2924730B2 (ja) * 1995-09-13 1999-07-26 日本電気株式会社 信号受信方法
EP0820173A3 (en) * 1996-07-16 2001-01-24 Matsushita Electric Industrial Co., Ltd. QAM receiver with baseband compensation for phase and frequency errors
JP3115255B2 (ja) * 1997-06-13 2000-12-04 株式会社ケンウッド 絶対位相化回路
DE1059786T1 (de) * 1998-02-25 2001-09-06 Kenwood Corp Demodulator eines empfängers
KR100315343B1 (ko) * 1998-08-03 2002-02-19 김진찬 위성통신시스템용채널모뎀의에러추정방법및그장치
JP3348661B2 (ja) * 1998-10-09 2002-11-20 双葉電子工業株式会社 キャリア位相追従装置および周波数ホッピング受信装置
JP3498600B2 (ja) * 1998-11-09 2004-02-16 三菱電機株式会社 キャリア位相推定装置とキャリア位相推定装置を用いた復調器
JP2002534909A (ja) 1999-01-06 2002-10-15 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ 周波数ズレ補正用の回転手段を有する復調器
US6285861B1 (en) * 1999-06-14 2001-09-04 Qualcomm Incorporated Receiving station with interference signal suppression
JP2001016135A (ja) 1999-06-29 2001-01-19 Nec Corp 自動周波数制御方法と自動周波数制御方式とｃｄｍａ受信機
US6493406B1 (en) * 1999-07-22 2002-12-10 Motorola Inc Method and apparatus for symbol independent discriminator correlator automatic frequency control
JP2001196975A (ja) * 2000-01-17 2001-07-19 Nec Corp Ｃｄｍａ方式無線基地局用の同期捕捉回路
CN1268101C (zh) * 2000-06-27 2006-08-02 皇家菲利浦电子有限公司 相位序列中相位跳变的检测和校正
US6993095B2 (en) * 2001-03-15 2006-01-31 Texas Instruments Incorporated Phase-locked loop initialization via curve-fitting
CN100583700C (zh) * 2002-07-31 2010-01-20 汤姆森特许公司 正交频分多路复用接收机的集中式缓冲器结构
US7760616B2 (en) * 2002-07-31 2010-07-20 Thomson Licensing Extracting the phase of an OFDM signal sample
JP2005535224A (ja) * 2002-07-31 2005-11-17 トムソン ライセンシング Ｏｆｄｍ信号サンプルの位相検出
KR100542827B1 (ko) 2002-12-18 2006-01-20 한국전자통신연구원 변화량 예측에 의한 주파수 옵셋 보정 장치 및 그 방법
US20040228270A1 (en) * 2003-05-13 2004-11-18 Hou-Shin Chen Method of processing an OFDM signal and OFDM receiver using the same
US7668199B2 (en) * 2004-06-17 2010-02-23 Texas Instruments Incorporated Methods and systems for communicating using transmitted symbols associated with multiple time durations
US7903769B2 (en) * 2005-12-12 2011-03-08 Telefonaktiebolaget L M Ericsson (Publ) Method and apparatus for phase-noise compensation in digital receivers
JP2007300155A (ja) * 2006-04-27 2007-11-15 Hitachi Kokusai Electric Inc Ｏｆｄｍ信号の位相回転補正装置及び位相回転補正方法
US8306156B2 (en) * 2007-10-17 2012-11-06 Montage Technology Group Limited Data aided detection of spectrum inversion
DE102008010254B4 (de) * 2008-02-20 2012-04-19 Atmel Automotive Gmbh Empfangsschaltung und Verfahren zum Empfangen eines Signals einer Amplitudenumtastung
CN106453187B (zh) * 2016-09-26 2019-06-11 珠海全志科技股份有限公司 一种ofdm系统同步跟踪方法和装置
EP3672070A1 (en) * 2018-12-19 2020-06-24 Nxp B.V. Communications device and method for operating a communications device

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2615675B1 (fr) * 1987-05-21 1989-06-30 Alcatel Espace Procede de demodulation de signaux modules numeriquement et dispositif de mise en oeuvre d'un tel procede
CA1288878C (en) * 1988-08-15 1991-09-10 John D. Mcnicol Timing and carrier recovery in tdma without preamable sequence
CA2003774C (en) * 1988-11-25 1993-01-26 Atsushi Yoshida Carrier phase synchronizing circuit capable of recovering carrier phase synchronization at a short time
JPH03274844A (ja) * 1990-03-24 1991-12-05 Japan Radio Co Ltd Ｐｓｋ変調信号の遅延検波回路

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
大沢智喜，"逐次回帰推定法を用いたＰＳＫ信号の蓄積一括復調方式"，電子情報通信学会論文誌 Ｂ−１，Ｖｏｌ．Ｊ７２−Ｂ−１，Ｎｏ．６，ｐａｇｅｓ ５０４−５１２，１９８９
東田康志 外２名，"ＰＳＫ信号蓄積一括復調方式におけるタイミング抽出とキャリヤ推定"，電子情報通信学会技術研究報告，Ｖｏｌ．８６，Ｎｏ．３９５ ｐａｇｅ ３１−３８（ＣＳ８６−１６９），１９８７

Also Published As

Publication number Publication date
JPH05207088A (ja) 1993-08-13
US5287067A (en) 1994-02-15

Similar Documents

Publication Publication Date Title
JP3228353B2 (ja) 適応位相制御付き復調方法及び装置
JP2712706B2 (ja) 適応位相検出同期方法
JP3125644B2 (ja) 復調装置
JP2643792B2 (ja) 復調装置
JP3013763B2 (ja) キャリア同期ユニット
US6650718B1 (en) Timing reproducer and demodulator comprising this
US20020045433A1 (en) Method and arrangement for reducing frequency offset in a radio receiver
US6421399B1 (en) Frequency and phase estimation for MPSK signals
JP3144457B2 (ja) 自動周波数調節方法及びその装置
US5751776A (en) Receiver for a digital communication system
JP2672769B2 (ja) スペクトル拡散受信機
US5627861A (en) Carrier phase estimation system using filter
JP3575883B2 (ja) ディジタル復調器
EP0838111B1 (en) Carrier recovery for digitally phase modulated signals, using a known sequence
EP1435687B1 (en) Direct conversion receiver
US7634000B1 (en) Noise estimator for a communications system
US7428272B2 (en) Method and apparatus for joint phase offset and frequency offset estimator for MPSK transmission
JP3006382B2 (ja) 周波数オフセット補正装置
JP3945623B2 (ja) 周波数同期方法及びこれを用いたｏｆｄｍ受信装置
EP0536687B1 (en) Method and apparatus for demodulation with adaptive phase control in quasicoherent detection
US20060045137A1 (en) Apparatus for estimating frequency offset from received signal and method for the same
JP2894381B2 (ja) スペクトル拡散通信装置
JP2540931B2 (ja) Ｐｓｋ信号復調方法
JPH09246917A (ja) 周波数誤差推定装置
WO2001008368A1 (fr) Appareil de detection de decalage de frequence

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees