JPH05102346A - 樹脂封止半導体装置 - Google Patents

樹脂封止半導体装置

Info

Publication number
JPH05102346A
JPH05102346A JP3261576A JP26157691A JPH05102346A JP H05102346 A JPH05102346 A JP H05102346A JP 3261576 A JP3261576 A JP 3261576A JP 26157691 A JP26157691 A JP 26157691A JP H05102346 A JPH05102346 A JP H05102346A
Authority
JP
Japan
Prior art keywords
resin
island
semiconductor element
semiconductor device
wax layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP3261576A
Other languages
English (en)
Inventor
Takehiro Saito
武博 齋藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP3261576A priority Critical patent/JPH05102346A/ja
Publication of JPH05102346A publication Critical patent/JPH05102346A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85909—Post-treatment of the connector or wire bonding area
    • H01L2224/8592—Applying permanent coating, e.g. protective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Abstract

(57)【要約】 【構成】リードフレーム１に半導体素子３を固着し、金
属細線７等でボンディングした後、樹脂封止領域内にシ
リコーンワックス層１０を設けた半導体である。 【効果】従来の半導体装置と比較し、本発明の半導体装
置は、プリント板へ実装する際の加熱を受けても封止樹
脂にクラックが発生しない。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、半導体装置に関し、特
に樹脂で封止された半導体装置に関する。
【０００２】
【従来の技術】従来の樹脂封止半導体装置について説明
すると、図６に示すようにリードフレーム１と呼ばれる
基板の半導体搭載部（アイランド２）に半導体素子３を
樹脂ペーストまたは金とシリコンとの共晶合金等のマウ
ント層４を設けることで固定し、半導体素子３のボンデ
ィングパッド５とリードフレーム１の内部リード６を金
等の金属細線７で結線し、封止樹脂８で封止した後、外
部リード９を所定の形状に加工し半導体装置となる。
【０００３】
【発明が解決しようとする課題】この従来の樹脂封止半
導体装置では、樹脂で封止されているため外気の水分濃
度が高いときは封止樹脂が吸湿してしまう。このため半
導体装置が赤外線リフローやベーパーフェイズソルダリ
ング等の半導体装置を全体的に加熱することでプリント
ボードに実装する方式においては、半導体素子，内部リ
ード，アイランドと封止樹脂の相互の熱膨張係数の違い
により発生する応力や水分の蒸気圧による応力のため、
封止樹脂にクラックが発生する問題点があった。
【０００４】特に、水分の気化により生じた蒸気圧によ
る応力の影響は甚大である。しかも、半導体素子と封止
樹脂との界面やアイランドと封止樹脂との界面に留まっ
た水分による蒸気圧が各々の界面を剥離せしめ、この結
果半導体素子の上面の端やアイランドの裏面の端に応力
集中が起こり封止樹脂にクラックが生じるものである。
【０００５】このため、外界の塩素イオンやナトリウム
イオンは半導体装置の内部に取り込まれ半導体素子のボ
ンディングパッド等のアルミニウム膜を腐食させ誤動作
や断線不良が発生することがあった。同様にクラックが
原因で端子間の漏れ電流が発生することで誤動作を起こ
すことがあった。
【０００６】
【課題を解決するための手段】本発明の樹脂封止半導体
装置は、表面に半導体素子を搭載したアイランドの裏面
にシリコーンワックス層が設けられているというもので
ある。
【０００７】
【実施例】次に本発明について図面を参照して説明す
る。
【０００８】図１は本発明の第１の実施例の樹脂封止半
導体装置の断面図である。半導体素子３は、アイランド
２に樹脂ペーストまたは金とシリコンの共晶合金等のマ
ウント層４を設けることで固定し半導体素子３のボンデ
ィングパッド５と内部リード６を金等の金属細線７て結
線し、シリコーンワックス層１０ａをアイランド２の裏
面と内部リード６の裏面に具備している。
【０００９】図２は、シリコンワックスの塗布方法を説
明するための概略図でる。半導体素子３とボンディング
パッド５を金線７で結線した後リードフレーム１の裏面
方向からスプレー１１により、中京化成工業（株）のテ
リコートシリコンタイプ（商品名）を吹き付けたのち、
自然乾燥することでシリコーンワックス層を容易に形成
できる。
【００１０】図３は、本発明の第２の実施例の樹脂封止
半導体装置の断面図である。第１の実施例と同様にし
て、半導体素子３のボンディングパッド５と内部リード
６を金等の金属細線７で結線したのち、シリコーンワッ
クス層１０ｂを少なくとも樹脂封止領域内すべてに形成
し、封止樹脂８で封止した後、外部リード９を所定の形
状に加工し半導体装置となる。
【００１１】図４は、第２の実施例のシリコーンワック
ス層の形成方法の説明に使用する概略図である。半導体
素子３とボンディングパッド５を金等の金属細線で結線
した後、半導体素子３が固着されているリードフレーム
ごとシリコーンワックスの希釈液（テリコートシリコン
タイプ）を入れたバスに浸漬したのち乾燥させることに
よりシリコーンワックス層を形成することができる。
【００１２】図５は、本発明の第１の実施例と第２の実
施例の効果を示した表である。４．０ｍｍの幅，１０ｍ
ｍの長さ及び４００μｍの厚さを持つ半導体素子を、２
４ピン，３００ミルのプラスチックスモールアウトライ
ンＪリードパッケージに、樹脂ペーストを用いて搭載し
た樹脂封止半導体装置で、シリコーンワックス層の厚さ
を１μｍ前後とし、封止樹脂の弾性率を変えたものを８
５℃，温度８５％の環境下に７２時間保管した後、パッ
ケージの表面温度が３０秒以上４０秒以下の赤外線リフ
ローにさらした後に断面カットを施こし樹脂クラックの
有無を調査した結果を示したものである。シリコーンワ
ックス層をもうけた半導体装置では樹脂のクラックが全
く発生しない（水準２，３，４，７，８，９）かまたは
２０個中９個発生する（水準１，５，６，１０）にすぎ
ない。しかし、従来構造の水準では全数クラックが発生
している。したがって、シリコーンワックス層をもうけ
ることで赤外線リフロー等による実装時の樹脂クラック
が半導体装置が吸湿しているときにおいても発生せず実
装可能である。
【００１３】前述したように、赤外線リフロー等による
実装時に発生する樹脂のクラックは、半導体素子と封止
樹脂との界面や半導体素子搭載部（アイランド）と封止
樹脂との界面に留まった水分による蒸気圧が封止樹脂に
発生するクラックの最大の原因と考えられる。シリコー
ンワックスは撥水性を有するためこれらの界面に水分を
留まらせないために顕著な効果が表われたのである。
【００１４】なお、封止樹脂はエポキシ樹脂にＳｉＯ2
粉末などのフィラーを混合したものを使用して形成され
るが、エポキシ樹脂およびフィラーの種類や量を変えて
曲げ弾性率を調整できることは当業者にとって明らかな
ことであるので詳細説明は行なわない。ともあれ、以上
の結果から封止樹脂は、２４０℃における曲げ弾性率が
１０ｋｇ／ｍｍ2 を越え、１００ｋｇ／ｍｍ2 以下のも
のがよいことが判る。
【００１５】
【発明の効果】以上説明したように本発明は、少なくと
も半導体素子搭載部（アイランド）の裏面を覆うシリコ
ーンワックス層を有しているので、シリコーンワックス
層の撥水性作用のため封止樹脂とアイランドとの界面に
存在する水分の気化による蒸気圧が低減し赤外線リフロ
ーを行なっても樹脂クラックが発生しない樹脂封止半導
体装置が得られるという効果を有する。
【００１６】したがって、本発明の樹脂封止半導体装置
は外界のＮａ+ ，Ｃｌ- 等の不純物を内部に取り込ま
ず、半導体素子のボンディングパッドのアルミニウム腐
食が発生し誤動作や断線不良が起こることがない。ま
た、端子間の漏れ電流が発生することで誤動作や断線を
引き起こすこともない。
【図面の簡単な説明】
【図１】本発明の第１の実施例の断面図である。
【図２】本発明のシリコーンワックスの塗布法を説明す
るための概略図である。
【図３】本発明の第２の実施例の断面図である。
【図４】第２の実施例２のシリコーンワックス層の形成
方法を説明するための概略図である。
【図５】本発明の樹脂封止半導体装置の耐熱性試験結果
を表にして示す図である。
【図６】従来の樹脂封止半導体装置の断面図である。
【符号の説明】
１ リードフレーム ２ アイランド半導体素子搭載部 ３ 半導体素子 ４ マウント層 ５ ボンディングパッド ６ 内部リード ７ 金属細線 ８ 封止樹脂 ９ 外部リード １０ シリコーンワックス溶液 １０ａ，１０ｂ シリコーンワックス層 １１ スプレー １２ バス
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.5 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 23/50 Ｕ 9272−4Ｍ

Claims (3)

    【特許請求の範囲】
  1. 【請求項１】 表面に半導体素子を搭載したアイランド
    の裏面にシリコーンワックス層が設けられていることを
    特徴とする樹脂封止半導体装置。
  2. 【請求項２】 半導体素子表面にワックス層が設けられ
    ている請求項１記載の樹脂封止半導体装置。
  3. 【請求項３】 ２４０℃における曲げ弾性率が１０ｋｇ
    ／ｍｍ2 を越え１００ｋｇ／ｍｍ2 以下の樹脂で封止さ
    れている請求項１記載の樹脂封止半導体装置。
JP3261576A 1991-10-09 1991-10-09 樹脂封止半導体装置 Pending JPH05102346A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3261576A JPH05102346A (ja) 1991-10-09 1991-10-09 樹脂封止半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3261576A JPH05102346A (ja) 1991-10-09 1991-10-09 樹脂封止半導体装置

Publications (1)

Publication Number Publication Date
JPH05102346A true JPH05102346A (ja) 1993-04-23

Family

ID=17363840

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3261576A Pending JPH05102346A (ja) 1991-10-09 1991-10-09 樹脂封止半導体装置

Country Status (1)

Country Link
JP (1) JPH05102346A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003037123A (ja) * 2001-05-15 2003-02-07 Sanken Electric Co Ltd 半導体装置および半導体装置の製造方法
JP2009141274A (ja) * 2007-12-10 2009-06-25 Dainippon Printing Co Ltd 半導体装置およびその製造方法、ならびに半導体装置用基板およびその製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003037123A (ja) * 2001-05-15 2003-02-07 Sanken Electric Co Ltd 半導体装置および半導体装置の製造方法
JP2009141274A (ja) * 2007-12-10 2009-06-25 Dainippon Printing Co Ltd 半導体装置およびその製造方法、ならびに半導体装置用基板およびその製造方法

Similar Documents

Publication Publication Date Title
JP2001196407A (ja) 半導体装置および半導体装置の形成方法
JPH0239865B2 (ja)
US5576246A (en) Personalized area leadframe coining or half etching for reduced mechanical stress at device edge
JP3542311B2 (ja) 半導体装置
JPH11135679A (ja) 電子装置および半導体パッケージ
JP2734443B2 (ja) 樹脂封止型半導体装置
JPH05102346A (ja) 樹脂封止半導体装置
JPS61230344A (ja) 樹脂封止型半導体装置
JP2892055B2 (ja) 樹脂封止型半導体素子
JPS63216352A (ja) 半導体装置の製造方法
JPH0546978B2 (ja)
JPH02105446A (ja) 混成集積回路
JPH0536861A (ja) 半導体デバイス
JPS60167432A (ja) 半導体装置
JPH07135203A (ja) 半導体装置
JPS6365655A (ja) 樹脂封止型半導体装置
JPH0870089A (ja) 半導体装置及びその製造方法
JPS6329960A (ja) 樹脂封止型半導体装置用リ−ドフレ−ム
JPS6224650A (ja) 半導体装置
JPS615562A (ja) 半導体装置
JPH0778910A (ja) 半導体装置
JP2871987B2 (ja) 半導体記憶装置
JP2003318345A (ja) 樹脂封止型半導体装置
JPH0555408A (ja) 樹脂封止型半導体装置
JPS61147553A (ja) 半導体装置