JPH05102055A - 半導体作製方法 - Google Patents

半導体作製方法

Info

Publication number
JPH05102055A
JPH05102055A JP3290719A JP29071991A JPH05102055A JP H05102055 A JPH05102055 A JP H05102055A JP 3290719 A JP3290719 A JP 3290719A JP 29071991 A JP29071991 A JP 29071991A JP H05102055 A JPH05102055 A JP H05102055A
Authority
JP
Japan
Prior art keywords
doping
semiconductor
conductivity type
temperature
reactive gas
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP3290719A
Other languages
English (en)
Inventor
Kouyuu Chiyou
宏勇 張
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP3290719A priority Critical patent/JPH05102055A/ja
Priority to KR92018167A priority patent/KR960008503B1/ko
Publication of JPH05102055A publication Critical patent/JPH05102055A/ja
Priority to US08/300,938 priority patent/US5938839A/en
Priority to US09/222,776 priority patent/US6660575B1/en
Priority to US10/726,529 priority patent/US6919239B2/en
Pending legal-status Critical Current

Links

Landscapes

  • Physical Vapour Deposition (AREA)

Abstract

(57)【要約】 【構成】 真空チャンバー21内に設置された試料であ
る半導体24に一導電型を付与する不純物をドーピング
する方法であって、真空チャンバー21内の雰囲気を一
導電型を付与する不純物を含有する雰囲気とし、この雰
囲気に電極29より電磁エネルギー与えながらレーザー
光23を試料に照射することによって、プラズマ化した
雰囲気中より効率良く半導体24に対してドーピングを
行うことができる半導体作製方法。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、低温工程で効率良くド
ーピングを行う技術に関するものである。
【0002】
【従来の技術】従来、ドーピングを行う技術として、熱
拡散法やイオン打ち込み法が知られている。熱拡散法は
1000度〜1200度という高温雰囲気中で不純物を
半導体中に拡散させる方法であり、イオン打ち込み法は
イオン化した不純物を電界で加速し所定の場所に打ち込
む方法である。
【0003】しかしながら、不純物の拡散係数DはD=
0exp[-Ea / kT] で示されるように絶対温度Tに対
し指数関数的に依存する。ここでD0 はT=∞における
拡散係数であり、Eaは活性エネルギーであり、kはボ
ルツマン係数である。従って、不純物を半導体中へ効率
良く拡散させるためには出来るだけ高温で行うのが望ま
しく熱拡散法では1000度以上の高温工程で行うの一
般的であった。またイオン打ち込み法では、不純物の活
性化と欠陥の回復のために600度〜950度の温度で
の後熱処理工程が必要であった。
【0004】近年ガラス基板上に設けられたTFT(薄
膜トランジスタ)を画素のスイッチング素子として用い
たアクティブマトリックス型の液晶表示装置が一部実用
化されているが、これらはTFTのソース,ドレイン領
域をオーミックコンタクトに一導電型の非晶質珪素で形
成しているの一般的である。また、TFTの構造として
逆スタガー型の形式をとっており構造的な問題から寄生
容量を発生しやすかった。そこで、ソース,ドレイン領
域を自己整合的(セルフアライン)に形成するTFTを
用いることが検討されているが、ソース,ドレイン領域
を自己整合的に形成するためには、イオン打ち込み法や
イオンシャワー法を用いなければならなかった。しかし
これらの方法は前述のように不純物の活性化と欠陥の回
復のために600度〜950度の温度での後熱処理工程
が必要であり、一般の安価なガラス基板の耐熱温度が、
600度〜700度であることを考えると、工業的に用
いることが困難であった。
【0005】このようなガラス基板に与える熱ダメージ
の問題を解決する方法として、レーザー光の照射による
ドーピング技術が知られている。この方法の一つとして
は、ドーピングを行おうとする半導体表面に不純物の薄
膜を形成し、レーザー光の照射によってこの不純物の薄
膜と半導体表面を溶融させ、不純物を溶かし込む方法が
ある。また、別な方法として、ドーピングを行おうとす
る不純物を含有した反応性気体の雰囲気中で半導体表面
に対してレーザー光を照射することによって、半導体中
に気相中から不純物を添加拡散させる方法がある。特に
パルス照射型のエキシマレーザーを用いた場合、基板と
してガラス基板を用いた場合でもガラス基板の温度は瞬
間的に300度程度になるだけであり、ガラス基板に対
する熱ダメージを問題にしないですむという特徴を有し
ている。
【0006】上記のエキシマレーザー光の照射によって
ドーピングを行う方法は、ガラス基板に熱ダメージを与
えないので、熱ダメージによる欠陥の発生を抑えること
ができるという利点を有するが、レーザー光の波長によ
っては反応性ガスにエネルギーが吸収されず、ドーピン
グ効率が低下するという問題があった。例えば、アレク
サンドライトレーザー光(波長745nm)を用いた場
合、PH3 ガスを直接分解することができない。その
他、ドーピングを行うための反応性ガス(ドーピングガ
スという)として5価の不純物を含むAsH3そしてP
3 や3価の不純物を含むB2 6 のそれぞれにおい
て、吸収する波長帯が異なるので各種反応ガスを用いて
異なる元素をドーピングしなければならない場合には、
ドーピング濃度の不均一等の不都合を生じるという問題
があった。
【0007】例えばPチャネル型TFT(以下PTFT
と記す)とNチャネル型TFT(以下NTFTと記す)
を相補型に構成した素子を形成する場合やCMOS構成
の素子を形成する場合、N型を付与するドーピングガス
とP型を付与するドーピングガスを使い分けなければな
らないので、レーザーの種類によってはドーピングガス
が限定されてしまう問題や、それぞれのドーピングガス
に適応したレーザーを別個に用意しなければならない等
の問題があった。
【0008】
【発明が解決しようとする課題】本発明は、上記のレー
ザー光、特にエキシマレーザー光を用いた気相からのド
ーピング技術において、異なるドーピングガスを用いて
複数のドーピングを行おうとする場合、同一レーザー光
が異なるドーピングガスを分解しないことによるドーピ
ング効率の低下の問題を発明の課題とする。
【0009】
【課題を解決するための手段】本発明は、上記の課題を
解決するために、一導電型を付与する不純物を含む反応
性気体雰囲気中で、半導体表面に対してレーザー光を照
射することによって、前記一導電型を付与する不純物を
前記半導体中にドーピングする方法であって、前記レー
ザー照射時に、前記反応性気体を分解するために電磁エ
ネルギーが加えるという構成をとるものである。さら
に、ドーピング効率を高めるために、レーザー光を照射
する際、同時に試料であるドーピングを行おうとする半
導体をその半導体の結晶化温度以下の温度で加熱すると
いう構成をとるものである。
【0010】本発明における一導電型を付与する不純物
とは、半導体として珪素半導体(シリコン)を用いた場
合において、P型を付与するのであれば、3価の不純
物、代表的にはであるB(ボロン)等を用いることがで
き、N型を付与するのであれば、5価の不純物、代表的
にはP(リン)やAs(砒素)等を用いることができ
る。そしてこれらの不純物を含む反応性気体としてAs
3 ,PH3 ,BF3 ,BCl3 ,B(CH33 等を
用いることができる。
【0011】半導体としては、TFTを作製するのであ
れば、気相成長法やスパッタ法等によって成膜した非晶
質珪素半導体薄膜が一般的には用いられる。また、液相
成長によって作製した多結晶または単結晶の珪素半導体
でも本発明が適用できる。さらに、珪素半導体に限定さ
れず、他の半導体であってもよいことはいうまでもな
い。
【0012】レーザー光としては、パルス発振型のエキ
シマレーザー装置を用いることが有用である。これは、
前述のようにエキシマレーザーでは、基板に対する熱ダ
メージが皆無に近く、また非晶質珪素半導体をレーザー
照射によって結晶化させる場合、結晶性の高い多結晶薄
膜を得ることができるという実績があるからである。
【0013】具体的なレーザーの種類としては、ArF
エキシマレーザー(波長193nm)、XeFエキシマ
レーザー(波長351nm)、KrFエキシマレーザー
(248nm)等を用いることが適当である。
【0014】本発明の構成において、ドーピング用の反
応性気体(ドーピングガスという)を分解するために加
えられる電磁エネルギーとしては、13.56MHzの
高周波エネルギーが一般的である。この電磁エネルギー
によるドーピングガスの分解によって、ドーピングガス
を直接分解できないレーザー光を用いた場合でも効率よ
くドーピングを行うことができる。電磁エネルギーの種
類としては、13.56MHzの周波数に限定されるも
のではなく、例えば2.45GHzのマイクロ波を用い
るとさらに高い活性化率を得ることができる。さらに
2.45GHzのマイクロ波と875ガウスの磁場との
相互作用で生じるECR条件を用いてもよい。また、ド
ーピングガスを直接分解できる光エネルギーを用いるこ
とも有効である。
【0015】レーザー照射の際に試料をその試料である
半導体の結晶化温度以下の温度で加熱するのは、レーザ
ー光によって瞬間的に加熱された試料の冷却レートを延
ばし、かつ試料である半導体の脱水素化を図ることよっ
て半導体中での不純物の活性化及び半導体の結晶化を高
めるためである。半導体の結晶化温度というのは、その
半導体が非晶質状態から結晶状態(一般には微結晶また
は多結晶状態)になる温度であり、珪素の場合には50
0度〜550度である。そして、この結晶化温度以下の
温度で加熱するのは、結晶性の半導体に対し結晶化温度
以上の温度で加熱を行いながらドーピングを行なうと、
準位の発生に起因する価電子制御の困難性の問題が生じ
るからである。また、非晶質珪素(アモルファスシリコ
ン)を用いたTFT(a−Si:TFTといわれる)に
おいて、本発明の構成を用いた場合、a−Si:TFT
を350度以上の温度に加熱すると、素子が破壊してし
まうので、この場合は350度以下の温度で加熱を行う
のが適当である。
【0016】
【実施例】〔実施例1〕本実施例は、ガラス基板上に設
けられたNチャネル薄膜型絶縁ゲイト電界効果トランジ
スタ(以下NTFTと記す)の作製に本発明の構成であ
るドーピング方を適用した例である。
【0017】本実施例においては、基板としてガラス基
板また石英基板を用いた。これは、本実施例において作
製するTFTがアクィブマトリックス型の液晶表示装置
またはイージセンサのスイッチング素子や駆動素子とし
て用いることを意図しているからである。勿論光電変換
装置にP型半導体層やN型半導体層の形成、さらには集
積回路を作製する際のドーピング技術として本発明の構
成を適用してもよい。よって基板としては、珪素または
他の半導体の単結晶または多結晶のものを用いてもよい
し、他の絶縁体をもちいてもよい。
【0018】まず、図1において、基板であるガラス基
板11上にSiO2膜または窒化珪素膜を下地保護膜1
2として形成する。本実施例においては、酸素100%
雰囲気中におけるRFスパッタリングによってSiO2
膜12を200nm成膜した。成膜条件は、 O2 流量 50sccm 圧力 0.5pa RF電力 500W 基板温度 150度 で行った。
【0019】つぎに、プラズマCVD法によって真性ま
たは実質的に真性(人為的に不純物を添加していないと
いう意味)の水素化非晶質珪素半導体層13を100n
mの厚さに形成する。この水素化非晶質珪素半導体層1
3は、チャネル形成領域並びにソース,ドレイン領域を
構成する半導体層となる。成膜条件は、 雰囲気 シラン(SiH4 )10
0% 成膜温度 160度(基板温度) 成膜圧力 0.05Torr 投入パワー 20W(13.56MH
z) で行った。なお、本実施例においては、非晶質珪素の成
膜原料ガスとしてシランを用いているが、熱結晶化によ
って非晶質珪素を多結晶化させる場合には、結晶化温度
を下げるためにジシラン、特にトリシランを用いてもよ
い。
【0020】成膜雰囲気をシラン100%で行うのは、
一般に行われる水素で希釈されたシラン雰囲気中で成膜
した非晶質珪素膜に比較して、シラン100%雰囲気中
で成膜した非晶質珪素膜は、結晶化し易いという実験結
果に基づくものである。
【0021】成膜温度が低いのは、成膜された非晶質珪
素膜中に水素を多量に含ませ、できうる限り珪素の結合
手を水素で中和するためである。
【0022】また、高周波エネルギー(13.56MH
z)の投入パワーが20Wと低いのは、成膜時において
珪素のクラスタすなわち結晶性を有する部分が生じるこ
とを極力防ぐためである。これも、非晶質珪素膜中にお
いて少しでも結晶性を有していると、後のレーザー照射
時における結晶化に悪影響を与えるという実験事実に基
づくものである。
【0023】つぎに、デバイス分離パターニングを行い
図1の形状を得た。そして、試料を真空中(10-6Torr
以下)で、450度、1時間加熱し、水素出しを徹底的
に行い、膜中のダングリングボンドを高密度で生成させ
た。
【0024】さらに前記水素出しを行ったチャンバー中
で、真空状態を維持したままエキシマレーザーを照射
し、試料の多結晶化を行った。この工程は、KrFエキ
シマレーザー(波長248nm)を用い、 レーザー照射エネルギー密度 350 mJ/cm2 パルス数 1〜10ショット 基板温度 400度 で行った。レーザー照射後、水素減圧雰囲気中(約1To
rr)において、100度まて降温させた。
【0025】なお、本実施例においてはレーザー光の照
射による非晶質珪素膜の結晶化を示したが、これを加熱
による工程に置き換えてもよいことはいうまでもない。
この加熱工程とは、ガラスの耐熱温度以下の温度である
450度〜700度程度(一般には600度)の温度で
6時間〜96時間加熱を行い、ガラス基板上に設けられ
た非晶質珪素半導体膜を結晶化させる工程をいう。
【0026】本実施例においては、図5に示すような装
置を用いて上記試料の水素出しのための加熱工程とエキ
シマレーザー光の照射による結晶化さらには不純物のド
ーピング工程をも同一真空チャンバーによって行った。
このような真空チャンバーを用いることによって、加熱
工程からレーザー照射による結晶化工程にわたって真空
状態を保つことが容易になり、膜中に不純物(特に酸
素)が混入しない膜を得ることができる。この真空チャ
ンバーには、電磁エネルギーを雰囲気に与えるための電
極を備えておりPCVD装置をも兼ねるものである。し
かしながら、それぞれ連続する工程をマルチチャンバー
型式に構成された装置を用いて、それぞれの工程を別々
の反応炉で行ってもよいことはいうまでもない。図5に
示す反応路は陽光柱方式の構成であるが、他の形式でも
よく、電磁エネルギーの加え方も特に限定されるもので
はない。また、特に高い活性化率を得たいのであれば、
ECR形式の装置を用いることが有用である。
【0027】図5において、21は真空チャンバー、2
2は真空チャンバー21の外部からレーザーを照射すた
めの石英窓、23はレーザーが照射された場合における
レーザー光、24は試料(サンプル)、25はサンプル
ホルダー、26は試料加熱用のヒーター、27は排気
系、28は原料ガスや不活性ガスさらにはキャリアガス
の導入系であり、図には一つしか示されていないが実際
には複数設けられているものである。また、排気系に
は、低真空用にロータリーポンプを高真空用にターボ分
子ポンプを用い、チャンバー内の不純物(特に酸素)の
残留濃度を極力少なくするように努めた。そして、29
は平行平板電極であり、高周波発振装置30より供給さ
れる13.56MHzの電磁エネルギーをチャンバー内
に供給するものである。
【0028】図5の真空チャンバーを用いてエキシマレ
ーザーによる結晶化を行った後、RFスパッタ法を用い
てゲート絶縁膜となるSiO2 膜14を100nm成膜
し、図2の形状を得た。そしてゲート電極15となる非
晶質珪素半導体層または多結晶珪素半導体層(厚さ15
0nm)をN型の導電型とするためにP(リン)を添加
して設けた。この後ゲート領域をパターニングによって
形成し、図3の形状を得た。
【0029】ここで、再び図5に示す装置を用いて本発
明の構成であるレーザー光による不純物のドーピングを
行う。図5に示す装置において、電磁エネルギーを与え
られ分解されたPH3 雰囲気下で、試料(図3の形状を
有している)を加熱し、レーザー光を照射してP(リ
ン)のドーピングを行った。この時、ソース,ドレイン
領域(図4に示す131,133)にはPがドーピング
されるのでN型化する。これに対してチャネル形成領域
(図4に示す132)にはゲート絶縁膜14とゲート電
極15がマスクとなりレーザーが照射されず、その部分
の温度が上昇しないので、ドーピングが行われない。
【0030】以下にドーピング条件を示す。 雰囲気 SiH4 5%濃度(H2 希釈) 試料温度 350度 圧力 0.02〜1.00Torr 投入パワー 50〜200W レーザー照射条件は、KrFエキシマレーザー(波長2
48nm)を用いて エネルギー密度 150〜350mJ/cm2 パルス数 10〜100ショット である。
【0031】上記ソース,ドレイン領域形成の後、図4
に示すようにRFスパッタ法によって絶縁膜としてSi
2 膜16を100nmの厚さに成膜した。成膜条件
は、ゲート酸化膜の作製方法と同一である。
【0032】その後、コンタクト用の穴開けパターニン
グを行い、さらに電極となるアルミを蒸着してソース電
極17とドレイン電極18を形成し、さらに水素雰囲気
中において350度の温度で水素熱アニールを行うこと
によって、NTFTを完成した。
【0033】このドーピング工程において、雰囲気をB
2 6 とすることによってPチャネル型TFT(PTF
T)を形成することができた。従来であったらレーザー
光の波長によってドーピングガスの分解の度合いが異な
り、このことによるドーピングの不均一性が問題であっ
たが、本発明の構成をとった場合、レーザー光によって
ではなく、電磁エネルギーによってドーピングガスが分
解されるのでPTFTであってもNTFTであってもレ
ーザー光の波長に制限されることなくドーピングを行う
ことができた。
【0034】
【発明の効果】本発明の構成である、電磁エネルギーを
与えることによって分解された一導電型を付与する不純
物を含む雰囲気において、半導体にレーザー光を照射す
ることによって、半導体中に前記一導電型を付与する不
純物を効率よくドーピングするこができた。特に、ガラ
ス基板に熱ダメージを与えずにしかもレーザー光の波長
やドーピングガスの種類に左右されずにドーピングを行
うことができるという効果を得ることができた。
【図面の簡単な説明】
【図1】 実施例1の作製工程を示す。
【図2】 実施例1の作製工程を示す。
【図3】 実施例1の作製工程を示す。
【図4】 実施例1の作製工程を示す。
【図5】 実施例1で用いたレーザー装置を示す。
【符号の説明】
21 真空チャンバー 22 石英窓 23 レーザー光 24 試料 25 サンプルホルダー 26 ヒーター 27 排気系 28 ガス導入系 29 平行平板電極 30 高周波発振器 11 ガラス基板 12 酸化珪素膜 13 珪素半導体層 14 ゲート酸化膜 15 ゲート電極 16 酸化珪素膜 17 ソース電極 18 ドレイン電極 131 ソース領域 132 チャネル形成領域 133 ドレイン領域

Claims (2)

    【特許請求の範囲】
  1. 【請求項1】 一導電型を付与する不純物を含む反応性
    気体雰囲気中で、半導体表面に対してレーザー光を照射
    することによって、前記一導電型を付与する不純物を前
    記半導体中にドーピングする方法であって、前記レーザ
    ー照射時に、前記反応性気体雰囲気に電磁エネルギーを
    加え、前記一導電型を付与する不純物を含む反応性気体
    を分解することを特徴とする半導体作製方法。
  2. 【請求項2】 一導電型を付与する不純物を含む反応性
    気体雰囲気中で、半導体表面に対してレーザー光を照射
    することによって、前記一導電型を付与する不純物を前
    記半導体中にドーピングする方法であって、前記レーザ
    ー照射時において、前記反応性気体雰囲気には電磁エネ
    ルギーが加えられ、前記一導電型を付与する不純物を含
    む反応性気体を分解するとともに、前記半導体は該半導
    体の結晶化温度以下の温度で加熱されることを特徴とす
    る半導体作製方法。
JP3290719A 1991-10-04 1991-10-08 半導体作製方法 Pending JPH05102055A (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP3290719A JPH05102055A (ja) 1991-10-08 1991-10-08 半導体作製方法
KR92018167A KR960008503B1 (en) 1991-10-04 1992-10-05 Manufacturing method of semiconductor device
US08/300,938 US5938839A (en) 1991-10-04 1994-09-06 Method for forming a semiconductor device
US09/222,776 US6660575B1 (en) 1991-10-04 1998-12-30 Method for forming a semiconductor device
US10/726,529 US6919239B2 (en) 1991-10-04 2003-12-04 Method for forming a semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3290719A JPH05102055A (ja) 1991-10-08 1991-10-08 半導体作製方法

Publications (1)

Publication Number Publication Date
JPH05102055A true JPH05102055A (ja) 1993-04-23

Family

ID=17759641

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3290719A Pending JPH05102055A (ja) 1991-10-04 1991-10-08 半導体作製方法

Country Status (1)

Country Link
JP (1) JPH05102055A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6448612B1 (en) 1992-12-09 2002-09-10 Semiconductor Energy Laboratory Co., Ltd. Pixel thin film transistor and a driver circuit for driving the pixel thin film transistor

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57202729A (en) * 1981-06-05 1982-12-11 Mitsubishi Electric Corp Manufacture of semiconductor device
JPH02224339A (ja) * 1989-02-27 1990-09-06 Semiconductor Energy Lab Co Ltd 薄膜トランジスタの作製方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57202729A (en) * 1981-06-05 1982-12-11 Mitsubishi Electric Corp Manufacture of semiconductor device
JPH02224339A (ja) * 1989-02-27 1990-09-06 Semiconductor Energy Lab Co Ltd 薄膜トランジスタの作製方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6448612B1 (en) 1992-12-09 2002-09-10 Semiconductor Energy Laboratory Co., Ltd. Pixel thin film transistor and a driver circuit for driving the pixel thin film transistor
US6608353B2 (en) 1992-12-09 2003-08-19 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor having pixel electrode connected to a laminate structure
US7045399B2 (en) 1992-12-09 2006-05-16 Semiconductor Energy Laboratory Co., Ltd. Electronic circuit
US7061016B2 (en) 1992-12-09 2006-06-13 Semiconductor Energy Laboratory Co., Ltd. Electronic circuit
US7105898B2 (en) 1992-12-09 2006-09-12 Semiconductor Energy Laboratory Co., Ltd. Electronic circuit

Similar Documents

Publication Publication Date Title
US7368367B2 (en) Method for forming a semiconductor
US5938839A (en) Method for forming a semiconductor device
JP4026182B2 (ja) 半導体装置の製造方法、および電子機器の製造方法
US7169657B2 (en) Process for laser processing and apparatus for use in the same
JPH01187814A (ja) 薄膜半導体装置の製造方法
KR960008499B1 (ko) 레이저 처리방법 및 레이저 처리장치
JPH05198507A (ja) 半導体作製方法
EP0641018A1 (en) Manufacturing method of semiconductor device and thin film transistor with a recrystallized thin semiconductor film
JP4036278B2 (ja) イオンドーピング装置
JPH05102055A (ja) 半導体作製方法
JPH04340725A (ja) 薄膜トランジスタの製造方法
JP4200530B2 (ja) 薄膜トランジスタの製造方法
JP3925085B2 (ja) 半導体装置の製造方法、光変調素子の製造方法、および表示装置の製造方法
JP3612017B2 (ja) アクティブマトリクス型表示装置
JPH04305940A (ja) 薄膜トランジスタの製造方法
JP4199166B2 (ja) 半導体装置の作製方法
JP2789168B2 (ja) 液晶表示パネル用絶縁ゲート型電界効果半導体装置の作製方法
JPH0682683B2 (ja) 薄膜トランジスタの製造方法
JPH1041513A (ja) 半導体素子の製造方法およびその装置
JP2004214546A (ja) トランジスタの製造方法、トランジスタ、半導体集積回路、表示装置
JPH0982639A (ja) 半導体装置およびその製造方法
JP2648783B2 (ja) 液晶表示パネル用絶縁ゲート型電界効果半導体装置
JP2001230215A (ja) 半導体装置の作製方法
JPH09246181A (ja) 多結晶薄膜の形成方法と多結晶薄膜形成装置および薄膜トランジスタの製造方法
JPH08213633A (ja) 薄膜トランジスタおよびその作製方法