JPH05100986A - 可変割り込み制御方式 - Google Patents

可変割り込み制御方式

Info

Publication number
JPH05100986A
JPH05100986A JP3258885A JP25888591A JPH05100986A JP H05100986 A JPH05100986 A JP H05100986A JP 3258885 A JP3258885 A JP 3258885A JP 25888591 A JP25888591 A JP 25888591A JP H05100986 A JPH05100986 A JP H05100986A
Authority
JP
Japan
Prior art keywords
interrupt
interrupts
processing
time
detected
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP3258885A
Other languages
English (en)
Inventor
Yasutaka Ouchi
康敬 大内
Makoto Toyoda
真 豊田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Fujitsu Nagoya Communication Systems Ltd
Original Assignee
Fujitsu Ltd
Fujitsu Nagoya Communication Systems Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd, Fujitsu Nagoya Communication Systems Ltd filed Critical Fujitsu Ltd
Priority to JP3258885A priority Critical patent/JPH05100986A/ja
Publication of JPH05100986A publication Critical patent/JPH05100986A/ja
Withdrawn legal-status Critical Current

Links

Landscapes

  • Bus Control (AREA)

Abstract

(57)【要約】 【目的】処理効率を向上でき、しかも迅速に応答するこ
とのできる可変割り込み制御方式を提供することにあ
る。 【構成】時間を管理するタイマー5と、このタイマー5
で管理された一定時間内に、チャネル装置2から時系列
的に複数の割り込みを取り込む取込手段41と、この取
込手段41で取り込まれた各割り込みを順次検出する検
出手段42と、検出手段42で検出された割り込みを処
理する処理手段43と、一定時間内に処理すべき割り込
み個数を設定し、検出手段42で割り込みを検出する毎
に割り込み個数を1つずつ減じ設定された割り込み個数
分の割り込み処理を完了した時点で取込手段41に対し
以降の割り込みの取り込みを停止するよう指示する計数
手段31とを備えている。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、チャネル制御装置を介
して主記憶装置に対してデータを転送し、その結果を割
り込みとして中央制御装置に対して通知し、該中央制御
装置が該当のデータに対する処理を行なうシステムにお
いて、中央制御装置が該当の割り込みを取り込む可変割
り込み制御方式に関する。
【0002】
【従来の技術】中央制御装置と、主記憶装置と、チャネ
ル装置等で接続された入出力装置や回線系制御装置とを
有するコンピュータシステムにおいて、入出力装置や回
線系制御装置とデータの授受を行なう際に、主記憶装置
とチャネル装置等とのデータの転送は、中央制御装置が
関与せずに自動的に行ない、処理が完了した時点で、チ
ャネル装置等から中央制御装置に対し割り込みにより完
了を通知し、これを契機として中央制御装置が必要な処
理を行なう。このとき、中央制御装置が通知された割り
込みを取り出す方式として以下の二種類の方式がある。
【0003】(1)割り込み起動方式 図6は従来の割り込み起動方式を説明するための図であ
り、図6を参照して割り込み起動方式を説明する。中央
制御装置は処理中に割り込みA1が発生した時、その割
り込みA1を取り込んで割り込みA1に対応する処理C1
を行なう。
【0004】この割り込み起動方式では、割り込みA1
が発生した時に該割り込みA1に対応した必要な処理C1
が直ちに行われるので、迅速な対応が可能である。な
お、割り込みA1が発生した時、その時点で実行してい
た通常処理は中断され、割り込み処理C1が完了した後
に、中断していた通常処理を再開する必要がある。
【0005】しかしながら、割り込みA1が発生した時
にその時点で実行していた中断処理情報B1をセーブし
ておく必要があるため、割り込み回数が多くなると、こ
のための冗長処理が多くなって、処理効率が低下すると
いう問題があった。
【0006】次に定時監視方式について説明する。 (2)定時監視方式 図7は従来の定時監視方式を説明するための図である。
定時監視方式では、中央制御装置は、通常処理では割り
込みA1,A2が発生してもこれを検出せずに、一定の周
期(T)内に割り込みA1,A2が発生しているか否かを
チェックし、割り込みA1,A2が発生していた時に割り
込みA1,A2に対応する処理C1,C2を行なう。
【0007】この定時監視方式では、割り込みA1,A2
が発生してもその時点で実行中の処理は中断せず、一定
の周期T毎に割り込みA1,A2をチェックして処理を行
なうので、割り込み発生時にその時点の中断情報をセー
ブするための冗長処理が不要となるから、処理効率がよ
い。
【0008】しかしながら、割り込みA1,A2が発生し
ても実際に処理が行われるのは、一定の周期の処理が動
いた時であるため、応答が遅くなる。また、複数の割り
込みA1,A2,A3が発生した場合に、中央制御装置は
それらをシリアルに処理するため、一定の周期T内に連
続して割り込み要求A1,A2,A3があった場合には、
割り込み処理の待ち合わせ状態になる。
【0009】このとき、割り込み発生源が多数ある場合
には、それぞれが割り込み処理の待ち合わせになり、一
定時間後に中央制御装置がこれらの割り込みA1,A2
3を順次処理することで、効率的な動作が行える。
【0010】
【発明が解決しようとする課題】しかしながら、割り込
み発生源が小数であって、それぞれが多数の割り込み要
求を発生する場合には、中央制御装置が一定周期で割り
込みを検出して処理を行なうのは割り込み発生源の個数
分だけであり、非常に処理効率が低下してしまうという
問題があった。
【0011】このように代表的な2つの制御方式では、
それぞれ冗長処理による効率の低下や一定周期で割り込
みを制御するために、応答が遅くなったり、割り込み取
り込みの個数が少なく処理効率が悪いという問題があっ
た。
【0012】本発明の目的は、処理効率を向上でき、し
かも迅速に応答することのできる可変割り込み制御方式
を提供することにある。
【0013】
【課題を解決するための手段】本発明は、上記課題を解
決し目的を達成するために下記の構成とした。図1は本
発明の原理構成図であり、図2は本発明のフロー図であ
る。図1及び図2を参照して本発明を説明する。図1に
おいて、本発明は、チャネル装置2を介して主記憶装置
3にデータを転送し、該データの転送完了を割り込みと
して中央制御装置4に通知し、該中央制御装置4が該デ
ータに対する処理を行なうシステムにおいて、時間を管
理するタイマー5と、このタイマー5で管理された一定
時間内に、チャネル装置2から時系列的に複数の割り込
みを取り込む取込手段41と、この取込手段41で取り
込まれた各割り込みを順次検出する検出手段42と、検
出手段42で検出された割り込みを処理する処理手段4
3と、一定時間内に処理すべき割り込み個数を設定し、
検出手段42で割り込みを検出する毎に割り込み個数を
1つずつ減じ設定された割り込み個数分の割り込み処理
を完了した時点で取込手段41に対し以降の割り込みの
取り込みを停止するよう指示する計数手段31とを備え
ている。
【0014】そして、図2において、割り込みが発生し
てもこれを検出せずに通常処理を行なうステップS1
と、一定時間毎に通常処理を中断してその時点までに発
生した割り込みを取り込んで割り込み処理を行いその周
期内で処理すべき割り込み個数を設定するステップS2
と、割り込みを検出して割り込み処理を行う毎に割り込
み個数を1だけデクリメントするステップS3と、設定
された割り込み個数分の割り込み処理を完了した時点で
以降の割り込みの取り込みを停止するステップS4とか
らなる。
【0015】より好適には以下のようにするのがよい。
すなわち、計数手段31はカウンタからなり、取込手段
41はゲート回路からなるよう構成する。
【0016】また、一定時間内に、割り込み個数分の割
り込みが発生しない場合には、次の周期で割り込みを検
出し計数手段31の割り込み個数を再度設定するよう構
成する。
【0017】
【作用】本発明によれば、次のような作用を呈する。通
常処理では割り込みが発生してもこれを検出せずに、一
定周期で動作する処理において割り込み発生を検出し割
り込み個数を設定する。この状態で割り込みが発生する
と、直ちに割り込みに対応した処理が行われ設定した割
り込み個数を1だけデクリメントする。その後、一定の
個数の割り込みを処理すると、この割り込み個数が零と
なり、この時に以降の割り込みを検出しないように変更
する。すなわち、割り込み個数を変化させることによ
り、割り込み処理のために中断した処理の再開のための
冗長処理の処理効率を向上でき、また割り込み発生状況
に対応して最適な割り込み個数を選択することで、一定
周期での処理効率を向上できる。
【0018】また、一定周期内に割り込み処理個数分の
割り込みが発生しない場合には、次の周期処理で割り込
み検出可能な状態にして、計数手段31で設定した割り
込み処理個数を変更設定するので、さらに処理効率を向
上できる。
【0019】
【実施例】以下、本発明の一実施例を説明する。図3は
本発明に係る可変割り込み制御方式を実現するためのシ
ステムの一実施例の構成ブロック図である。
【0020】本システムは、小数の高速回線を収容し多
量のデータを出力する回線系制御装置1と、この回線系
制御装置1に接続されるチャネル装置2と、主記憶装置
3と、チャネル装置2からの割り込みを取り込みこれを
処理する中央制御装置4と、一定時間を管理するタイマ
ー5とを有する。
【0021】中央制御装置4は、タイマー5で設定され
た一定時間内に、チャネル装置2から時系列的に発生し
た複数の割り込みを取り込むゲート回路41と、このゲ
ート回路41で取り込まれた各割り込みを順次検出する
検出回路42と、検出回路42で検出された割り込みを
処理する処理回路43とを有する。
【0022】主記憶装置3は、タイマー5で設定された
一定時間内に処理すべき割り込み個数を設定し、検出回
路42で割り込みを検出する毎に、割り込み個数を1つ
ずつ減ずるカウンタ31を有し、該カウンタ31は、割
り込み個数カウント値がゼロになると、その時から割り
込みをゲート回路41に取り込まないように指示を行な
う。
【0023】また、タイマー5は、一定時間経過後に、
カウンタ31に対してリセット信号を送ることにより、
割り込み個数をリセットする。図4は実施例における可
変割り込み制御方式を説明するためのフロー図である。
次に可変割り込み制御方式について図面を参照して説明
する。回線系制御装置1から出力されるデータは、チャ
ネル装置2を介して主記憶装置3に転送され、このデー
タ転送が終了すると、データの転送完了を割り込みA1
としてチャネル装置2を介して中央制御装置4に通知す
る。
【0024】しかし、通常処理においては(ステップS
11)、割り込みA1が発生しても(ステップS1
2)、タイマー5がセットされていないから(ステップ
S13)、ゲート回路41が開かず、検出回路42によ
って割り込みA1は検出されない。
【0025】次に、一定周期Tで動作する処理において
は、タイマー5のセットによってゲート回路41が開け
られるから、割り込みA1がゲート回路41に取り込ま
れる。そしてタイマー5からのリセット信号を受けて、
カウンタ31の割り込み個数の初期値(例えば2)がセ
ットされる(ステップS14)。そして、中断情報はセ
ーブされる(ステップS15)。
【0026】さらに、割り込みA1は検出回路42によ
り検出されると、この検出信号を受けたカウンタ31に
より割り込み個数は1だけデクリメントされて(ステッ
プS16)、カウント値1となる。次に検出信号を受け
た処理回路43により直ちに割り込みA1に対応した処
理が行われる(ステップS17)。
【0027】該割り込み処理が終了すると、通常処理が
再開され(ステップS18)、さらに割り込みA2が発
生すると(ステップS19)、割り込みA2は検出回路
42により検出される。次に割り込み個数nが零である
か否か判断される(ステップS20)。
【0028】ここで、割り込み個数nが零でなければ、
中断情報はセーブされ(ステップS21)、この検出信
号を受けたカウンタ31により割り込み個数は1だけデ
クリメントされて(ステップS22)、カウント値0と
なる。次に検出信号を受けた処理回路43により直ちに
割り込みA2に対応した処理が行われる(ステップS2
3)。
【0029】上述したようなステップS18からステッ
プS23までの処理を、すなわちn個の割り込み処理を
終了すると、ステップS20において割り込み個数nが
零となるから、カウンタ31からゲート回路41に以降
の割り込みを検出しないように信号が送られる。よっ
て、このときから割り込みが非検出となり(ステップS
24)、通常処理が再開される(ステップS25)。
【0030】すなわち、割り込み個数nを変化させるこ
とにより、割り込み処理のために中断した処理の再開の
ための冗長処理の効率を向上でき、また割り込み発生状
況に対応して最適な割り込み個数を選択することによ
り、一定周期での処理効率を向上できる。
【0031】また、一定周期内に割り込み処理個数分の
割り込みが発生しない場合には、次の周期処理で割り込
み検出可能な状態にして、カウンタ31で設定した割り
込み個数を変更設定するので、さらに処理効率を向上で
きる。
【0032】図5は各方式の処理能力を示すグラフであ
る。図5において、中央制御装置の使用率を横軸に、処
理されるデータ量を縦軸に表す。割り込み起動方式では
割り込み発生時の中断処理のために、中央制御装置の使
用率は高くなるが、実際に処理されるデータ量は少な
く、システムとしての処理効率が悪い。
【0033】定時監視方式では、割り込みが発生しても
処理中断は発生しないから、中央制御装置の使用率は高
い。しかし、割り込みが直ちに処理されず、中央制御装
置が処理すべきデータを少量しか取り込めず、結果的に
中央制御装置の空き時間が発生してシステム全体として
の効率が低下する。
【0034】本実施例による制御方式では、傾きが定時
監視方式よりも低下するが、実際に処理できるデータ量
は、従来の定時監視方式及び割り込み起動方式よりも大
きくなる。
【0035】このように本実施例によれば、割り込み発
生時に直ちに処理する個数を適当に定めることにより、
割り込みによる処理中断をある程度の数に抑制しなが
ら、回線系制御装置1から受信したデータを順次主記憶
装置3に転送し、中央制御装置4に対して処理すべきデ
ータを与えることができる。
【0036】これにより、処理中断が多発するときの処
理効率を向上でき、中央制御装置4の空き時間を減少さ
せて効率的な処理を行える。なお、本発明は、上述した
実施例以外でも、チャネル装置2を介して主記憶装置3
とデータの転送を行い、その結果を割り込みで中央制御
装置4に通知するようなシステムに対してはすべて適用
可能である。例えば本発明は、高速の専用線を接続して
データの転送を行なう交換システムや高速のデータ転送
システム(LAN等)を接続してデータの転送を行なう
システムや高速の入出力装置を接続してデータ処理を行
なうシステムなどに適用可能である。このほか、本発明
の要旨を逸脱しない範囲で種々変形実施できるのはもち
ろんである。
【0037】
【発明の効果】本発明によれば、割り込み発生時に直ち
に処理する個数を適当に定めることにより、割り込みに
よる処理中断をある程度の数に抑制しながら、回線系制
御装置から受信したデータを順次主記憶装置に転送し、
中央制御装置に対して処理すべきデータを与えることが
できる。
【0038】これにより、処理中断が多発するときの処
理効率を向上でき、中央制御装置の空き時間を減少させ
て効率的な処理を行える。
【図面の簡単な説明】
【図1】本発明の原理構成図である。
【図2】本発明の原理フロー図である。
【図3】本発明の実施例を示す構成ブロック図である。
【図4】本発明の実施例のフロー図である。
【図5】各方式の処理能力を示すグラフである。
【図6】従来の割り込み起動方式を説明するための図で
ある。
【図7】従来の定時監視方式を説明するための図であ
る。
【符号の説明】
1・・回線系制御装置 2・・チャネル装置 3・・主記憶装置 4・・中央制御装置 5・・周期回路 31・・カウンタ 41・・ゲート回路 42・・検出回路 43・・処理回路

Claims (3)

    【特許請求の範囲】
  1. 【請求項1】 チャネル装置(2)を介して主記憶装置
    (3)にデータを転送し、該データの転送完了を割り込
    みとして中央制御装置(4)に通知し、該中央制御装置
    (4)が該データに対する処理を行なうシステムにおい
    て、 時間を管理するタイマー(5)と、 このタイマー(5)で管理された一定時間内に、前記チ
    ャネル装置(2)から時系列的に複数の割り込みを取り
    込む取込手段(41)と、 この取込手段(41)で取り込まれた各割り込みを順次
    検出する検出手段(42)と、 前記検出手段(42)で検出された割り込みを処理する
    処理手段(43)と、 前記一定時間内に処理すべき割り込み個数を設定し、前
    記検出手段(42)で割り込みを検出する毎に前記割り
    込み個数を1つずつ減じ前記設定された割り込み個数分
    の割り込み処理を完了した時点で前記取込手段(41)
    に対し以降の割り込みの取り込みを停止するよう指示す
    る計数手段(31)とを備え、 割り込みが発生してもこれを検出せずに通常処理を行な
    うステップ(S1)と、一定時間毎に通常処理を中断し
    てその時点までに発生した割り込みを取り込んで割り込
    み処理を行いその周期内で処理すべき割り込み個数を設
    定するステップ(S2)と、割り込みを検出して割り込
    み処理を行う毎に割り込み個数を1だけデクリメントす
    るステップ(S3)と、前記設定された割り込み個数分
    の割り込み処理を完了した時点で以降の割り込みの取り
    込みを停止するステップ(S4)とからなることを特徴
    とする可変割り込み制御方式。
  2. 【請求項2】 前記計数手段(31)はカウンタからな
    り、前記取込手段(41)はゲート回路からなることを
    特徴とする請求項1記載の可変割り込み制御方式。
  3. 【請求項3】 前記一定時間内に、割り込み個数分の割
    り込みが発生しない場合には、次の周期で割り込みを検
    出し前記計数手段(31)の割り込み個数を再度設定す
    ることを特徴とする請求項1記載の可変割り込み制御方
    式。
JP3258885A 1991-10-07 1991-10-07 可変割り込み制御方式 Withdrawn JPH05100986A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3258885A JPH05100986A (ja) 1991-10-07 1991-10-07 可変割り込み制御方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3258885A JPH05100986A (ja) 1991-10-07 1991-10-07 可変割り込み制御方式

Publications (1)

Publication Number Publication Date
JPH05100986A true JPH05100986A (ja) 1993-04-23

Family

ID=17326383

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3258885A Withdrawn JPH05100986A (ja) 1991-10-07 1991-10-07 可変割り込み制御方式

Country Status (1)

Country Link
JP (1) JPH05100986A (ja)

Similar Documents

Publication Publication Date Title
US8812443B2 (en) Failure data collection system apparatus and method
US5542076A (en) Method and apparatus for adaptive interrupt servicing in data processing system
JP4387970B2 (ja) データ入出力プログラム,装置,および方法
JPH10207822A (ja) 高速i/oコントローラにおける割り込み処理方法
JPS63238630A (ja) マイクロプロセツサの割込み制御装置
JPH05100986A (ja) 可変割り込み制御方式
JPH0578925A (ja) 通信制御方法
JP2002099434A (ja) 制御装置
JP4054448B2 (ja) プログラマブルコントローラ
CN101149702A (zh) 操作系统故障检测的方法和装置
JP2000122880A (ja) リアルタイムosを搭載した情報処理装置
JPH07219887A (ja) Dma転送制御装置
JPH0198017A (ja) プリンタ制御装置
CN114489300A (zh) 一种Expander芯片复位方法和装置
JP2533152B2 (ja) 直接メモリアクセス状態判定回路
JPS61288232A (ja) 出力命令制御方式
JPH0713909A (ja) データ転送レート制御装置
JP2581558B2 (ja) 分散処理システム
JPH07168723A (ja) コンピュータシステムの外部イベント検出方式
JP2002091903A (ja) バスシステム
JPH0734296B2 (ja) ハ−ドデイスクコントロ−ル回路
JPS61289796A (ja) 電子交換システムの割込制御方式
JPS63137314A (ja) タイマ管理方式
JPH0535642A (ja) バツフア制御方式
JP2004358896A (ja) 画像処理装置、その制御方法及びその制御プログラム

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 19990107