JPH0499662A - Dot printer - Google Patents

Dot printer

Info

Publication number
JPH0499662A
JPH0499662A JP21665990A JP21665990A JPH0499662A JP H0499662 A JPH0499662 A JP H0499662A JP 21665990 A JP21665990 A JP 21665990A JP 21665990 A JP21665990 A JP 21665990A JP H0499662 A JPH0499662 A JP H0499662A
Authority
JP
Japan
Prior art keywords
counting
dots
adder
count value
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP21665990A
Other languages
Japanese (ja)
Other versions
JP2553235B2 (en
Inventor
Noboru Nitta
昇 仁田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba TEC Corp
Original Assignee
Tokyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electric Co Ltd filed Critical Tokyo Electric Co Ltd
Priority to JP2216659A priority Critical patent/JP2553235B2/en
Publication of JPH0499662A publication Critical patent/JPH0499662A/en
Application granted granted Critical
Publication of JP2553235B2 publication Critical patent/JP2553235B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Abstract

PURPOSE:To momentarily count the number of dots without counting by a software by counting dots for specifying a length of one word, and latching the sum obtained by adding previously counted values. CONSTITUTION:If printing data of a length of each one word of printing data from a drive controller 10 are written in number-of-dots counting means 30, a count converter 31 momentarily counts the number of '1' of the data, converts it to a binary expression, and outputs it to an adder 33. The adder 33 adds this time counted value and the previously counted value, and outputs the sum from terminals AQ0-AQ7 to a latch circuit 35. The circuit 35 latches it as an accumulated counted value based on a write signal WR, and feeds it as a previously counted value to the adder 33 from terminals Q0-Q4.

Description

【発明の詳細な説明】 [産業上の利用分野] [従来の技術] 第4図にドツトプリンタの従来構成を示す。[Detailed description of the invention] [Industrial application field] [Conventional technology] FIG. 4 shows the conventional configuration of a dot printer.

図において、ドツトプリンタは駆動制御部10とエンジ
ン部20とからなる。駆動制御部10は、バス14でf
#続されたCPUIIと、駆動制御プログラム等を格納
したROM12と、ドッドデータとして与えられる印字
データを記憶するRAM13等とからなり、印字データ
は図示しないホストコンピュータ等から転送される。一
方、エンジン部20は、印字ヘッド21(ドライバー2
2)キャリアモータ23(ドライバー24)0紙送りモ
ータ25(ドライバー26)等からなる。
In the figure, the dot printer consists of a drive control section 10 and an engine section 20. The drive control unit 10 uses the bus 14 to
It consists of a CPU II connected to the computer, a ROM 12 that stores a drive control program, etc., and a RAM 13 that stores print data given as dot data, and the print data is transferred from a host computer (not shown) or the like. On the other hand, the engine section 20 includes a print head 21 (driver 2
2) Consists of carrier motor 23 (driver 24), paper feed motor 25 (driver 26), and the like.

ここに、文字・図形等はドツト群として印字されるが、
印字ヘッド21のドツト数はスペース的にも電気的・熱
的容量からも、例えば18.24ドツトの如く制約され
、また−度に具体的印字動作させるドツト数も制約され
ている。つまり、単位時間当りに駆動可能なドツト数は
一定値内に制限されている。しなかって、ある図形等の
印字データに相当するドツト数を一度に駆動して一気に
印字するわけにはいかない。
Here, characters, figures, etc. are printed as a group of dots,
The number of dots of the print head 21 is limited to, for example, 18.24 dots due to space considerations and electrical/thermal capacity, and the number of dots that can be printed at one time is also limited. In other words, the number of dots that can be driven per unit time is limited within a certain value. Otherwise, it is impossible to drive the number of dots corresponding to the print data of a certain figure or the like at once and print them all at once.

すなわち、印字データ(ドツトデータ)の数を計数して
、単位時間当りの駆動ドツト数を一定値内に制限しなが
ら印字処理している。
That is, printing is performed while counting the number of print data (dot data) and limiting the number of driven dots per unit time within a certain value.

具体的には、第5図に示す如く、RAM13の印字デー
タ領域(Buffer)内に記憶されたドツトデータを
読出し、そのドツト数を計数して合計メモリ領域(Ml
)に記憶し、その値かROM12に記憶された単位時間
当りのドツト数(−定値)を越える場合には、再び計数
する手順を繰返す、その結果、該ドツトデータは2回、
3回に分けて印字処理か実行される。
Specifically, as shown in FIG. 5, the dot data stored in the print data area (Buffer) of the RAM 13 is read out, the number of dots is counted, and the total memory area (Ml
), and if the value exceeds the number of dots per unit time (- constant value) stored in the ROM 12, the counting procedure is repeated again. As a result, the dot data is counted twice,
The printing process is executed in three steps.

このように、ドツトデータの計数は、上記CPU11 
、ROMI 2.RAMI 3の協働によりソフトウェ
ア処理によって行なわれている。
In this way, the dot data is counted by the CPU 11.
, ROMI 2. This is performed by software processing in cooperation with RAMI 3.

面の拡大が目覚ましいところ、単位時間当りの駆動ドツ
ト数を大幅に増大することは、上記電気的。
While the expansion of the area is remarkable, the number of dots driven per unit time can be greatly increased by the above-mentioned electrical method.

熱的問題から無理である。また、プリンタに求められる
機能も益々複雑化しソフトウェア処理負担も増大してい
る。
This is not possible due to thermal problems. Furthermore, the functions required of printers are becoming increasingly complex, and the software processing burden is also increasing.

したがって、ドツト数の計数をソフトウェア処理してい
たのでは、プリンタ全体のソフトウェア処理時間に占め
る割合が益々大きくなり、結果として印字速度か低下し
、高速印字要請を涌すことかできなくなっている。
Therefore, if the counting of dots is processed by software, the software processing time of the entire printer becomes larger and larger, and as a result, the printing speed decreases, making it impossible to meet the demand for high-speed printing.

これに対して、駆動制御部10の大容量・高速化が考え
られるか、コスト的、スペース的にその現実化は極めて
難しい。
On the other hand, although it is conceivable to increase the capacity and speed of the drive control section 10, it is extremely difficult to realize this in terms of cost and space.

ここに、本発明の目的は、ドツト数の計数に要するソフ
トウェア処理時間を大幅に短縮し、印字高速化を達成で
きるドツトプリンタを提供することにある。
SUMMARY OF THE INVENTION An object of the present invention is to provide a dot printer that can significantly shorten the software processing time required to count the number of dots and achieve high-speed printing.

[発明か解決しようとする課題] ところで、文字と図形の組合せ印字等々の利用[課題を
解決するための手段] 本発明は、プリンタの駆動制御部からの1回の書込みパ
ルスで1語長分のドツト数をハード的に瞬時に計数する
ように楕成し一前記目的を達成するものである。
[Problem to be solved by the invention] By the way, the present invention uses the combination printing of characters and figures, etc. [Means for solving the problem] The present invention is capable of printing one word length with one write pulse from the drive control section of the printer. One of the above objects is achieved by configuring the device to instantaneously count the number of dots using hardware.

すなわち、本発明は、プリンタの駆動制御部から書込ま
れた1語長を規定するnビットのうちの印字動作すべき
ドツトに相当する“1”の数をカウントしかつカウント
値をmビットのバイナリ−表現に変換する計数・変換回
路と、 lビットのバイナリ−表現とされた前回カウント値とm
ビットのバイナリ−表現とされた今回カウント値を加算
した和をlビットのバイナリ−表現として出力する加算
器と、 この加算器の出力を累計カウント値としてラッチするl
ビットのラッチ回路と、からなるドツト数計数回路を設
けたことを特徴とする。
That is, the present invention counts the number of "1"s corresponding to the dots to be printed out of the n bits that define the length of one word written from the drive control section of the printer, and converts the count value into m bits. A counting/conversion circuit that converts into binary representation, and a previous count value and m that are expressed as l-bit binary representation.
An adder that outputs the sum of the current count value, which is expressed as a binary representation of bits, as a binary representation of l bits, and l that latches the output of this adder as a cumulative count value.
It is characterized by providing a bit latch circuit and a dot number counting circuit.

[作 用] 本発明では、プリンタの駆動制御部から印字データの1
語長分をドツト数計数回路を書込む。
[Function] In the present invention, one part of the print data is sent from the drive control section of the printer.
Write the word length to the dot number counting circuit.

すると、計数・変換回路は、nビットのうち印字動作す
べきドツトに相当する”1”の数をカウントしかつこの
今回カウント値をmビットのバイナリ−表現に変換して
出力する。一方、加算器は、mビットの今回カウント値
とnピットのバイナリ−表現された前回カウント値とを
加算し、その和をjビ・yトのバイナリ−表現として出
力する。この和は、累計カウント値としてラッチ回路に
ランチされる。引続き、次の1語長分をカウントする場
合には、この累計カウント値か前回カウント値となり加
算器に入力される。
Then, the counting/converting circuit counts the number of "1"s corresponding to the dots to be printed out of the n bits, and converts this current count value into an m-bit binary representation and outputs it. On the other hand, the adder adds the m-bit current count value and the n-bit binary-represented previous count value, and outputs the sum as a j-bit/y-bit binary representation. This sum is launched into a latch circuit as a cumulative count value. When counting the next word length, this cumulative count value or the previous count value is input to the adder.

したがって、ラッチ回路にラッチされた値を読み込めば
、駆動制御部でのソフトウェアによる計数処理を行なわ
すして、ドツト数を瞬時的に計数することかできる。ハ
ードウェアにより実行されるので、CPU等からなる駆
動制御部のドツト計数に要されるソフトウェア処理時間
を大幅に短縮でき、印字高速化を図ることかできる。
Therefore, by reading the latched value into the latch circuit, the number of dots can be instantaneously counted by performing counting processing using software in the drive control section. Since it is executed by hardware, the software processing time required for dot counting in a drive control section consisting of a CPU or the like can be significantly shortened, and printing speed can be increased.

[実施例1 以下、本発明の一実施例を図面の簡単な説明する。[Example 1 Hereinafter, one embodiment of the present invention will be briefly described with reference to the drawings.

本プリンタは、第1図に示す如く、基本構成が駆動制御
部10とエンジン部20とからなる従来構成(第4図参
照)と同一とされ、ドツト数計数回路30を設け、印字
ドツト数をハードウェアにより瞬時に計数できるように
構成されている。
As shown in FIG. 1, this printer has the same basic configuration as the conventional configuration (see FIG. 4) consisting of a drive control section 10 and an engine section 20, and is equipped with a dot number counting circuit 30 to count the number of printed dots. The hardware is configured to allow instant counting.

したがって、基本構成(10,20)については、同一
の符号を付するとともにその説明は省略する。なお、駆
動制御部10のROMには第2図に示すプログラムが格
納されている。
Therefore, the basic configurations (10, 20) will be given the same reference numerals and the explanation thereof will be omitted. Note that a program shown in FIG. 2 is stored in the ROM of the drive control section 10.

ここに、ドツト数計数回路30は、第1図に示す如く計
数・変換口#131と加算器33とラッチ回F#i35
とから構成されている。
Here, the dot number counting circuit 30 includes a counting/conversion port #131, an adder 33, and a latch circuit F#i35 as shown in FIG.
It is composed of.

ここに、計数・変換口#I31は、駆動制御部10から
書き込まれた印字データの1語長分のnビットデータの
うちの印字動作させるべきドツトに相当する°″1”の
数をカウントする、とともに力ランt・値をmビットの
バイナリ−表現に変換して出力する手段である。この実
施例では、「n」はDATAO〜7からなる「8」ビッ
トとされ、「m」はbito 〜bit3の「4」ビッ
トとされている。
Here, the counting/conversion port #I31 counts the number of "1"s corresponding to the dots to be printed out of the n-bit data of one word length of the print data written from the drive control section 10. , and is means for converting the force run t value into an m-bit binary representation and outputting it. In this embodiment, "n" is "8" bits consisting of DATAO-7, and "m" is "4" bits consisting of bito-bit3.

しながって、計数・変換口′路31は、第1図に示す如
く結線された4つのフルアダーFAI〜FA4と3つの
ハーフアダーHAI〜HABから形成され、カウント値
を4ビツト(bito〜bit3)のバイナリ−コード
に変換して出力する。
Therefore, the counting/conversion port path 31 is formed of four full adders FAI to FA4 and three half adders HAI to HAB connected as shown in FIG. ) is converted into binary code and output.

このカウント値は今回カント値である。This count value is the current cant value.

すなわち、1語長分のnビットデータのうちの“1”を
瞬時に加算し、その和を加算器33に出力する。
That is, "1" out of the n-bit data of one word length is added instantly, and the sum is output to the adder 33.

次に、この加算器33は、p (この実施例では8)ビ
ットのバイナリ−表現された前回カウント値とm(4)
ビットのバイナリ−表現された今回カウント値を加算し
、その和を1 (8)ビットのバイナリ−表現として端
子AQO〜AQ7から出力する手段て′あり、8bit
2人カアダーから構成されている。すなわち、計数・変
換口#r31は今回カウント値と前回カウント値とを加
算していままでの累計カウント値を求めるものである。
This adder 33 then combines the p (8 in this example) bit binary-represented previous count value with m(4)
There is a means for adding the current count value expressed in binary bits and outputting the sum as 1 (8) bit binary expression from terminals AQO to AQ7.
It is made up of two Kaadars. That is, the counting/conversion port #r31 adds the current count value and the previous count value to obtain the cumulative count value.

なお、前回カウント値は後記ラッチ回1i4G35の記
憶内容である。また、加算器33の上位4ビツトは0″
に固定されている。
Note that the previous count value is the content stored in the latch circuit 1i4G35, which will be described later. Also, the upper 4 bits of the adder 33 are 0''
Fixed.

このラッチ回路35は、累計カウント値をラッチする1
 (8)ビットのレジスターから形成され、入力端子D
O〜D7と出力端子QO〜Q7を有する。また、トリガ
入力端子Tには、駆動制御部10からの書き込みパルス
WRが加えられる。なお、端子CLKには、初期状態確
立のためのクリアパルスCLが入力される。
This latch circuit 35 latches the cumulative count value.
(8) Formed from a bit register, input terminal D
It has output terminals QO to Q7. Furthermore, a write pulse WR from the drive control section 10 is applied to the trigger input terminal T. Note that a clear pulse CL for establishing an initial state is input to the terminal CLK.

なお、ビット数n、m、jは、単位時間当りに駆動可能
なドツト数の制限値に照し適宜に選択して構成すればよ
い。
Note that the bit numbers n, m, and j may be appropriately selected and configured based on the limit value of the number of dots that can be driven per unit time.

次に、作用を説明する。Next, the effect will be explained.

駆動制御部10から第3図に示すタイミングで印字デー
タの1語長分づつの印字データDATAO〜7をOIH
(00000001)8 = 80H(1000000
0)、、、03H(00000011)@、07H(0
0000111)e、の順序でドツト数計数回#r30
に書き込んだ場合を考える(第2図ステップ10)。ラ
ッチ回g@35は信号CLでクリアーされているものと
する。
The drive control unit 10 outputs print data DATAO to 7 for each word of print data at the timing shown in FIG.
(00000001)8 = 80H(1000000
0),,,03H(00000011)@,07H(0
0000111) Count the number of dots in the order of e, #r30
(Step 10 in Figure 2). It is assumed that the latch circuit g@35 is cleared by the signal CL.

ます、計数・変換回路31は、印字データOIHのうち
の“1”の数を瞬時に計数し、カウント値「1」を4ビ
ツトbito〜bit3のバイナリ−表現に変換して加
算器33に出力する。
First, the counting/converting circuit 31 instantaneously counts the number of "1"s in the print data OIH, converts the count value "1" into a binary representation of 4 bits bit to bit3, and outputs it to the adder 33. do.

すると、加算器33は、今回カウト値「1」と#i7回
カウント値(この段階では、ラッチ回ン35がクリアー
されているので、rQ、である、)を加算し、その和を
端子AQO〜AQ7からラッチ回路35に出力する。
Then, the adder 33 adds the current count value "1" and the #i7 count value (at this stage, since the latch circuit 35 is cleared, it is rQ), and outputs the sum to the terminal AQO. - Output to the latch circuit 35 from AQ7.

ここに、ラッチ回路35は、書き込み信号WRに基づき
累計カウント値としてラッチする。この累計カウント値
は、端子QO〜Q7から加算器33へ前回カウント値と
してフィードされる。
Here, the latch circuit 35 latches the total count value based on the write signal WR. This cumulative count value is fed from the terminals QO to Q7 to the adder 33 as the previous count value.

このようにして、次の印字データ80H,03H,07
Hを順次計数・変換口#I31に書込むと、各々の”1
”の数は、第3図に示すように、’IJ 、  ’2J
 、  ’3J トナ’)4ヒツト(b i tO〜b
it31のバイナリ−表現で加X器33に入力される。
In this way, the next print data 80H, 03H, 07
When H is sequentially written to the counting/conversion port #I31, each “1”
”, as shown in Figure 3, 'IJ, '2J
, '3J Tona') 4 hits (bitO~b
The binary representation of it31 is input to the adder Xer 33.

この際、加算器33には、ラッチ回路35から前回カウ
ント値rl」、’IJ、’2Jがフィードされている。
At this time, the adder 33 is fed with the previous count values rl'', 'IJ, and '2J from the latch circuit 35.

したがって、加算器33の和は、「2」’4J、r7」
の如く増大する。この和すなわち印字データDATAO
〜7のうちのビット″1”の累計カウント数は、書き込
み信号WRごとに、ラッチ回1!!35に記憶される。
Therefore, the sum of the adder 33 is "2"'4J,r7'
It increases as follows. This sum, that is, the print data DATAO
The cumulative count of bit "1" among ~7 is latched 1 for each write signal WR! ! 35.

かくして、印字データの1行分の計数が終了(ステップ
12)すると、ラッチ回路35の端子QO〜Q7にバイ
ナリ−表現された印字すべきドツト数Qoutを駆動制
御部10が読み取る(ステップ14)。
When the counting for one line of print data is completed (step 12), the drive control section 10 reads the number Qout of dots to be printed expressed in binary form at the terminals QO to Q7 of the latch circuit 35 (step 14).

ここに、印字データのうちの印字動作すべきドツト数を
、駆動制御部10のソフトウェア処理によらす、ハード
ウェア(30)で瞬時的に計数することができる。
Here, the number of dots to be printed out of the print data can be instantaneously counted by the hardware (30) based on software processing of the drive control section 10.

しかして、この実施例によれば、計数・変換回路31と
加算器33とラッチ回F!@35とからなるドツト数計
数回路30を設け、ドツト数の計数を駆動制御部10の
ソフトウェア処理とは切離して、いわばハードウェアで
瞬時に計数する構成とされているので、駆動制御部10
のソフトウェア処理時間を大幅に削減でき、印字高速化
を達成することかできる。
According to this embodiment, the counting/converting circuit 31, the adder 33, and the latch circuit F! A dot number counting circuit 30 consisting of @35 is provided, and the count of dots is separated from the software processing of the drive control unit 10, and the count is instantaneously performed by hardware.
It is possible to significantly reduce software processing time and achieve faster printing.

また、計数・変換回路31は、nビットのうちの“1”
の数をカウントする、とともにカウント値をmビットの
バイナリ−表現して出力し、かつ加算器33.1ピツト
のラッチ回F#I35はバイナリ−表現データを加算等
する構成であるから、簡単な構成でかつ低コストで大き
なカウント値をラッチ等することかできる、とともに大
容量・高解像度のドツトプリンタにもそのまま適用でき
る。
In addition, the counting/conversion circuit 31 outputs “1” of n bits.
The count value is output as an m-bit binary representation, and the latch circuit F#I 35 of the adder 33.1 pit is configured to add binary representation data, etc., so it is simple. This configuration allows large count values to be latched at low cost, and can also be applied directly to large-capacity, high-resolution dot printers.

さらに、ドツト数計数回F!@30は、書き込まれた印
字データを独立して計数する構成とされているので、駆
動制御部10の処理タイミングに影響を与えることなく
、また、システムクロックも必要なく計数動作できる。
Furthermore, count the number of dots F! Since @30 is configured to independently count the written print data, it can perform counting operations without affecting the processing timing of the drive control section 10 and without requiring a system clock.

[発明の効果] 本発明によれば、計数・変換回路、加算器、ラッチ回路
からなるドツト数計数回路を設け、ドツト計数をハード
ウェア的に独立して実行する構成とされているので、駆
動制御部のソフトウェア処理時間を大幅に短縮でき、印
字高速化を達成できる適用性の広い優れた効果を奏する
[Effects of the Invention] According to the present invention, a dot number counting circuit consisting of a counting/conversion circuit, an adder, and a latch circuit is provided, and the dot counting is performed independently in terms of hardware. The software processing time of the control unit can be significantly shortened, and the printing speed can be increased, which is an excellent effect with wide applicability.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本発明の一実施例を示す回路図、第2図は同じ
く動作を説明するためのフローチャート、第3図は同じ
く動作説明をするためのタイミングチャート、第4図は
従来プリンタの回路図および第5図は従来のソフトウェ
ア処理によるドツト数の計数動作を説明するためのフロ
ーチャートである。 10・・・駆動制御部、 11・・・CPU、 12・・・ROM、 13・・・RAM、 20・・−エンジン部、 21・・・印字ヘッド、 30・・・ドツト数計数回路、 31・・・計数・変換回路、 33・・・加算器、 35・・・ラッチ回路。
FIG. 1 is a circuit diagram showing an embodiment of the present invention, FIG. 2 is a flowchart for explaining the operation, FIG. 3 is a timing chart for explaining the operation, and FIG. 4 is a circuit of a conventional printer. 5 and 5 are flowcharts for explaining the operation of counting the number of dots by conventional software processing. DESCRIPTION OF SYMBOLS 10... Drive control part, 11... CPU, 12... ROM, 13... RAM, 20...-engine part, 21... Print head, 30... Dot number counting circuit, 31 ... Counting/conversion circuit, 33... Adder, 35... Latch circuit.

Claims (1)

【特許請求の範囲】[Claims] (1)プリンタの駆動制御部から書込まれた1語長を規
定するnビットのうちの印字動作すべきドットに相当す
る“1”の数をカウントしかつカウント値をmビットの
バイナリー表現に変換する計数・変換回路と、 lビットのバイナリー表現とされた前回カウント値とm
ビットのバイナリー表現とされた今回カウント値を加算
した和をlビットのバイナリー表現として出力する加算
器と、 この加算器の出力を累計カウント値としてラッチするl
ビットのラッチ回路と、からなるドット数計数回路を設
けたことを特徴とするドットプリンタ。
(1) Count the number of "1"s that correspond to the dots to be printed out of the n bits that define the length of one word written from the printer's drive control unit, and convert the count value into m-bit binary representation. The counting/conversion circuit to convert, the previous count value expressed as l-bit binary representation, and m
An adder that outputs the sum of the current count value, which is a binary representation of bits, as an l-bit binary representation, and an l that latches the output of this adder as a cumulative count value.
A dot printer characterized by having a bit latch circuit and a dot number counting circuit consisting of a bit latch circuit and a dot number counting circuit.
JP2216659A 1990-08-17 1990-08-17 Dot printer Expired - Lifetime JP2553235B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2216659A JP2553235B2 (en) 1990-08-17 1990-08-17 Dot printer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2216659A JP2553235B2 (en) 1990-08-17 1990-08-17 Dot printer

Publications (2)

Publication Number Publication Date
JPH0499662A true JPH0499662A (en) 1992-03-31
JP2553235B2 JP2553235B2 (en) 1996-11-13

Family

ID=16691921

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2216659A Expired - Lifetime JP2553235B2 (en) 1990-08-17 1990-08-17 Dot printer

Country Status (1)

Country Link
JP (1) JP2553235B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6639361B2 (en) 1999-05-25 2003-10-28 Matsushita Electric Industrial Co., Ltd. Metal halide lamp

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5945488A (en) * 1982-09-07 1984-03-14 三菱電機株式会社 Graphic japanese font memory device

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5945488A (en) * 1982-09-07 1984-03-14 三菱電機株式会社 Graphic japanese font memory device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6639361B2 (en) 1999-05-25 2003-10-28 Matsushita Electric Industrial Co., Ltd. Metal halide lamp

Also Published As

Publication number Publication date
JP2553235B2 (en) 1996-11-13

Similar Documents

Publication Publication Date Title
JPS60154082A (en) Method for printing italic character in dot printer
JPH0499662A (en) Dot printer
JP2553236B2 (en) Dot printer
JP2597457B2 (en) Signal input device and signal input method
JPS5931751B2 (en) Dot printing device
KR930008045B1 (en) Interface circuit of parallel printer for a serial bus
JPH02185462A (en) Print thinning-out circuit of printer
KR100471136B1 (en) Line repetition print circuit
JPS6319155Y2 (en)
JP3345912B2 (en) Kanji pattern storage memory read control circuit
KR100253202B1 (en) Raster/column converter for inkjet printer
JPS61140986A (en) Character rotation apparatus
JP2711673B2 (en) Image data transfer control method and device
JP2786159B2 (en) Inkjet printer
JPS59193663A (en) Buffer memory control system
JPS60178074A (en) Electronic appliance
JP2001100874A (en) Usb multi-end point optical converting apparatus
JPH05193203A (en) Image rectangular dma system
JPS62146069A (en) Thermal line printer
EP1163640A1 (en) Bit string conversion device
JPH0736571B2 (en) Transmitter / receiver of serial data
JPH04128064A (en) Printing apparatus
JPS63317355A (en) Printer
JPH04158394A (en) Character generator
JPH04153052A (en) Printer device