JPH04158394A - Character generator - Google Patents
Character generatorInfo
- Publication number
- JPH04158394A JPH04158394A JP2284846A JP28484690A JPH04158394A JP H04158394 A JPH04158394 A JP H04158394A JP 2284846 A JP2284846 A JP 2284846A JP 28484690 A JP28484690 A JP 28484690A JP H04158394 A JPH04158394 A JP H04158394A
- Authority
- JP
- Japan
- Prior art keywords
- dot
- bold
- circuit
- signal
- memory cell
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000011159 matrix material Substances 0.000 claims abstract description 45
- 238000010586 diagram Methods 0.000 description 8
- 238000006243 chemical reaction Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
Landscapes
- Controls And Circuits For Display Device (AREA)
- Dot-Matrix Printers And Others (AREA)
Abstract
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、キャラクタ・ジェネレータに関する。[Detailed description of the invention] [Industrial application field] The present invention relates to a character generator.
従来、このプリンタ等の印刷装置に使用されるキャラク
タ・ジェネレータは第5図に示すような構成で、上位装
置8aからドット・マトリックス・データを必要とする
文字を示す情報を文字アドレス6として受は取って、該
当するドット・マトリックス・データを上位装置8aか
ら与えられるスキャン・アドレス5に同期して数ビツト
単位でメモリ・セル・マトリックス2から出力する。Conventionally, a character generator used in printing devices such as printers has a configuration as shown in FIG. Then, the corresponding dot matrix data is output from the memory cell matrix 2 in units of several bits in synchronization with the scan address 5 given from the host device 8a.
上述した従来のキャラクタ・ジェネレータは、メモリ・
セル・マトリックス2に格納されているドット・マトリ
ックス・データをそのままの状態で出力信号として上位
装置に送る。その為、強調印字の一種である肉太活字(
以下BOLDという)体の印字を行なう場合には、キャ
ラクタ・ジェネレータからドット・マトリックス・デー
タを受は取った後にBOLD体へのデータ変換を上位装
置において施す必要がある。The conventional character generator described above uses memory
The dot matrix data stored in the cell matrix 2 is sent as is to the host device as an output signal. Therefore, bold type (which is a type of emphasized printing) is used.
When printing in a font (hereinafter referred to as BOLD), it is necessary to convert the data into a BOLD font in a host device after receiving dot matrix data from a character generator.
従って、上位装置内にドット・マトリックス・データを
BOLD体に変換する回路を持たせる必要があるので上
位装置の回路規模が拡大し、さらに、この変換の為に上
位装置における処理速度の低下を招くという欠点があっ
た。Therefore, it is necessary to have a circuit in the host device that converts dot matrix data into BOLD font, which increases the circuit scale of the host device, and furthermore, this conversion causes a decrease in the processing speed of the host device. There was a drawback.
本発明のキャラクタ・ジェネレータは、文字をドツトの
集合で表現するドット・マトリックス・データを上位装
置の要求に従ってメモリ・セル・マトリックスから出力
するキャラクタ・ジェネレータにおいて、前記上位装置
から指示がある場合に、前記メモリ・セル・マトリック
スに格納されているドット・マトリックス・データに対
して文字の上下方向に1ドツトないし数ドツトずらして
重ねた肉太活字体への変換を行なう回路を有して構成さ
れている。The character generator of the present invention is a character generator that outputs dot matrix data representing a character as a set of dots from a memory cell matrix according to a request from a host device, and when an instruction is given from the host device, The dot matrix data stored in the memory cell matrix is configured to include a circuit that converts the dot matrix data stored in the memory cell matrix into a bold typeface in which the characters are shifted by one dot or several dots in the vertical direction and overlapped. There is.
次に、本発明について図面を参照して説明する。 Next, the present invention will be explained with reference to the drawings.
第1図は本発明の第1の実施例のブロック図である。FIG. 1 is a block diagram of a first embodiment of the present invention.
キャラクタ・ジェネレータは文字アドレス・デコーダ1
と、メモリ・セル・マトリックス2と、スキャン・セレ
クタ3と、BOLD回路4とで構成される。Character generator is character address decoder 1
, a memory cell matrix 2 , a scan selector 3 , and a BOLD circuit 4 .
文字アドレス・デコーダ1は、上位装置8からドット・
マトリックス・データを必要とする文字を指示する文字
アドレス6を受は取り、メモリ・セル・マトリックス2
上の該当する文字のドット・マトリックス・データが格
納されているアドレスに対する読み出し信号7をイネー
ブル状態にする。The character address decoder 1 receives dots from the host device 8.
It takes character address 6, which points to the character for which matrix data is required, and stores it in memory cell matrix 2.
The read signal 7 for the address where the dot matrix data of the corresponding character above is stored is enabled.
第2図に一つのアドレス(すなわち一つの文字)分のド
ット・マトリックス・データの様子を示す。FIG. 2 shows the state of dot matrix data for one address (that is, one character).
一文字分のドット・マトリックス・データは、縦Nドツ
ト、横Nドツトの(NXN)個のドツト・データ(D
N−1/N−1〜Do10)で構成される。Dot matrix data for one character consists of (NXN) dot data (D
N-1/N-1 to Do10).
スキャン・セレクタ3は、上位装置8から与えられるス
キャン・アドレス5が“O”、l″、′2”、・・パ″
N −1”と変化するのに対応して、出力信号(ON−
1〜00)としてドット・マトリックス・データを(D
N−110〜DO10)、(D N−171〜DO/
1)、(D N−1/2〜DO/2)、・・・、(D
N−1/N−1〜DO/N−1)の順に出力する。The scan selector 3 selects whether the scan address 5 given from the host device 8 is "O", l", '2", . . .
In response to the change in the output signal (ON-
1 to 00) and the dot matrix data as (D
N-110~DO10), (D N-171~DO/
1), (D N-1/2 ~ DO/2), ..., (D
N-1/N-1 to DO/N-1).
ここで、メモリ・セル・マトリックス2には、Nビット
の信号(ON−1〜00 )にドット・マトリックス・
データが列単位で現われるカラム・スキャン方式となる
ようにデータが格納されてい゛る。Here, memory cell matrix 2 has a dot matrix for N-bit signals (ON-1 to 00).
Data is stored in a column scan format where data appears column by column.
BOLD回路4は、第3図に示すように(2N−2)個
のNANDゲートと(N−1)個のインバータとで構成
される。The BOLD circuit 4 is composed of (2N-2) NAND gates and (N-1) inverters, as shown in FIG.
上位装置8から与えられる信号Bがハイレベルの時、ス
キャン・セレクタ3から送られる信号Of (i=Q
、1、・・・、N−2)がハイレベルであると、BOL
D回路4の出力信号OD iHは必ずハイレベルになる
。When the signal B given from the host device 8 is at high level, the signal Of sent from the scan selector 3 (i=Q
, 1, ..., N-2) is at a high level, BOL
The output signal OD iH of the D circuit 4 is always at a high level.
信号O1がロウレベルであると、信号OD iffには
信号O3+1がそのまま現われる。When the signal O1 is at a low level, the signal O3+1 appears as is on the signal OD if.
ドット・マトリックス・データがハイレベルでドツト有
り、ロウレベルでドツト無しを意味するなら、上述した
ように本実施例のキャラクタ・ジェネレータはカラム・
スキャン方式であるので、BOLD回路4の出力信号(
○D N−1〜ODO)に、メモリ・セル・マトリック
ス2に格納されているドット・マトリックス・データに
対して1ドツト下にずらして重ねたBOLD体のドツト
・データが現われる。If the dot matrix data has a high level meaning there is a dot and a low level means there is no dot, the character generator of this embodiment uses column data as described above.
Since it is a scan method, the output signal of the BOLD circuit 4 (
○D N-1 to ODO), BOLD dot data that is superimposed on the dot matrix data stored in the memory cell matrix 2 by shifting it one dot downward appears.
一方、信号Bがロウレベルの時は、信号(ON−1〜0
0)がその腋まBOLD回路4の出力信号(OD N−
1〜ODO’)に現われる。On the other hand, when signal B is low level, the signal (ON-1 to 0
0) is the output signal of the armpit BOLD circuit 4 (OD N-
1 to ODO').
つまりこの場合は、メモリ・セル・マトリックス2に格
納されているドツト・マトリックス・ニタがBOLD体
に変換されないでそのまま上位装置8に対して出力され
る。In other words, in this case, the dot matrix monitor stored in the memory cell matrix 2 is output to the host device 8 as is without being converted into BOLD format.
第4図は、本発明の第2の実施例におけるBOLD回路
の回路図である。FIG. 4 is a circuit diagram of a BOLD circuit in a second embodiment of the present invention.
BOLD回路4は(2N−4)個のNANDゲ−トと(
N〜2)個のインバータとで構成される。The BOLD circuit 4 has (2N-4) NAND gates and (
N2) inverters.
上位装置8からの信号Bがハイレベルの時、スキャン・
セレクタ3からの信号Oiがハイレベルであると、BO
LD回路4の出力信号ODi+2は、 必ずハイレベル
になる。When signal B from host device 8 is high level, scan/
When the signal Oi from selector 3 is high level, BO
The output signal ODi+2 of the LD circuit 4 is always at a high level.
信号Oiがロウレベルであると、信号OD i+2には
信号Oi+2がそのまま現われる。When the signal Oi is at a low level, the signal Oi+2 appears as it is on the signal OD i+2.
一方、信号Bがロウレベルの時は、BOLD回路4の出
力信号ODiには信号O1がそのまま現われる。On the other hand, when the signal B is at a low level, the signal O1 appears as it is on the output signal ODi of the BOLD circuit 4.
つまり、信号Bがハイレベルの時、メモリ・セル・マト
リックス2に格納されているドット・マトリックス・デ
ータは2ドツト下にずらして重ねたBOLD体に変換さ
れて出力され、信号Bがロウレベルの時は、メモリ・セ
ル・マトリックスに格納されているドット・マトリック
ス・データが変換されずにそのまま出力される。In other words, when signal B is at a high level, the dot matrix data stored in memory cell matrix 2 is converted to BOLD body shifted two dots downward and output, and when signal B is at a low level, it is output. The dot matrix data stored in the memory cell matrix is output as is without being converted.
以上説明したように、本発明のキャラクタ・ジェネレー
タは、上位装置からの指示がある場合に、メモリ・セル
・マトリックス2に格納されているドット・マトリック
ス・データに対して文字の上下方向に1ドツトないし数
ドツトずらして重ねた、いわゆるBOLD体への変換を
施して出力するので、上位装置においてBOLD体への
変換操作を行なう必要がなくなる。As explained above, the character generator of the present invention generates one dot in the vertical direction of the character with respect to the dot matrix data stored in the memory cell matrix 2 when there is an instruction from the host device. Since the images are converted to a so-called BOLD font in which the images are overlapped with a shift of one or several dots and then output, there is no need for the host device to perform a conversion operation to the BOLD font.
これにより、像移送値の回路規模の削減、処理時間の短
縮等の効果がある。This has the effect of reducing the circuit scale of the image transfer value and shortening the processing time.
第1図は本発明の第1の実施例のブロック図、第2図及
び第3図は、それぞれ第1図のブロックの動作を説明す
るためのメモリ・セル・マトリックスに格納されている
ドット・マトリックス・データを一つの文字について示
した図及びBOLD回路の回路図、第4図は本発明の第
2の実施例のBOLD回路の回路図、第5図は従来のキ
ャラクタ・ジェネレータの一例のブロック図である。
1・・・文字アドレス・デコーダ、2・・・メモリ・セ
ル・マトリックス、3・・・スキャン・セレクタ、4・
・・BOLD回路、5・・・スキャン・アドレス、6・
・・文字アドレス、7・・・読み出し信号。FIG. 1 is a block diagram of a first embodiment of the present invention, and FIGS. 2 and 3 show dots stored in a memory cell matrix for explaining the operation of the block in FIG. 1, respectively. A diagram showing matrix data for one character and a circuit diagram of the BOLD circuit, FIG. 4 is a circuit diagram of the BOLD circuit according to the second embodiment of the present invention, and FIG. 5 is a block diagram of an example of a conventional character generator. It is a diagram. DESCRIPTION OF SYMBOLS 1... Character address decoder, 2... Memory cell matrix, 3... Scan selector, 4...
・・BOLD circuit, 5・・Scan address, 6・
...Character address, 7...Read signal.
Claims (1)
データを上位装置の要求に従ってメモリ・セル・マトリ
ックスから出力するキャラクタ・ジェネレータにおいて
、前記上位装置から指示がある場合に、前記メモリ・セ
ル・マトリックスに格納されているドット・マトリック
ス・データに対して文字の上下方向に1ドットないし数
ドットずらして重ねた肉太活字体への変換を行なう回路
を有することを特徴とするキャラクタ・ジェネレータ。A dot matrix that represents characters as a collection of dots.
In a character generator that outputs data from a memory cell matrix according to a request from a higher-level device, when there is an instruction from the higher-level device, the character generator outputs a character to the dot matrix data stored in the memory cell matrix. 1. A character generator characterized by having a circuit for converting the font into a bold font in which the font is shifted by one dot or several dots in the vertical direction and overlapped.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2284846A JPH04158394A (en) | 1990-10-23 | 1990-10-23 | Character generator |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2284846A JPH04158394A (en) | 1990-10-23 | 1990-10-23 | Character generator |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH04158394A true JPH04158394A (en) | 1992-06-01 |
Family
ID=17683787
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2284846A Pending JPH04158394A (en) | 1990-10-23 | 1990-10-23 | Character generator |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH04158394A (en) |
-
1990
- 1990-10-23 JP JP2284846A patent/JPH04158394A/en active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH0535435B2 (en) | ||
JPH0560425B2 (en) | ||
JPH04158394A (en) | Character generator | |
JPH0535442A (en) | Image data converting circuit | |
JPS5941052A (en) | Character pattern generator | |
JPS62212163A (en) | Printing controller | |
JP2955300B2 (en) | Image processing method and apparatus | |
JP2765118B2 (en) | Print data generation circuit for dot matrix printer | |
KR890001867B1 (en) | Latter image modulating method and device | |
JP3341921B2 (en) | Arbitrary scaling method for image data and printer device using the same | |
JPS60168677A (en) | Rule image generator | |
JP2871881B2 (en) | Image processing device | |
JPS60178074A (en) | Electronic appliance | |
JPS63233843A (en) | Bit map memory control device | |
JPH02295772A (en) | Raster scan type perfecting printer | |
JPH0569232B2 (en) | ||
JPH05131674A (en) | Recorder | |
JPS61240282A (en) | Image data converter | |
JPS61151686A (en) | Font conversion system | |
JPH11249832A (en) | Image forming device | |
JPH03206578A (en) | Data conversion circuit | |
JPH05313643A (en) | Character attribute synthesizing device of character display device | |
JPS58192139A (en) | Image memory controlling device | |
JPH03261573A (en) | Reduction printing system | |
JPS62297153A (en) | Controller of page printer |