JPH0497283A

JPH0497283A - 表示電源回路

Info

Publication number: JPH0497283A
Application number: JP21316690A
Authority: JP
Inventors: Yoshimitsu Inamori; 良充稲森; Koichi Oda; 巧一小田
Original assignee: Sharp Corp
Current assignee: Sharp Corp
Priority date: 1990-08-10
Filing date: 1990-08-10
Publication date: 1992-03-30
Anticipated expiration: 2013-02-04
Also published as: JP2708946B2

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】産業上の利用分野本発明は、たとえば単純マトリックス型の液晶表示素子
に印加される表示信号の信号レベルを定める表示電源回
路に関する。

従来の技術単純マトリックス型の液晶表示素子は、一対の透明基板
上に相互に直交する状態に、それぞれ複数の行方向電極
と列方向電極とが形成される。各行方向電極は、列方向
に沿って列方向駆動回路により走査され、列方向電極は
行方向に沿って行方向駆動回路で走査されて、各列方向
電極毎に表示信号が出力される。このような行方向駆動
回路と列方向駆動回路とは、ＣＰＵ　（中央処理回路）
からの表示信号と走査信号とに基づいて、それぞれ前述
したような動作を行う。

前記行方向電極と列方向電極との間に介在される液晶層
には、表示データに基づく表示電圧が印加されて表示動
作を実現している。このような液晶表示素子における表
示特性を改善するために、液晶衣−示装置内で複数種類
の駆動電圧を発生し、表示信号の信号レベルをこの複数
種類の駆動電圧から適宜選択する技術が用いられている
。

第６図は典型的な従来例の表示電源回路１０１の回路図
である１表示電源回路１０１は、表示電源電圧ＶＥに一
端が接続された可変抵抗ＶＲと、可変抵抗ＶＲの他端に
接続され、相互に直列に接続された例えば５つの抵抗Ｒ
１，Ｒ２，Ｒ３，Ｒ４、Ｒ５とを備える。可変抵抗ＶＲ
および抵抗Ｒ１、Ｒ２，Ｒ３，Ｒ４，Ｒ５の間の各接続
点ＰＬ。

Ｒ２，Ｒ３，Ｒ４，Ｒ５がらの出力は、それぞれ増幅器
ＡＩ、Ａ２．Ａ３．Ａ４．Ａ５に入力されて駆動電流が
増幅され、各増幅器ＡＩ、Ａ２．Ａ３、Ａ４．Ａ５がら
相互に異なる複数の表示電圧Ｖｌ、Ｖ５．Ｖ３．Ｖ４．
ｖ６が出力される。　抵抗Ｒ５の接地電位側の接続点Ｐ
６がらの出力は表示電圧Ｖ２として用いられる。

このような電圧分割用の抵抗Ｒ１，Ｒ２，Ｒ３゜Ｒ４，
Ｒ５はブリーダ抵抗と称され、抵抗値ｒｌ。

ｒｌ、ｒ２．、ｒｌ、ｒｌに選ばれる。抵抗値ｒｌ。

ｒ２および抵抗Ｒ１，Ｒ２，Ｒ３，Ｒ４，Ｒ５による最
適バイアス電圧値Ｖｂｉは、液晶表示装置の駆動デユー
ティＤＵＴＹに基づいて、下記第１式で定められる。

Ｖｂｉ　＝　（Ｒ１・４＋Ｒ２）　／　Ｒ１＝　（ｆ■
而面）　＋１　　　　　　　　　、（１）すなわち本従
来例の液晶表示装置が、たとえば１／１４６ＤＵＴＹで
あれば、第１式から、Ｖｂｉ　＝　（Ｒ１４＋Ｒ２）　
／　Ｒ１＝　＜Ｉ璽１）＋１ ζ１３　　　　　　　　　　　　　　　　・・・（２）
が得られ、したがって、Ｒ２°９・Ｒ１・・・（３）となり、電圧分割比は１：１：９：１：１となり、表示
電圧レベルが決定される。

第７図は本従来例の作用を説明する図である。

前記表示電源回路１０１でコントラスト調整を行わない
場合には可変抵抗ＶＲは抵抗値ｒ＝ｏに設定され、各表
示電圧■１〜■６の最大表示電圧Ｖ１は表示電源電圧Ｖ
Ｅと一致することになる。第７図（１）は、表示電源回
路１０１を用いてコントラスト調整を行い、可変抵抗Ｖ
Ｒの抵抗値ｒを０でない値に設定した場合を示している
。このとき最大表示電圧Ｖ１は表示電源電圧ＶＥより電
位差ΔＶだけ低下し、残余の表示電圧Ｖ２〜Ｖ６も、表
示電圧ｖ１〜ｖ６間の電位差の比は図示するようにｌ：
１：９：１：１に保持された状態でレベルが低下されて
いる。

一方、表示電源回路１０１でコントラスト調整を行わな
い場合、最大表示電圧Ｖ１は表示電源電圧ＶＥに一致す
るはずであるが、第６図に示す増幅器Ａ１の特性に基づ
いて表示電源電圧ＶＥよりも２〜３ｖ程度の電位差δ■
だけ低下した電圧レベルを最大値とすることが知られて
いる。このような状態の最大表示電圧ｖ１を第７図（２
）に破線で示す、このように最大表示電圧ｖ１が不所望
にレベル低下することにより、表示電圧Ｖ１〜Ｖ６の間
の電位差に関する前記比が成立せず、表示品位が低下し
てしまうという課題を有している。

発明が解決しようとする課題この従来例では上述したように、コントラスト調整を行
わない状態で表示品位が低下するという問題を有してい
る。

本発明の目的は、上述の技術的課題を解消し、表示品位
が格段に向上された表示電源回路を提供することである
。

課題を解決するための手段本発明、一対の透明基板間に液晶層を介在して成る液晶
表示素子に印加される表示信号のレベルを定める表示電
源回路において、一端が基準電位に接続されて、液晶表示素子の表示上の
コントラストを調整する調整信号を出力する調整信号出
力手段と、調整信号出力手段からの調整信号の信号レベルを増大す
る第１増幅手段と、増幅された調整信号が一端に入力され、相互に直列に接
続された複数の抵抗手段からなる分圧手段と、分圧手段で前記調整信号を分圧して得られる相互に異な
る複数の信号レベル電位をそれぞれ増大する第２増幅手
段とを含むことを特徴とする特許電源回路である。

作　　用本発明に従えば、液晶表示素子に印加される表示信号の
レベルは、調整信号出力手段からの調整信号により表示
上のコントラストが調整される。

この調整信号出力手段からの調整信号の信号レベルは、
第１増幅手段によって増幅され、増幅された調整信号は
相互に直列に接続された複数の抵抗手段から成る分圧手
段で分圧される。分圧手段からの相互に異なる複数の信
号レベル電位は、第２増幅手段によってそれぞれ増大さ
れる。

このとき調整信号出力手段がコントラスト調整を行わず
、したがって基準電位がそのまま出力される場合に第１
増幅手段が飽和するなどして、その出力レベルが前記基
準電位から低下する場合であっても、調整信号は第１増
幅手段で信号レベルを予め増大されて分圧手段に供給さ
れており、第１増幅手段の増幅率を適宜選択すれば分圧
手段がらの相互に異なる複数の信号レベル電位のうち、
最高信号レベル電位が調整信号出力手段においてコント
ラスト調整が行われていない場合に不所望に低下して表
示品位を低下させる事態を防ぐことができる。

実施例第１図は本発明の一実施例の構成を示すブロック図であ
り、第２図はコモン駆動回路１が用いられるデータ処理
装置２のブロック図であり、第３図はデータ処理装置２
の平面図である。このデータ処理装置２はいわゆる手帳
サイズであって、第１操作部３と第２操作部４とが結合
部５で開閉自在に構成される。第２操作部４はカーソル
キー６、機能設定キー７、キャラクタ入カキ−８および
置数キー９などが配置される。一方、第１操作部３には
いわゆる透明タッチキー１０と、液晶表示装置１１とが
配置される。

このようなデータ処理装置２はたとえばマイクロプロセ
ッサなどを含んで構成されるＣＰＵ　（中央処理回路）
１２を備え、このＣＰＵ１２に前記透明タッチキー１０
および第２操作部４の各キー人力手段が接続され、また
各種入力データの記憶や動作時のデータのワーキング領
域などとして用いられるＲＡＭ　（ランダムアクセスメ
モリ）１３や、ＣＰＵ１２の制御動作を規定するプログ
ラムや表示用フォントデータまたカレンダデータなどが
記憶されているＲＯＭ　（リードオンリメモリ）１４が
接続される。

さらにＣＰＵ１２には、計時用の計時回路１５と、液晶
表示装置１１の表示動作を後述するように制御するコモ
ン駆動回路１と、コモン駆動回路１からのコントラスト
信号に基づいてコモン駆動回路１に供給する液晶電源電
位を変化し、またＣＰＵ１２からの制御信号によって動
作状態／停止状態が切り替えられる液晶電源回路１６と
が接続される。前記コモン駆動回路１には複数（本実施
例では８個）のセグメント駆動回路１７が接続され、コ
モン駆動回路１とともに液晶表示装置１１の表示状態を
制御する。液晶表示装置１１は一対の透明基板１１ａ、
ｌｌｂ上にコモン電極１１Ｃ。

セグメント電極１１ｄを形成し、その間に液晶層１１ｅ
を介在して構成される。

前記コモン駆動回路１のブロック図は第１図に示される
。コモン駆動回路１は、ＣＰＵ１２から書込み／続出し
制御信号Ｒ／Ｗ、クロック信号φ、ビジー信号ＢＹおよ
びチップイネーブル信号ＣＥなどが供給され、またアド
レスデータＡＤ、表示データＤＩなどが供給される制御
回路１９を備える。このうち、前記表示データＤＩはバ
ッファ２０を介して入力される。また、コモン駆動回路
１は、フレーム信号ＰＲと、セグメント電極による表示
のＯＮ１０　Ｆ　Ｆを制御する制御信号ＤＩＳと、クロ
ック信号ＬＣＫとをセグメント駆動回路１７へ出力する
。このようなデータ処理装置２は前述したように、手帳
サイズの携帯用であり、データ処理装置２の動作に必要
な各種基準電圧は電池２５に接続された電源回路２６か
ら発生される。

制御回路１９にはデータ処理回路２１が接続され、ＣＰ
Ｕ１２から転送されるアドレスデータや表示データなど
に予め定められる論理演算（ＳＥＴ、ＡＮＤ、ＯＲ，Ｘ
ＯＲなど）を施した後、セグメント駆動回路１７にデー
タを送出する。メモリ制御回路２２はＣＰＵ１２から送
出されたアドレスデータをどのセグメント駆動回路１７
に転送するかを決定し、選択されたセグメント駆動回路
１７のいずれかにおける相対アドレスを発生する。

タイミング発生回路２３は、コモン駆動回路１内の各種
演算処理などに用いられるクロック信号などを発生し、
発振器２４からの基準クロック信号が供給される。

コモン信号制御回路２７およびコモン側デコーダ２８は
タイミング発生回路２３で発生されたクロック信号を用
いて、液晶表示装置１１のコモン電極に供給されるコモ
ン信号を発生する。また制御回路１９には後述するよう
な構成と作用とを有するウィンド処理回路２９が接続さ
れ、コントラスト調整回路４６は液晶表示装置１１にお
ける表示上の濃度を記憶し、濃度データはＣＰＵ１２か
ら設定される。液晶表示装置１１のコントラスト調整は
コントラスト調整回路４６における濃度データに基づい
て、第２図に示す液晶電源回路１６で行われ、液晶電源
回路１６からの液晶電源電位をコモン駆動回路１内に取
込むための液晶電圧入力部１７が設けられる。

第４図は前記液晶電源回路１６の構成例を示す回路図で
ある。液晶電源回路１６は表示電源電圧ＶＥに一端が接
続された抵抗値ｒの可変抵抗ＶＲを備え、可変抵抗ＶＲ
の他端は抵抗値ｒ３の抵抗Ｒ１を介して接地される。可
変抵抗ＶＲと抵抗Ｒ１との接続点Ｐ１７には増幅器Ａ１
が接続され、その出力はたとえば５つの抵抗Ｒ１１〜Ｒ
１５の直列回路の一端に接続される。この直列回路の他
端は接地される。また抵抗Ｒ１１〜Ｒ１５の両端と相互
の間の各接続点ｐＨ，Ｐ１２．・、ＰＩ６には、それぞ
れ増幅器Ａｌｌ、Ａ１２．・・、Ａ１５がそれぞれ接続
される。

これらの各増幅器Ａｌｌ〜Ａ１５の出力と、前記接続点
Ｐ１７からの出力とが表示電圧Ｖ１１゜Ｖｌ５．Ｖｌ３
．Ｖｌ４．Ｖｌ６．Ｖｌ２をそれぞれ出力する。したが
って各表示電圧Ｖｌｌ〜Ｖ１６と表示電源電圧ＶＥとの
大小関係は、下記第４式に示される。

Ｖｌｌ、！Ｖｌ　１＞Ｖｌ　５＞Ｖｌ　３＞Ｖｌ４＞Ｖ
ｌ　６＞Ｖｌ　２・・・（４）抵抗Ｒ１１〜Ｒ１５は電圧分圧用のブリーダ抵抗であり
、抵抗値は従来例における説明と同様にｒｌ、ｒｌ、ｒ
２．ｒｌ、ｒｌにそれぞれ選ばれる。この各抵抗値ｒｌ
、ｒ２および抵抗Ｒ１１〜Ｒ１５の間の最適バイアス値
Ｖｂｉは、本実施例のコモン駆動回路１が従来例の説明
と同じく１／１４６ＤＵＴＹであるとき、前記第１式で
与えられる。したがって前記第２式および第３式が成立
することになり、表示電圧Ｖｌ　１．Ｖｌ　５．Ｖｌ３
、Ｖｌ４．Ｖｌ６．Ｖｌ２の間の電位差の比は従来例と
同様に１：１：９：１：１に選ばれる。

第５図は本実施例の作用を説明する図である。

液晶電源回路１６においてコントラスト調整が行われる
と、可変抵抗ＶＲの抵抗値ｒが０でない値に設定さ−・
れ、可変抵抗ＶＲと抵抗Ｒ１６との抵抗値の比ｒ：ｒ３
で表示電源電圧ＶＥが分圧され、かつ増幅器Ａ１６で電
流増幅され、出力された電圧レベルが前記抵抗Ｒ１１〜
Ｒ１５で分圧され、増幅器ＡＩｌ〜Ａ１５で電流増幅さ
れて前記表示電圧Ｖｌｌ〜Ｖ１２として出力される。こ
の状態は、第５図（１）に示される。最大表示電圧■１
１は、表示基準電圧ＶＥよりもΔＶ　（ｒ　）だけ低下
する。

次に液晶電源回路１６でコントラスト調整を行わない場
合は、可変抵抗ＶＲの抵抗値ｒ＝ｏと設定される。この
とき接続点Ｐ１７の電圧は前記表示電源電圧ＶＥとなり
、このレベルが増幅器Ａ１６を介して出力されるととも
に、この出力が抵抗Ｒ１１〜Ｒ１５で分圧される。ここ
で、増幅器Ａ１６においては、その特性により出力は表
示電源電圧ＶＥよりもたとえば２〜３Ｖ程度の電位差δ
Ｖだけ低下した値となるが、抵抗Ｒ１１〜Ｒ１５はこの
出力電圧を基準として電圧の分割を行う。

したがって前記接続点ｐＨ〜Ｐ１６から出力され、増幅
器Ａｌｌ〜Ａ１５で電流増幅されて得られる前記表示電
圧Ｖｌｌ〜Ｖ１２のうち、最大表示電圧Ｖｌｌのみが不
所望にレベルの低下をもたらす事態を防ぐことができる
。すなわち第５図（２）に示すように、可変抵抗ＶＲで
抵抗値ｒ＝Ｏの場合、最大表示電圧Ｖｌｌが表示基準電
圧■Ｅよりも低下すると、残余の表示電圧Ｖ１５〜■１
２は前記電位差の比に応じた程度、レベルが低下する。

以上のように本実施例では、表示電圧Ｖｌｌ〜Ｖ１２の
うち、たとえば最大表示電圧Ｖｌｌのみが不所望に変動
して表示電圧Ｖｌｌ〜Ｖ１２の間の前記比の関係が維持
されず、表示品位が劣化する事態が防がれている。

発明の効果以上のように本発明に従えば、調整信号出力手段がコン
トラスト調整を行わず、したがって基準電位がそのまま
出力される場合に、第１増幅手段の出力レベルが前記基
準電位から低下する場合であっても、調整信号は第１増
幅手段で信号レベルを予め増大されて分圧手段に供給さ
れており、第１増幅手段の増幅率を適宜選択すれば分圧
手段からの相互に異なる複数の信号レベル電位のうち最
高信号レベル電位が、調整信号出力手段においてコント
ラスト調整が行われていない場合に、不所望に低下して
表示品位を低下させる事態を防ぐことができる。

【図面の簡単な説明】

第１図は本発明の一実施例に従うコモン駆動回路１のブ
ロック図、第２図はデータ処理装置２のブロック図、第
３図はデータ処理装置２の平面図、第４図は本発明の一
実施例の液晶電源回路１６のブロック図、第５図は本実
施例の作用を説明する図、第６図は典型的な従来例の表
示電源回路１０１のブロック図、第７図は従来例の作用
を説明する図面である６１・・・コモン駆動回路、２・・データ処理装置、１６
・・・液晶電源回路、Ａｌｌ〜Ａ１６・・・増幅器、Ｖ
Ｒ・・・可変抵抗代理人　　弁理士　画数　圭一部第図第図第図

Claims

【特許請求の範囲】一対の透明基板間に液晶層を介在して成る液晶表示素子
に印加される表示信号のレベルを定める表示電源回路に
おいて、一端が基準電位に接続されて、液晶表示素子の表示上の
コントラストを調整する調整信号を出力する調整信号出
力手段と、調整信号出力手段からの調整信号の信号レベルを増大す
る第１増幅手段と、増幅された調整信号が一端に入力され、相互に直列に接
続された複数の抵抗手段からなる分圧手段と、分圧手段で前記調整信号を分圧して得られる相互に異な
る複数の信号レベル電位をそれぞれ増大する第２増幅手
段とを含むことを特徴とする表示電源回路。