JPH0497218A - 液晶表示装置 - Google Patents
液晶表示装置Info
- Publication number
- JPH0497218A JPH0497218A JP21317090A JP21317090A JPH0497218A JP H0497218 A JPH0497218 A JP H0497218A JP 21317090 A JP21317090 A JP 21317090A JP 21317090 A JP21317090 A JP 21317090A JP H0497218 A JPH0497218 A JP H0497218A
- Authority
- JP
- Japan
- Prior art keywords
- liquid crystal
- terminal
- power supply
- circuit
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004973 liquid crystal related substance Substances 0.000 title claims abstract description 56
- 239000003990 capacitor Substances 0.000 claims abstract description 31
- 238000010586 diagram Methods 0.000 description 9
- 206010047571 Visual impairment Diseases 0.000 description 4
- 238000009499 grossing Methods 0.000 description 4
- 238000007599 discharging Methods 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 238000009825 accumulation Methods 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 239000013256 coordination polymer Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 230000000087 stabilizing effect Effects 0.000 description 1
Landscapes
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、液晶表示装置に関する。
従来の技術
第６図は、従来の液晶表示装置１０１の基本的構成を示
すブロック図である０表示部１０２は、数のコモン電極
およ、びセグメント電極が配置されている。コモン電極
およびセグメント電極は、それぞれコモン電極駆動回路
１０３およびセグメント電極駆動回路１０４によって駆
動される。
すブロック図である０表示部１０２は、数のコモン電極
およ、びセグメント電極が配置されている。コモン電極
およびセグメント電極は、それぞれコモン電極駆動回路
１０３およびセグメント電極駆動回路１０４によって駆
動される。
中央演算処理装置（以下、ＣＰＵと略称する。）１０５
は、液晶表示袋ｆ１０１全体の制御を行う。
は、液晶表示袋ｆ１０１全体の制御を行う。
ＣＰＵ１０５からの表示データは、コモン電極駆動回路
１０３と、コモンを極駆動回路１０３を介してセグメン
ト電極駆動回路とに与えられる。コモン電極駆動回路１
０３およびセグメント電極駆動回路１０４は、ＣＰＵ１
０５からの表示データに基づいて、コモン電極およびセ
グメント電極を選択して電圧を印加する８ 電源回路１０６は、コモン電極駆動回路１０３に液晶駆
動電圧Ｖｌｌ、Ｖ１２．Ｖ１５．Ｖ１６を供給し、セグ
メント電極駆動回路１０４に液晶駆動電圧Ｖｌｌ、Ｖ１
２．Ｖ１３．Ｖ１４を供給する。電源回路１０６では、
電Ｈ１０７からの電圧Ｖｅｅｌが可変抵抗１０９によっ
て電圧Ｖｅｅ２に調整されて印加電圧生成回路１１０に
与えられる。電源１０７と可変抵抗１０９との間にはス
イッチ１０８が介在される。スイッチ１０８は、ＣＰＵ
１０５から与えられるＯＦＦＦＦ信号Ｓｌ上って非導通
状態とされ、電源１０７から印加電圧生成回路１１０へ
の電力供給を遮断する。
１０３と、コモンを極駆動回路１０３を介してセグメン
ト電極駆動回路とに与えられる。コモン電極駆動回路１
０３およびセグメント電極駆動回路１０４は、ＣＰＵ１
０５からの表示データに基づいて、コモン電極およびセ
グメント電極を選択して電圧を印加する８ 電源回路１０６は、コモン電極駆動回路１０３に液晶駆
動電圧Ｖｌｌ、Ｖ１２．Ｖ１５．Ｖ１６を供給し、セグ
メント電極駆動回路１０４に液晶駆動電圧Ｖｌｌ、Ｖ１
２．Ｖ１３．Ｖ１４を供給する。電源回路１０６では、
電Ｈ１０７からの電圧Ｖｅｅｌが可変抵抗１０９によっ
て電圧Ｖｅｅ２に調整されて印加電圧生成回路１１０に
与えられる。電源１０７と可変抵抗１０９との間にはス
イッチ１０８が介在される。スイッチ１０８は、ＣＰＵ
１０５から与えられるＯＦＦＦＦ信号Ｓｌ上って非導通
状態とされ、電源１０７から印加電圧生成回路１１０へ
の電力供給を遮断する。
印加電圧生成回路１１０は、電圧Ｖｅｅ２を５つの抵抗
Ｒ１１ａ、Ｒ１１ｂ、Ｒ１１ｃ、Ｒ１１ｄ、Ｒ１２によ
って抵抗分割して、駆動電圧Ｖ１１〜Ｖ１６を生成して
いる。これらの５つの抵抗は一般にブリーダ抵抗と呼ば
れる。抵抗Ｒ１１ａ。
Ｒ１１ａ、Ｒ１１ｂ、Ｒ１１ｃ、Ｒ１１ｄ、Ｒ１２によ
って抵抗分割して、駆動電圧Ｖ１１〜Ｖ１６を生成して
いる。これらの５つの抵抗は一般にブリーダ抵抗と呼ば
れる。抵抗Ｒ１１ａ。
Ｒ１１ｂ、Ｒ１２，Ｒ１１ｃ、Ｒ１１ｄは、可変抵抗１
０９に対してこの順序で直列に接続されており、抵抗Ｒ
１１ｄの一端は接地されている。抵抗ＲＬＬａ ５−Ｒ
ｌｌｄの抵抗値ｒｌｌａ＝ｒｌｌｄは総て等しく選ばれ
る。抵抗Ｒ１２の抵抗値ｒ１２は１表示部１０２の駆動
デユーティｄｕｔｙおよび最適バイアスｂに応じて変化
し、下記の第１式によって求められる。
０９に対してこの順序で直列に接続されており、抵抗Ｒ
１１ｄの一端は接地されている。抵抗ＲＬＬａ ５−Ｒ
ｌｌｄの抵抗値ｒｌｌａ＝ｒｌｌｄは総て等しく選ばれ
る。抵抗Ｒ１２の抵抗値ｒ１２は１表示部１０２の駆動
デユーティｄｕｔｙおよび最適バイアスｂに応じて変化
し、下記の第１式によって求められる。
ｂ＝ （ｒｌｌａＸ４＋ｒ１２）／ｒｌｌａ＝（ッ１ａ
１７にｙ）＋１ ・・（１）さ
らに接続点Ｅ１〜Ｅ６とコモン電極駆動回路１０３また
はセグメント電極駆動回路１０４との間には、印加電圧
の安定化のための平滑用コンデンサＣ１ｌ〜Ｃ１６が接
続される。
１７にｙ）＋１ ・・（１）さ
らに接続点Ｅ１〜Ｅ６とコモン電極駆動回路１０３また
はセグメント電極駆動回路１０４との間には、印加電圧
の安定化のための平滑用コンデンサＣ１ｌ〜Ｃ１６が接
続される。
電源回路１０６からの電圧Ｖｌｌ〜Ｖ１６のうち、電圧
Ｖｌｌ、Ｖ１２．Ｖ１５．Ｖ１６１ｉ：７モン電極駆動
回路１０３に与えられ、電圧Ｖ１１゜Ｖ１２．Ｖ１３．
Ｖ１４はセグメント電極駆動回路１０４に与えられる。
Ｖｌｌ、Ｖ１２．Ｖ１５．Ｖ１６１ｉ：７モン電極駆動
回路１０３に与えられ、電圧Ｖ１１゜Ｖ１２．Ｖ１３．
Ｖ１４はセグメント電極駆動回路１０４に与えられる。
発明が解決しようとする課題
上述の液晶表示装置１０１では、表示部１０２への印加
電圧レベルを安定させるための平滑用コンデンサＣ１ｌ
〜Ｃ１６が備えられている０表示部１０２での表示を消
すためにスイッチ１０８を非導通状態として電源１０７
からの電力を遮断しても、コンデンサＣ１ｌ〜Ｃ１６に
蓄積された電荷が、放電特性に従って徐々に放電される
。このため、表示部１０２の液晶層に電圧が印加され、
表示部１０２にいわゆる残像が表示されてしまうという
問題があった。
電圧レベルを安定させるための平滑用コンデンサＣ１ｌ
〜Ｃ１６が備えられている０表示部１０２での表示を消
すためにスイッチ１０８を非導通状態として電源１０７
からの電力を遮断しても、コンデンサＣ１ｌ〜Ｃ１６に
蓄積された電荷が、放電特性に従って徐々に放電される
。このため、表示部１０２の液晶層に電圧が印加され、
表示部１０２にいわゆる残像が表示されてしまうという
問題があった。
本発明の目的は、上記技術的課題を解決し、表示品位が
向上される液晶表示装置を提供することである。
向上される液晶表示装置を提供することである。
課題を解決するための手段
本発明は、予め定める表示電極を備える液晶素子と、
表示電極に印加する表示電圧を供給する電源と、液晶素
子と電源との間に設けられ、表示電圧を液晶素子へ供給
／遮断するスイッチと、液晶素子とスイッチとの間に一
方端子が接続され、他方端子が接地されるコンデンサと
、コンデンサの一方端子と液晶素子との間に設けられ、
コンデンサの一方端子の電位を他方端子の電位に強制す
る手段とを含むことを特徴とする液晶表示装置である。
子と電源との間に設けられ、表示電圧を液晶素子へ供給
／遮断するスイッチと、液晶素子とスイッチとの間に一
方端子が接続され、他方端子が接地されるコンデンサと
、コンデンサの一方端子と液晶素子との間に設けられ、
コンデンサの一方端子の電位を他方端子の電位に強制す
る手段とを含むことを特徴とする液晶表示装置である。
作 用
本発明に従えば、電源からの表示電圧を液晶表示素子の
表示電極に印加することによって表示動作が行われる。
表示電極に印加することによって表示動作が行われる。
このとき、コンデンサには電荷が蓄積され、これによっ
て表示電圧レベルが不安定なときでも、すなわち表示電
圧レベルが変化したときでも、コンデンサによる電荷の
蓄積あるいは放電によって表示電極に対する印加電圧レ
ベルを安定させることができる。
て表示電圧レベルが不安定なときでも、すなわち表示電
圧レベルが変化したときでも、コンデンサによる電荷の
蓄積あるいは放電によって表示電極に対する印加電圧レ
ベルを安定させることができる。
表示動作を停止させる際には、液晶表示素子と電源との
間に設けられたスイッチを非導通状態として液晶表示素
子への表示電圧の供給を遮断する。
間に設けられたスイッチを非導通状態として液晶表示素
子への表示電圧の供給を遮断する。
これによって表示画像を消すことができる。このとき、
コンデンサの一方端子の電位は他方端子の電位に強制さ
れるので、コンデンサに蓄積された電荷を強制的に放電
させることができる。
コンデンサの一方端子の電位は他方端子の電位に強制さ
れるので、コンデンサに蓄積された電荷を強制的に放電
させることができる。
したがって、表示電圧の遮断後にコンデンサに蓄積され
た電荷が徐々に放電され、さらにこの電荷が表示電極に
印加されることによって、いわゆる残像が表示されるこ
とを防止することができる。
た電荷が徐々に放電され、さらにこの電荷が表示電極に
印加されることによって、いわゆる残像が表示されるこ
とを防止することができる。
実施例
第１１１！ｉはコモン駆動回路１の構成を示すブロック
図であり、第２図はコモン駆動回路１が用いられるデー
タ処理装置２のブロック図であり、第３図はデータ処理
装置２の平面図である。このデータ処理装置２はいわゆ
る手帳サイズであって、第１操作部３と第２操作部４と
が結合部５の開閉自在に構成される。第２操作部４はカ
ーソルキー６、機能設定キー７、キャラクタ入カキ−８
および置数キー９などが配置される。一方、第１操作部
３にはいわゆる透明タッチキー１０と、液晶表示装置１
１とが配置される。
図であり、第２図はコモン駆動回路１が用いられるデー
タ処理装置２のブロック図であり、第３図はデータ処理
装置２の平面図である。このデータ処理装置２はいわゆ
る手帳サイズであって、第１操作部３と第２操作部４と
が結合部５の開閉自在に構成される。第２操作部４はカ
ーソルキー６、機能設定キー７、キャラクタ入カキ−８
および置数キー９などが配置される。一方、第１操作部
３にはいわゆる透明タッチキー１０と、液晶表示装置１
１とが配置される。
このようなデータ処理装置２はたとえばマイクロプロセ
ッサなどを含んで構成されるＣＰＵ （中央処理回路）
１２を備え、このＣＰＵ１２に前記透明タッチキー１０
および第２操作部４の各キー入力手段が接続され、また
各種入力データの記憶や動作時のデータのワーキング領
域などとして用いられるＲＡＭ （ランダムアクセスメ
モリ）１３やＣＰＵ１２の制御動作を規定するプログラ
ムや表示用フォントデータまたカレンダデータなどが記
憶されているＲＯＭ （リードオンリメモリ）１４が接
続される。また、ＣＰＵ１２には計時用の計時回路１５
と、液晶表示装置１１の表示動作を後述するように制御
するコモン駆動回路１と、コモン駆動回路１からのコン
トラスト信号に基づいてコモン駆動回路１に供給する液
晶電源電位を変化し、ＣＰＵ１２からの制御信号によっ
て動作状！ｌ／停止状態が切り替えられる液晶電源回路
１６とが接続される。前記コモン駆動回路１には複数（
本実施例では８）のセグメント駆動回ｌ１１７が接続さ
れ、コモン駆動回路１とともに液晶表示装置１１の表示
状態を制御する。
ッサなどを含んで構成されるＣＰＵ （中央処理回路）
１２を備え、このＣＰＵ１２に前記透明タッチキー１０
および第２操作部４の各キー入力手段が接続され、また
各種入力データの記憶や動作時のデータのワーキング領
域などとして用いられるＲＡＭ （ランダムアクセスメ
モリ）１３やＣＰＵ１２の制御動作を規定するプログラ
ムや表示用フォントデータまたカレンダデータなどが記
憶されているＲＯＭ （リードオンリメモリ）１４が接
続される。また、ＣＰＵ１２には計時用の計時回路１５
と、液晶表示装置１１の表示動作を後述するように制御
するコモン駆動回路１と、コモン駆動回路１からのコン
トラスト信号に基づいてコモン駆動回路１に供給する液
晶電源電位を変化し、ＣＰＵ１２からの制御信号によっ
て動作状！ｌ／停止状態が切り替えられる液晶電源回路
１６とが接続される。前記コモン駆動回路１には複数（
本実施例では８）のセグメント駆動回ｌ１１７が接続さ
れ、コモン駆動回路１とともに液晶表示装置１１の表示
状態を制御する。
前記コモン駆動回路１のブロック図は第１図に示される
。コモン駆動回路１は、ＣＰＵ１２からの書込み／続出
し制御信号Ｒ／Ｗ、クロック信号φ、ビジー信号ＢＹお
よびチップイネーブル信号ＣＥなどが供給され、またア
ドレスデータＡＤ、表示データＤＩなどが供給される制
御回路１９を備える。このうち、前記表示データＤＩは
バッファ２０を介して入力される。
。コモン駆動回路１は、ＣＰＵ１２からの書込み／続出
し制御信号Ｒ／Ｗ、クロック信号φ、ビジー信号ＢＹお
よびチップイネーブル信号ＣＥなどが供給され、またア
ドレスデータＡＤ、表示データＤＩなどが供給される制
御回路１９を備える。このうち、前記表示データＤＩは
バッファ２０を介して入力される。
制御回路１９は、フレーム切り替え信号ＰＲおよびセグ
メント電極による表示の０Ｎ１０ＦＦを制御する制御信
号ＤｒＳを、セグメント駆動回路１７へ出力する。ｖＩ
ａｉ回路１９にはデータ処理回路２１が接続され、ＣＰ
ｔＪ１２から転送されるアドレスデータや表示データな
どに予め定められる論理演算（ＳＥＴ、ＡＮＤ、ＯＲ，
ＸＯＲなど）を施した後、セグメント駆動回路１７にデ
ータを送出する。メモリ制御回路２２はＣＰＵ１２から
送出されたアドレスデータをどのセグメント駆動回路１
７に転送するかを決定し、選択されたセグメント駆動回
路１７のいずれかにおける相対アドレスを発生する。タ
イミング発生回路２３は、コモン駆動回路１内の各種演
算処理などに用いられるクロックＣＬＫ信号などを発生
し、発振器（Ｏ５Ｃ）２４からの基準クロック信号が供
給される。
メント電極による表示の０Ｎ１０ＦＦを制御する制御信
号ＤｒＳを、セグメント駆動回路１７へ出力する。ｖＩ
ａｉ回路１９にはデータ処理回路２１が接続され、ＣＰ
ｔＪ１２から転送されるアドレスデータや表示データな
どに予め定められる論理演算（ＳＥＴ、ＡＮＤ、ＯＲ，
ＸＯＲなど）を施した後、セグメント駆動回路１７にデ
ータを送出する。メモリ制御回路２２はＣＰＵ１２から
送出されたアドレスデータをどのセグメント駆動回路１
７に転送するかを決定し、選択されたセグメント駆動回
路１７のいずれかにおける相対アドレスを発生する。タ
イミング発生回路２３は、コモン駆動回路１内の各種演
算処理などに用いられるクロックＣＬＫ信号などを発生
し、発振器（Ｏ５Ｃ）２４からの基準クロック信号が供
給される。
クロック信号ＣＬＫは、セグメント駆動回路１７゜１８
に与えられる。
に与えられる。
このようなデータ処理装置２は前述したように、手帳サ
イズの携帯用であり、データ処理装置２の動作に必要な
各種基準電圧は、電池２５に接続された電源回路２６か
ら発生される。コモン信号制御回路２７およびコモン側
デコーダ２８は、タイミング発生回路２３で発生された
クロック信萼を用いて、液晶表示装置ｉ１のコモン電極
に供給されるコモン信号を発生する。また制御回路１９
にはウィンド処理回路２つが接続され、また液晶表示装
［１１における表示上の濃度を記憶し、濃度データはＣ
ＰＵ１２から設定される。液晶表示装置１１のコントラ
スト調整はこの濃度データに基づいて、第２図に示す液
晶電源回路１６で行われる。
イズの携帯用であり、データ処理装置２の動作に必要な
各種基準電圧は、電池２５に接続された電源回路２６か
ら発生される。コモン信号制御回路２７およびコモン側
デコーダ２８は、タイミング発生回路２３で発生された
クロック信萼を用いて、液晶表示装置ｉ１のコモン電極
に供給されるコモン信号を発生する。また制御回路１９
にはウィンド処理回路２つが接続され、また液晶表示装
［１１における表示上の濃度を記憶し、濃度データはＣ
ＰＵ１２から設定される。液晶表示装置１１のコントラ
スト調整はこの濃度データに基づいて、第２図に示す液
晶電源回路１６で行われる。
第４図は、液晶電源回路１６の基本的構成を示す回路図
である。液晶電源回路１６は、コモン駆動回路１と、セ
グメント駆動回路１７とに液晶駆動電圧を供給する。液
晶電源回路１６では、電源回路２６からの電圧ＶＥＥＩ
が可変抵抗５９によって電圧ＶＥＥ２に調整されて印加
電圧生成回路６０に与えられる。電源回Ｗ＠２６と可変
抵抗５９との間にはスイッチ５８が介在される。スイッ
チ５８は、ＣＰＵ１２から与えられるＯＦＦ信号Ｓ１に
よって非導通状態とされ、電源回路２６から印加電圧生
成回路６０への電力供給を遮断する。
である。液晶電源回路１６は、コモン駆動回路１と、セ
グメント駆動回路１７とに液晶駆動電圧を供給する。液
晶電源回路１６では、電源回路２６からの電圧ＶＥＥＩ
が可変抵抗５９によって電圧ＶＥＥ２に調整されて印加
電圧生成回路６０に与えられる。電源回Ｗ＠２６と可変
抵抗５９との間にはスイッチ５８が介在される。スイッ
チ５８は、ＣＰＵ１２から与えられるＯＦＦ信号Ｓ１に
よって非導通状態とされ、電源回路２６から印加電圧生
成回路６０への電力供給を遮断する。
印加電圧生成回路６０は、電圧ＶＥＥ２を５つの抵抗Ｒ
１ａ、Ｒ１ｂ、Ｒ１ｃ、Ｒ１ｄ、Ｒ２によって抵抗分割
して、駆動電圧■１〜■６を生成している。これらの５
つの抵抗は一般にブリーダ抵抗と呼ばれる。抵抗Ｒ１ａ
、Ｒｌｂ、Ｒ２，Ｒｌｃ、Ｒｌｄは、可変抵抗５９に対
して、この順序で直列に接続されており、抵抗Ｒ１ｄの
一端は接地されている。抵抗Ｒ１ａ〜Ｒ１ｄの抵抗値ｒ
１ａ〜ｒｉｄは総て等しく選ばれる８抵抗Ｒ２の抵抗値
ｒ２は、液晶表示装置１１の駆動デユーティＤＵＴＹお
よび最適バイアスＢに応じて変化し、下記の第２式によ
って求められる。
１ａ、Ｒ１ｂ、Ｒ１ｃ、Ｒ１ｄ、Ｒ２によって抵抗分割
して、駆動電圧■１〜■６を生成している。これらの５
つの抵抗は一般にブリーダ抵抗と呼ばれる。抵抗Ｒ１ａ
、Ｒｌｂ、Ｒ２，Ｒｌｃ、Ｒｌｄは、可変抵抗５９に対
して、この順序で直列に接続されており、抵抗Ｒ１ｄの
一端は接地されている。抵抗Ｒ１ａ〜Ｒ１ｄの抵抗値ｒ
１ａ〜ｒｉｄは総て等しく選ばれる８抵抗Ｒ２の抵抗値
ｒ２は、液晶表示装置１１の駆動デユーティＤＵＴＹお
よび最適バイアスＢに応じて変化し、下記の第２式によ
って求められる。
Ｂｗ （ｒｌａＸ４＋ｒ２）／ｒｌａ
＝（５丁■）＋１ ・・・（２）さら
に接続点Ｄ１〜Ｄ６とコモン駆動回路１またはセグメン
ト駆動回路１７．１８との間には、供給電圧の安定化の
ための平滑用コンデンサＣ１〜Ｃ６が接続される。
に接続点Ｄ１〜Ｄ６とコモン駆動回路１またはセグメン
ト駆動回路１７．１８との間には、供給電圧の安定化の
ための平滑用コンデンサＣ１〜Ｃ６が接続される。
液晶電源回路１６からの電圧ｖ１〜ｖ６のうち、電圧Ｖ
ｌ、Ｖ２．Ｖ５．Ｖ６はコモン電極駆動用！圧であり、
を圧Ｖ１．Ｖ２．Ｖ３．Ｖ４はセグメント電極駆動用電
圧・である。
ｌ、Ｖ２．Ｖ５．Ｖ６はコモン電極駆動用！圧であり、
を圧Ｖ１．Ｖ２．Ｖ３．Ｖ４はセグメント電極駆動用電
圧・である。
接続点Ｄ７には、電荷放電回路６１が接続される。電荷
放電回路６１は、Ｎチャンネル形ＭＯ９（以下、Ｎ−Ｍ
ＯＳと略す）６２と、Ｐチャンネル形ＭＯＳ（以下、Ｐ
−ＭＯＳと略す）６３と、レベルシフタ６４とで構成さ
れる。接続点Ｄ７には、Ｎ−ＭＯＳ６２およびＰ−ＭＯ
Ｓ６３の各ドレイン側端子が接続され、Ｎ−ＭＯＳ６２
およびｐ−ＭＯＳ６３の各ソース側端子は接地されてい
る。Ｎ−ＭＯＳ６２は、通常のロジック系電圧Ｖｃｃ
（５Ｖ系）によって動作するので、Ｎ−ＭＯＳ６２のゲ
ート側端子にはＣＰＵ１２から与えられる制御信号ＳＴ
Ｂが与えられる。Ｐ−ＭＯＳ６３は、接続点Ｄ７におけ
る電位ＶＥＥＩが１６Ｖ〜３０Ｖと比較的高電圧である
ので、高電圧の信号がゲート側端子に与えられないと動
作しない。
放電回路６１は、Ｎチャンネル形ＭＯ９（以下、Ｎ−Ｍ
ＯＳと略す）６２と、Ｐチャンネル形ＭＯＳ（以下、Ｐ
−ＭＯＳと略す）６３と、レベルシフタ６４とで構成さ
れる。接続点Ｄ７には、Ｎ−ＭＯＳ６２およびＰ−ＭＯ
Ｓ６３の各ドレイン側端子が接続され、Ｎ−ＭＯＳ６２
およびｐ−ＭＯＳ６３の各ソース側端子は接地されてい
る。Ｎ−ＭＯＳ６２は、通常のロジック系電圧Ｖｃｃ
（５Ｖ系）によって動作するので、Ｎ−ＭＯＳ６２のゲ
ート側端子にはＣＰＵ１２から与えられる制御信号ＳＴ
Ｂが与えられる。Ｐ−ＭＯＳ６３は、接続点Ｄ７におけ
る電位ＶＥＥＩが１６Ｖ〜３０Ｖと比較的高電圧である
ので、高電圧の信号がゲート側端子に与えられないと動
作しない。
したがって、Ｐ−ＭＯＳ６３のゲート側端子には、レベ
ルシフタ６４の出力（電圧ＶＥＥＩ系）が与えられる。
ルシフタ６４の出力（電圧ＶＥＥＩ系）が与えられる。
第５図は、液晶電源回路１６の動作を説明するタイミン
グチャートである。液晶表示装置１１において、表示画
像を消去する際には、時刻ｔ１において第５図（２）に
示すように、ＯＦＦ信号Ｓ１をハイレベルとして、スイ
・ンチ５８を非導通状態とし、電源回路２６から印加電
圧生成回路６０への電力を遮断する（第５図（１）参照
）、その後、直ちに制御信号ＳＴＢをハイレベルとする
（第５図（３）参照）、これによって、Ｎ−ＭＯＳ６２
およびＰ−ＭＯＳ６３は同時にＯＮ状態となり（第５図
（４）参照）、接続点Ｄ７が接地され、接続点Ｄ７にお
ける電位ＶＥＥＩは「０」となり、コンデンサ０１〜Ｃ
６に蓄積された電荷は強制的に放電される。これによっ
て、コンデンサ０１〜Ｃ６に蓄積された電荷が液晶表示
装置１１に与えられることはなく、表示画面を消去した
後に残像が残ることが防止される。
グチャートである。液晶表示装置１１において、表示画
像を消去する際には、時刻ｔ１において第５図（２）に
示すように、ＯＦＦ信号Ｓ１をハイレベルとして、スイ
・ンチ５８を非導通状態とし、電源回路２６から印加電
圧生成回路６０への電力を遮断する（第５図（１）参照
）、その後、直ちに制御信号ＳＴＢをハイレベルとする
（第５図（３）参照）、これによって、Ｎ−ＭＯＳ６２
およびＰ−ＭＯＳ６３は同時にＯＮ状態となり（第５図
（４）参照）、接続点Ｄ７が接地され、接続点Ｄ７にお
ける電位ＶＥＥＩは「０」となり、コンデンサ０１〜Ｃ
６に蓄積された電荷は強制的に放電される。これによっ
て、コンデンサ０１〜Ｃ６に蓄積された電荷が液晶表示
装置１１に与えられることはなく、表示画面を消去した
後に残像が残ることが防止される。
以上のように本実施例によれば、電荷放電回路６１を設
けたことによって、表示画面の消去後にコンデンサ０１
〜Ｃ６の蓄積電荷を強制的に放電することができ、表示
画面に！’ｉ像が表示されることが防止される。これ（
こよって、液晶表示装置１ｌＦ１１の表示品位が向上す
る。
けたことによって、表示画面の消去後にコンデンサ０１
〜Ｃ６の蓄積電荷を強制的に放電することができ、表示
画面に！’ｉ像が表示されることが防止される。これ（
こよって、液晶表示装置１ｌＦ１１の表示品位が向上す
る。
発明の効果
以上のように本発明によれば、コンデンサの一方端子の
電位を他方端子の電位に強制することによってコンデン
サに蓄積された電荷を強制的に放電させるための手段を
設けたので、表示電極への表示電圧の遮断後にコンデン
サの蓄積電荷を強制的に放電させることができ、液晶表
示装置に残像が表示されることを防止することができる
。これによって、液晶表示装置の表示品位が向上する。
電位を他方端子の電位に強制することによってコンデン
サに蓄積された電荷を強制的に放電させるための手段を
設けたので、表示電極への表示電圧の遮断後にコンデン
サの蓄積電荷を強制的に放電させることができ、液晶表
示装置に残像が表示されることを防止することができる
。これによって、液晶表示装置の表示品位が向上する。
第１図はコモン駆動回路１の構成を示すブロック図、第
２図はコモン駆動回路１が用いられるデータ処理装置２
のブロック図、第３図はデータ処理装置２の平面図、第
４図は液晶電源回路１６の構成を示す回路図、第５図は
液晶電源回路１６の動作を説明するタイミングチャート
、第６図は従来の液晶表示装Ｗ１０１の基本的構成を示
す図である。 １１・・・液晶表示装置、１６・・・液晶電源回路、２
６・・・電源回路、５８・・スイッチ、５９−・・可変
抵抗、６０・・・印加電圧生成回路、６１・・電荷放電
回路、６２・・Ｎチャンネル形ＭＯ３，６３・・・Ｐチ
ャンネル形ＭＯ５，Ｃ１〜Ｃ６・・平滑用コンデンサ代
理人 弁理士 画数 圭一部
２図はコモン駆動回路１が用いられるデータ処理装置２
のブロック図、第３図はデータ処理装置２の平面図、第
４図は液晶電源回路１６の構成を示す回路図、第５図は
液晶電源回路１６の動作を説明するタイミングチャート
、第６図は従来の液晶表示装Ｗ１０１の基本的構成を示
す図である。 １１・・・液晶表示装置、１６・・・液晶電源回路、２
６・・・電源回路、５８・・スイッチ、５９−・・可変
抵抗、６０・・・印加電圧生成回路、６１・・電荷放電
回路、６２・・Ｎチャンネル形ＭＯ３，６３・・・Ｐチ
ャンネル形ＭＯ５，Ｃ１〜Ｃ６・・平滑用コンデンサ代
理人 弁理士 画数 圭一部
Claims (1)
- 【特許請求の範囲】 予め定める表示電極を備える液晶素子と、 表示電極に印加する表示電圧を供給する電源と、液晶素
子と電源との間に設けられ、表示電圧を液晶素子へ供給
／遮断するスイッチと、 液晶素子とスイッチとの間に一方端子が接続され、他方
端子が接地されるコンデンサと、 コンデンサの一方端子と液晶素子との間に設けられ、コ
ンデンサの一方端子の電位を他方端子の電位に強制する
手段とを含むことを特徴とする液晶表示装置。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2213170A JP2634688B2 (ja) | 1990-08-10 | 1990-08-10 | 液晶表示装置 |
| US08/194,319 US5610627A (en) | 1990-08-10 | 1994-02-10 | Clocking method and apparatus for display device with calculation operation |
| US08/452,819 US5751278A (en) | 1990-08-10 | 1995-05-30 | Clocking method and apparatus for display device with calculation operation |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2213170A JP2634688B2 (ja) | 1990-08-10 | 1990-08-10 | 液晶表示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0497218A true JPH0497218A (ja) | 1992-03-30 |
| JP2634688B2 JP2634688B2 (ja) | 1997-07-30 |
Family
ID=16634718
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2213170A Expired - Fee Related JP2634688B2 (ja) | 1990-08-10 | 1990-08-10 | 液晶表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2634688B2 (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0611144A2 (en) * | 1993-02-09 | 1994-08-17 | Sharp Kabushiki Kaisha | Voltage generating circuit, and common electrode drive circuit, signal line drive circuit and gray-scale voltage generating circuit for display devices |
| US5760759A (en) * | 1994-11-08 | 1998-06-02 | Sanyo Electric Co., Ltd. | Liquid crystal display |
| US6121945A (en) * | 1995-08-09 | 2000-09-19 | Sanyo Electric Co., Ltd. | Liquid crystal display device |
| JP2006313306A (ja) * | 2005-05-02 | 2006-11-16 | Samsung Sdi Co Ltd | ガンマ基準電圧発生回路，及びそれを備える平板表示装置 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5248338A (en) * | 1975-10-15 | 1977-04-18 | Seiko Epson Corp | Liquid crystal display device |
| JPS62190226U (ja) * | 1986-05-23 | 1987-12-03 |
-
1990
- 1990-08-10 JP JP2213170A patent/JP2634688B2/ja not_active Expired - Fee Related
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5248338A (en) * | 1975-10-15 | 1977-04-18 | Seiko Epson Corp | Liquid crystal display device |
| JPS62190226U (ja) * | 1986-05-23 | 1987-12-03 |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0611144A2 (en) * | 1993-02-09 | 1994-08-17 | Sharp Kabushiki Kaisha | Voltage generating circuit, and common electrode drive circuit, signal line drive circuit and gray-scale voltage generating circuit for display devices |
| EP0611144A3 (en) * | 1993-02-09 | 1997-07-30 | Sharp Kk | Voltage generation circuit, common electrode control circuit, signal line control circuit and gray voltage generation circuit for display devices. |
| US5929847A (en) * | 1993-02-09 | 1999-07-27 | Sharp Kabushiki Kaisha | Voltage generating circuit, and common electrode drive circuit, signal line drive circuit and gray-scale voltage generating circuit for display devices |
| US6310616B1 (en) | 1993-02-09 | 2001-10-30 | Sharp Kabushiki Kaisha | Voltage generating circuit, and common electrode drive circuit signal line drive circuit and gray-scale voltage generating circuit for display device |
| US6509895B2 (en) | 1993-02-09 | 2003-01-21 | Sharp Kabushiki Kaisha | Voltage generating circuit, and common electrode drive circuit, signal line drive circuit and gray-scale voltage generating circuit for display devices |
| US5760759A (en) * | 1994-11-08 | 1998-06-02 | Sanyo Electric Co., Ltd. | Liquid crystal display |
| US6121945A (en) * | 1995-08-09 | 2000-09-19 | Sanyo Electric Co., Ltd. | Liquid crystal display device |
| JP2006313306A (ja) * | 2005-05-02 | 2006-11-16 | Samsung Sdi Co Ltd | ガンマ基準電圧発生回路，及びそれを備える平板表示装置 |
| US7629950B2 (en) | 2005-05-02 | 2009-12-08 | Samsung Mobile Display Co., Ltd. | Gamma reference voltage generating circuit and flat panel display having the same |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2634688B2 (ja) | 1997-07-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6323849B1 (en) | Display module with reduced power consumption | |
| US6552709B1 (en) | Power-on display driving method and display driving circuit | |
| US6483889B2 (en) | Shift register circuit | |
| EP0424958B1 (en) | Liquid crystal display apparatus having controlled power-off | |
| US5751278A (en) | Clocking method and apparatus for display device with calculation operation | |
| US6127997A (en) | Driver for liquid crystal display apparatus with no operational amplifier | |
| JPH09127486A (ja) | 画面消し回路、これを有する液晶表示装置およびその駆動方法 | |
| KR20030015033A (ko) | 전원 시퀀스장치 및 그 구동방법 | |
| KR970067082A (ko) | 활성 메트릭스형 표시 장치의 구동 방법 | |
| JPH11271707A (ja) | 液晶表示装置 | |
| US6005541A (en) | Liquid crystal display discharge circuit | |
| JPH01134497A (ja) | 液晶表示装置の電源回路 | |
| JP3554135B2 (ja) | Ｌｃｄドライバ | |
| WO1989006416A1 (en) | Method of erasing liquid crystal display and an erasing circuit | |
| JPH0497218A (ja) | 液晶表示装置 | |
| KR101247502B1 (ko) | 화상 안정화를 위한 액정패널 구동 회로 | |
| JP2853764B2 (ja) | Ｌｃｄドライバ | |
| JP2009204812A (ja) | 画像書き換え制御装置および情報表示装置 | |
| US6885359B2 (en) | Display device with selective rewriting function | |
| KR100734275B1 (ko) | 전원 전압 제거 감지 회로, 전원 전압 제거 시 잔상을제거하는 디스플레이 장치 및 방법 | |
| US5248965A (en) | Device for driving liquid crystal display including signal supply during non-display | |
| KR101205706B1 (ko) | 화상 안정화를 위한 액정패널 구동 회로 | |
| JPH07281632A (ja) | 液晶表示装置 | |
| JP2708946B2 (ja) | 表示電源回路 | |
| JP3960043B2 (ja) | 液晶表示装置の駆動方法および駆動回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080425 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090425 Year of fee payment: 12 |
|
| LAPS | Cancellation because of no payment of annual fees |