JP3473748B2 - 液晶表示装置 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、電圧平均化法によ
り駆動される単純マトリクス型液晶表示パネルを用いた
液晶表示装置に関するものである。

【０００２】

【従来の技術】近年、パーソナルコンピュータやワード
プロセッサの普及に伴い、その表示装置として、大型で
消費電力の大きいＣＲＴ（ Cathode-Ray-Tube ）に代え
て、計量かつ薄型で、電池駆動も可能な液晶表示装置が
広く採用されている。

【０００３】この液晶表示装置の駆動方法の１つである
単純マトリクス駆動は、アクティブマトリクス駆動に比
べて、マトリクス配列された各画素に非線型素子が不要
であるため、比較的、製造が容易で、製造コストを低く
抑えることができる。

【０００４】上記従来の単純マトリクス駆動の液晶表示
装置１００は、例えば、図１３に示すように、互いに交
差するように配された複数の走査電極Ｙ₁ 〜Ｙ_M と複数
の信号電極Ｘ₁ 〜Ｘ_N とを備えており、走査側駆動回路
１０３は、順次選択した走査電極Ｙへ、電源回路１０５
から供給される選択電圧Ｖ１またはＶ５を印加すると共
に、非選択の各走査電極Ｙ…へ、電源回路１０５からの
非選択電圧Ｖ３を印加する。一方、信号側駆動回路１０
２は、表示データに応じて、各信号電極Ｘ₁ 〜Ｘ_N へ、
信号電圧Ｖ２またはＶ４を印加する。これにより、液晶
パネル１０１の液晶のうち、走査電極Ｙ_j と信号電極Ｘ
_i と間の部分（液晶容量、画素ＰＩＸ_{(i ,j)} ）には、両
電極Ｘ_i ・Ｙ_j の電位差に応じた電圧が印加され、当該
部分の透過率は、液晶容量へ印加される実効電圧に応じ
て変化する。したがって、各信号電極Ｘ₁ 〜Ｘ_N および
走査電極Ｙ₁ 〜Ｙ_M への電圧を制御することによって、
液晶パネル１内の全画素ＰＩＸ_(1,1) 〜ＰＩＸ_(N,M) の
表示状態が制御され、表示データに基づいた画像が表示
される。

【０００５】ところが、上記液晶表示装置１００では、
表示容量および表示面積が増大するに従って、その駆動
特性に起因し、表示パターンに依存するクロストークな
どが発生し、表示ムラによって表示品質が低下する傾向
にある。

【０００６】具体的には、表示パターンに依存する表示
ムラの１つとして、信号電極単位で現れる輝度ムラがあ
り、当該輝度ムラは、その原因から以下の２つに分けら
れる。第１の表示ムラは、走査信号波形の誘導歪みが原
因となって現れるものであり、信号電圧の変化が走査電
極側に誘導され、液晶の容量成分と、信号線および走査
電極の抵抗成分との時定数に依存した微分波形、すなわ
ち、誘導歪みが走査信号の波形に発生したときに現れ
る。第２の表示ムラは、液晶容量への充放電によるもの
であり、信号電圧が変化したときに、上記時定数に依存
して液晶容量が充放電された結果、信号電圧自身の印加
波形が鈍ることで発生する。

【０００７】より詳細に説明すると、図５に示すよう
に、縦長のブロックパターンが混じる画像を表示しよう
とした場合、信号電極Ｘ_a は、走査電極Ｙ_d 〜Ｙ_d+9 の
いずれにおいても、白表示（点灯）を指示し、信号電極
Ｘ_b は、走査電極Ｙ_d 〜Ｙ_d+9のいずれにおいても、黒
表示（非点灯）を指示する。ところが、図１４に示すよ
うに、液晶を交流駆動するために、走査電極Ｙ_d+1 を走
査するタイミングにおいて、交流化信号ＦＲの論理が反
転している。したがって、信号電極Ｘ_a は、電圧Ｖ４か
ら電圧Ｖ２へ変化し、信号電極Ｘ_b は、電圧Ｖ２から電
圧Ｖ４へ変化する。この時点では、走査電極Ｙ_c は、選
択されておらず、非選択電圧Ｖ３が印加されているが、
当該走査電極Ｙ_c に対抗する信号電圧Ｘ側で印加電圧が
反転しているため、当該電圧変動に起因する誘導歪みが
発生する。

【０００８】ここで、図５のパターンを表示しようとし
た場合、例えば、信号電極Ｘ_a のように、電圧Ｖ４から
電圧Ｖ２に変化する信号電極数は、９Ｎ／１０個あるの
に対して、信号電極Ｘ_b のように、電圧Ｖ２から電圧Ｖ
４に変化する信号電極数は、Ｎ／１０個ある。したがっ
て、走査電極Ｙ_c には、より多い方向、すなわち、電圧
Ｖ３から電圧Ｖ２への方向に誘導歪みが発生する。図１
４の例では、３ライン毎に、交流化信号ＦＲが反転して
いるので、同様に、走査電極Ｙ_d+4 ・Ｙ_d+7 を走査する
タイミングでも、それぞれ電圧Ｖ３から電圧Ｖ４の方向
と、電圧Ｖ３から電圧Ｖ２の方向とに誘導歪みが発生す
る。

【０００９】この結果、画素Ａに印加される電圧波形
（Ｘ_a −Ｙ_c ）と画素Ｂに印加される電圧波形（Ｘ_b −
Ｙ_c ）は、図１４に示すようになり、誘導歪みがなけれ
ば、同一の実効値となるにも拘わらず、実際には、上記
誘導歪みによって、画素Ａの駆動電圧の実効値が減少
し、画素Ｂの駆動電圧の実効値が増大してしまう。この
結果、図１５に示すように、白を表示すべき領域であっ
ても、画素Ｂを含む斜線部の領域の輝度は、他の白の領
域（画素Ａを含む領域）よりも増加して、斜線部に白抜
けが発生してしまう。

【００１０】一方、図８に示すように、１ライン毎の横
ストライプパターンが混じる画像を表示しようとした場
合には、他の型の誘導歪みによって、同じ白を表示すべ
き画素Ａ・画素Ｂにおいて、画素Ａの輝度の方が画素Ｂ
の輝度よりも低くなり、図１７に示したように、斜線部
に黒落ちが発生してしまう。具体的には、交流化信号Ｆ
Ｒの極性が反転していない期間において、信号電極Ｘa
へ印加される電圧Ｘaは、図１６に示すように、走査電
極Ｙd 〜Ｙd+9 を走査している間、走査クロックＬＰ毎
に、電圧Ｖ２と電圧Ｖ４との間で反転する。一方、信号
電極Ｘb は、いずれの走査電極Ｙ1 〜ＹM を走査する場
合でも、点灯を指示しているので、信号電極Ｘb の電圧
は、一定の値（ここでは、Ｖ２）のまま、変化しない。

【００１１】ここで、走査電極Ｙ_c には、上記走査電極
Ｙ_d 〜Ｙ_d+9 を走査している間、非選択電圧Ｖ３が印加
されているが、走査電極Ｙ_d の走査から走査電極Ｙ_d+1
の走査へ移行する際、多くの信号電極Ｘ…（９Ｎ／１０
の電極）で、印加電圧が電圧Ｖ２から電圧Ｖ４へ変化
し、残りのＮ／１０の電極では、印加電圧が電圧Ｖ２の
まま変化しない。この結果、走査電極Ｙ_c には、電圧Ｖ
３から電圧Ｖ４への方向に誘導ノイズが発生する。同様
に、走査電極Ｙ_d+1 の走査から走査電極Ｙ_d+2 の走査へ
移行する際には、走査電極Ｙ_c には、電圧Ｖ３から電圧
Ｖ２への方向に誘導歪みが発生する。

【００１２】したがって、図８に示すパターンを表示す
る際には、走査電極Ｙ_c へ１ライン毎に誘導歪みが繰り
返し発生する。この誘導歪みは、図１６に示すように、
画素Ａの駆動波形（Ｘ_a −Ｙ_c ）の実効値を減少するよ
うに作用する。なお、画素Ｂでは、図１６に駆動波形
（Ｘ_b −Ｙ_c ）として示すように、誘導歪みに起因する
実効値の減少と増大とが交互に発生するため、平均する
と、実効値は、略減少しない。この結果、画素Ａの輝度
は、画素Ｂの輝度よりも小さくなり、互いに同じ白表示
が指示された領域であっても、図１７に示す斜線部の領
域は、残余の白表示領域よりも、暗く表示され、斜線部
に黒落ちが発生してしまう。

【００１３】また、第２の表示ムラは、例えば、図１０
に示すように、１画素毎の千鳥パターンが混じる画像を
表示させる場合に発生する。すなわち、交流化信号ＦＲ
の極性が反転していない期間において、信号電極Ｘb に
印加される電圧Ｘb は、図１８に示すように、走査電極
Ｙd 〜Ｙd+9 を走査している間、走査クロックＬＰ毎に
電圧Ｖ２と電圧Ｖ４との間で反転している。一方、信号
電極Ｘa に印加される電圧Ｘa は、いずれの走査電極Ｙ
1 〜ＹM を走査する場合であっても、点灯を示す値（こ
こでは、Ｖ２）のまま変化しない。

【００１４】ここで、走査電極Ｙ_c には、上記走査電極
Ｙ_d 〜Ｙ_d+9 を走査している間、非選択電圧Ｖ３が印加
されている。また、表示パターンは、図１０に示すよう
に、１画素毎の千鳥パターンであり、走査ラインの移行
時において、互いに隣接する信号電極Ｘ…間では、互い
に逆向きの変化電圧を出力し、それぞれの過渡電流が互
いに相殺される。この結果、走査電極Ｙ_c には、信号電
極Ｘ…の電圧変化に起因する誘導歪みが略発生しない。

【００１５】ところが、画素Ａと、画素Ｂとを比較する
と、画素Ａに接続された信号電極Ｘ _a では、電圧が反転
していないのに対して、画素Ｂに接続された信号電極Ｘ
_b では、走査ラインの移行毎に、電圧が反転し、液晶容
量への充放電が繰り返される。この結果、図１８に示す
ように、信号電極Ｘ_b の波形Ｘ_b には、充放電に起因す
る積分波形的な鈍りが発生する。したがって、画素Ｂの
駆動波形（Ｘ_b −Ｙ_c）の実効値が減少し、画素Ｂの輝
度は、画素Ａの輝度よりも低下してしまう。これによ
り、互いに同じ白表示が指示されているにも拘わらず、
図１９に示す斜線部の領域は、残余の白表示領域より
も、暗く表示されてしまう。

【００１６】上記第１および第２の表示ムラのうち、第
１の表示ムラを低減するため、例えば、特開平２−８９
号公報では、誘導歪みが補正対象となる画素の実効値を
増大させるように作用する場合、実効電圧を減少させる
値の補正電圧を通常の出力電圧Ｖ２（Ｖ４）に重畳し
て、信号電極Ｘ₁ 〜Ｘ_N へ出力し、誘導歪みが実効値を
減少させるように作用する場合には、実効値を増加させ
る値の補正電圧を、通常の出力電圧Ｖ２（Ｖ４）に重畳
して出力する構成（以下では、第１の従来技術と称す
る）が開示されている。

【００１７】一方、第２の表示ムラを低減するため、例
えば、特開平８−２９２７４４号公報には、各走査期間
毎の印加電圧の変化によって印加波形が鈍り、実効値が
低下したとしても、当該実効値の低下を補償できるよう
に、実効値を増大させる補正電圧を印加する構成（以下
では、第２の従来技術と称する）が開示されている。

【００１８】

【発明が解決しようとする課題】しかしながら、上記第
１の従来技術では、信号電極駆動用の２つの電圧（Ｖ２
・Ｖ４）のそれぞれに、実効値増大用と実効値減少用と
の２つの補正電圧を設ける必要があるため、信号電極出
力電位として、６つの電位が必要となり、回路規模が増
大し、製造コストが高騰しやすいという問題を生じる。

【００１９】さらに、上記第１および第２の従来技術
は、いずれも、第１の表示ムラあるいは第２の表示ムラ
の一方のみを補正するため、他方の表示ムラを補正でき
ず、十分な表示品位を確保することが難しい。なお、第
１および第２の表示ムラを補正するために、第１の従来
技術の構成と、第２の従来技術の構成とを独立に設ける
と、回路規模がさらに増大し、製造コストが高騰してし
まう。

【００２０】本発明は、上記の問題点に鑑みてなされた
ものであり、その目的は、実用化可能な低コストにて、
表示ムラがなく、表示品位の高い液晶表示装置を実現す
ることにある。

【００２１】

【課題を解決するための手段】本発明に係る液晶表示装
置は、上記課題を解決するために、互いに交差する複数
の信号電極と複数の走査電極との間に液晶層が設けられ
た液晶表示パネルを、当該液晶表示パネルの表示画像を
示す表示データに基づいて駆動する液晶表示装置におい
て、以下の手段を講じたことを特徴としている。

【００２２】すなわち、上記表示データに対応する電圧
を、上記各信号電極に印加する信号側駆動手段と、上記
信号側駆動手段が上記各信号電極へ印加する電位の変化
によって上記各走査電極へ発生する波形歪み（誘導歪
み）に起因する液晶への実効電圧値の変化を打ち消すた
めの補正量を決定する第１補正量決定手段と、上記表示
データに対応する各電圧に１対１に対応する各補正用電
圧を生成し、上記各電圧に代えて、上記信号側駆動手段
に出力させる補正用電源とを備えている。さらに、上記
第１補正量決定手段は、上記各補正用電圧を印加する期
間長の差によって、上記液晶への実効電圧値の変化を打
ち消すことができるように、上記補正量として、上記各
補正用電圧の印加期間を決定するものであり、上記各補
正用電圧を出力する信号電極数に基づいて、上記各補正
用電圧の印加期間を調整する重み付け手段を備えてい
る。

【００２３】上記構成において、走査電極に誘導歪みが
発生し、当該走査電極と各信号電極との交点に対応する
各液晶素子への実効値が変化しようとすると、第１補正
量決定手段が各補正用電圧の印加期間長を調整する。こ
れにより、各液晶素子への実効値は、表示データに対応
する電圧と補正用電圧との差と、印加期間長との積に応
じて調整される。ここで、上記各補正用電圧を印加する
期間長は、それぞれの差によって、上記液晶への実効電
圧値の変化を打ち消すことができるように設定されてい
る。したがって、上記補正用電源が各電圧に１対１に対
応する補正用電圧しか出力できないにも拘わらず、液晶
表示装置は、誘導歪みに起因する各画素の輝度ムラ（第
１の表示ムラ）を抑制できる。この結果、各電圧毎に２
つずつ補正用電圧を出力する従来技術に比べて回路構成
が簡単で、より低コストで製造可能であるにも拘わら
ず、誘導歪みに起因する第１の表示ムラが抑制され、表
示品位の高い表示が可能な液晶表示装置を実現できる。

【００２４】また、本発明に係る液晶表示装置は、上記
液晶パネルを上記表示データに基づいて駆動する液晶表
示装置であって、上記課題を解決するために、上記信号
側駆動手段および補正用電源に加えて、上記信号側駆動
手段が、選択された上記走査電極に対応する上記表示デ
ータにおいて各電圧を出力する数と、該走査電極に隣接
する直前の走査電極に対応する上記表示データにおいて
各電圧を出力する数との変化に応じて、補正量として、
それぞれに対応する補正用電圧の印加期間長を個別に決
定する第１補正量決定手段を備えていることを特徴とし
ている。

【００２５】当該構成によれば、上記各補正用電圧を印
加する期間長が、それぞれに対応する電圧の出力数変化
に応じて、個別に決定される。この結果、走査電極に誘
導歪みが発生し、当該走査電極と各信号電極との交点に
対応する各液晶素子への実効値が変化しようとしても、
上記各印加期間長の相違によって、誘導歪みに起因する
実効値の変化が打ち消される。したがって、上記液晶表
示装置と同様に、回路構成が簡単で、より低コストで製
造可能であるにも拘わらず、誘導歪みに起因する第１の
表示ムラが抑制され、表示品位の高い表示が可能な液晶
表示装置を実現できる。

【００２６】また、上記各構成の上記第１補正量決定手
段は、上記各補正用電圧を出力する信号電極数に基づい
て、上記各補正用電圧の印加期間を調整する重み付け手
段を備えている。上記重み付け手段は、上記各補正用電
圧を出力する信号電極数が多いほど、パルス幅が長くな
るように、上記各補正用電圧の印加期間を調整するもの
であることが好ましい。

【００２７】当該構成によれば、各補正用電圧の印加期
間は、各補正用電圧を出力する信号電極数、すなわち、
負荷の大きさに応じて調整される。したがって、負荷が
大きい場合に、補正用電圧の印加時における各液晶の駆
動波形において、負荷が小さい場合よりも大きな信号鈍
りが発生する場合であっても、信号鈍りに起因する液晶
への実効電圧値を打ち消すことができる。この結果、負
荷の相違に起因する輝度ムラをも抑制でき、さらに、表
示品位の高い表示が可能な液晶表示装置を実現できる。

【００２８】さらに、上述の各構成の液晶表示装置は、
上記各信号電極にて上記表示データに対応する電圧が変
化した場合、電圧自身の印加波形が鈍ることによる表示
ムラを抑制するために、当該電圧に代えて、一定期間、
上記各補正用電圧のうちの１つが、上記各走査電極へ発
生する波形歪みに起因する液晶への実効電圧値の変化を
打ち消すための上記補正量に加えて、上記信号側駆動手
段から出力されるように制御する第２補正量決定手段を
備えている方が望ましい。

【００２９】当該構成によれば、上記表示データに対応
する電圧が変化した場合、上記各信号電極には、一定期
間、上記各補正用電圧のうちの１つが出力される。これ
により、表示データに対応する電圧の変化により、信号
電極へ出力される波形が鈍る場合であっても、当該波形
鈍りに起因する実効電圧値の変化は、当該一定期間の補
正用電圧の印加によって打ち消され、波形鈍りに起因す
る第２の表示ムラが抑制される。この結果、補正用電源
が出力可能な補正用電圧の数を増加させることなく、よ
り表示品位の高い表示が可能な液晶表示装置を実現でき
る。

【００３０】また、上述の各構成において、上記信号側
駆動手段は、１走査水平期間分の表示データを格納する
ラッチ回路と、当該ラッチ回路の出力に基づいて、各信
号電極へ印加する電圧を決定する出力コントロール回路
とを備え、上記第１補正量決定手段は、液晶を交流化駆
動するための交流化信号よりも１走査水平期間分だけ、
位相が早い信号と、上記ラッチ回路の出力よりも１走査
水平期間分だけ位相が早い表示データとを参照して、上
記ラッチ回路の出力に対応する補正量を決定する方が望
ましい。

【００３１】当該構成によれば、ラッチ回路の出力より
も位相が早い表示データおよび交流化信号に基づいて、
ラッチ回路の出力に対応する補正量が算出されるので、
第１補正量決定手段は、表示データと同位相の補正量を
指示できる。この結果、より的確な補正が可能になり、
より表示品位の高い表示が可能な液晶表示装置を実現で
きる。

【００３２】さらに、上述の各構成において、上記第１
補正量決定手段は、上記各印加期間を決定する際に参照
する補正値または補正係数を記憶するパラメータ記憶手
段を備えている方が好ましい。当該構成によれば、第１
補正量決定手段は、パラメータ記憶手段の補正値または
補正係数を参照することで、各補正用電圧の印加期間
を、それぞれ最適な値に設定できる。したがって、演算
のみによって、印加期間を算出する場合に比べて構成が
容易で、より表示品位の高い表示が可能な液晶表示装置
を実現できる。

【００３３】

【発明の実施の形態】本発明の一実施形態について図１
ないし図１２に基づいて説明すると以下の通りである。
すなわち、本実施形態に係る液晶表示装置は、電圧平均
化法により単純マトリクス型の液晶パネルを駆動して、
表示データに応じた画像を表示するものであって、図１
に示すように、複数の走査電極Ｙ₁ 〜Ｙ_M および複数の
信号電極Ｘ₁ 〜Ｘ_N が互いに交差するように配された液
晶パネル１と、各信号電極Ｘ₁〜Ｘ_N へ、表示データに
基づく信号電圧を印加する信号側駆動回路（信号側駆動
手段）２と、各走査電極Ｙ₁ 〜Ｙ_M へ線順次に電圧を印
加する走査側駆動回路３と、両駆動回路２・３を制御す
るコントロール回路４と、駆動に必要な電圧を生成する
電源回路（補正用電源）５とを備えている。

【００３４】なお、以下では、説明の便宜上、各電極Ｘ
₁ 〜Ｘ_N ・Ｙ₁ 〜Ｙ_M の場所を特定しない場合、あるい
は、総称するときは、例えば、信号電極Ｘのように添字
を省いて参照する。一方、場所を特定する場合は、場所
を示す添字として、１〜Ｎや１〜Ｍ自体、あるいは、１
〜Ｎの範囲の任意の整数ｉや、１〜Ｍの範囲の任意の整
数ｊを付して参照する。

【００３５】上記構成において、各走査電極Ｙ₁ 〜Ｙ_M
が順次走査され、走査側駆動回路３は、コントロール回
路４からの走査クロックＬＰ、交流化信号ＦＲおよび走
査開始信号ＦＬＭに基づいて、選択した走査電極Ｙへ、
電源回路５から供給される選択電圧Ｖ１またはＶ５を印
加すると共に、非選択の各走査電極Ｙ…へ、電源回路５
からの非選択電圧Ｖ３を印加する。一方、信号側駆動回
路２は、コントロール回路４からの表示データＤ、デー
タシフトクロックＣＫ、走査クロックＬＰおよび交流化
信号ＦＲに基づき、表示データＤに応じて、各信号電極
Ｘ₁ 〜Ｘ_N へ、信号電圧Ｖ２ａまたはＶ４ａを印加す
る。ここで、上記電圧Ｖ１〜Ｖ５は、以下の不等式
（１）に示すように、 Ｖ１ ＞ Ｖ２ａ ＞ Ｖ３ ＞ Ｖ４ａ ＞ Ｖ５ …（１） に設定されている。さらに、液晶パネル１の液晶を交流
駆動するために、信号側駆動回路２は、交流化信号ＦＲ
に応じて、表示データがオンを示している場合に、電圧
Ｖ２ａを出力するか、電圧Ｖ４ａを出力するかを切り換
え、走査側駆動回路３は、電圧Ｖ１を印加するか、電圧
Ｖ５を印加するかを切り換える。

【００３６】これにより、液晶パネル１の液晶のうち、
走査電極Ｙ_j と信号電極Ｘ_i と間の部分（液晶容量、画
素ＰＩＸ_(i,j) ）には、両電極Ｘ_i ・Ｙ_j の電位差に応
じた電圧が印加され、当該部分の透過率は、液晶容量へ
印加される実効電圧に応じて変化する。したがって、各
信号電極Ｘ₁ 〜Ｘ_N および走査電極Ｙ₁ 〜Ｙ_M への電圧
を制御することによって、液晶パネル１内の全画素ＰＩ
Ｘ_(1,1) 〜ＰＩＸ_{(N,M )} の表示状態を制御して、表示デ
ータに基づいた画像を表示できる。なお、以下では、説
明の便宜上、液晶パネル１がネガ表示する場合、すなわ
ち、実効電圧が大きくなるに従って各画素ＰＩＸが明る
く表示される場合について説明するが、当然ながら、こ
れとは逆にポジ表示する場合にも適用できる。

【００３７】ここで、本実施形態に係る液晶表示装置
は、さらに、信号電圧の変化が走査電極Ｙ側に誘導され
て、走査信号波形が歪むことによって発生する第１の表
示ムラと、信号電圧の変化による液晶容量への充放電に
より、当該信号電圧が鈍ることによって発生する第２の
表示ムラとの双方を抑制するために、以下の構成を備え
ている。すなわち、本実施形態に係る電源回路５の電圧
生成部５１は、液晶駆動に通常用いられる電圧Ｖ１・Ｖ
２・Ｖ３・Ｖ４・Ｖ５の他に、補正用の電圧Ｖ２ｓ・Ｖ
４ｓを生成可能であり、さらに、電源回路５には、電圧
Ｖ２・Ｖ２ｓの一方を選択し、信号電圧Ｖ２ａとして出
力するスイッチ５２と、電圧Ｖ４・Ｖ４ｓの一方を選択
し、信号電圧Ｖ４ａとして出力するスイッチ５３とが設
けられている。上記両スイッチ５２・５３は、後述する
ように、歪み補正信号発生部（第１補正量決定手段）６
の判定結果、および、鈍り補正信号発生部（第２補正量
決定手段）７が生成した信号を統合する統合補正信号発
生部８からの制御信号Ｓ１・Ｓ２によって、導通／遮断
が制御され、両スイッチ５２・５３の導通期間の差によ
って、上記液晶容量へ印加される実効電圧の平均値を増
減する。これによって、各電圧Ｖ２・Ｖ４に対して、補
正用の電圧Ｖ２ｓ・Ｖ４ｓが１つずつしか設けられてい
ないにも拘わらず、上記第１および第２の表示ムラの双
方を抑制できる。

【００３８】以下では、説明の便宜上、補正用の電圧Ｖ
２ｓ・Ｖ４ｓが、通常の出力電圧Ｖ２・Ｖ４に対して、
実効電圧を増大させる値、具体的には、Ｖ２＜Ｖ２ｓ、
かつ、Ｖ４＞Ｖ４ｓに設定されている場合について説明
するが、後述するように実効電圧を減少させる値に設定
することもできる。

【００３９】一方、上記歪み補正信号発生部６は、表示
データＤに基づいて、Ｖ２側電位の変化数ＤＲＱ１と補
正電圧Ｖ２ｓの出力電極数Ｋ１とに応じ、補正用電圧Ｖ
２ｓの出力期間長を示す値Ｔ１と、表示データＤに基づ
いて、Ｖ４側電位の変化数ＤＲＱ２と補正用電圧Ｖ４ｓ
の出力電極数Ｋ２とに応じ、補正用電圧Ｖ４ｓの出力期
間長を示す値Ｔ２とを出力できる。より詳細には、本実
施形態では、上記補正値Ｔ１は、上記変化数ＤＲＱ１、
ＤＲＱ２に応じた基準値を、それぞれＶＡＬ１、ＶＡＬ
２とすると、以下の式（２）および式（３）に示すよう
に、 Ｔ１＝ＶＡＬ１＋Ｋ１×ＶＡＬ３ …（２） Ｔ２＝ＶＡＬ２＋Ｋ２×ＶＡＬ３ …（３） で算出される。なお、式（２）および式（３）におい
て、ＶＡＬ３は、補正係数であり、パラメータ設定部９
にて任意に設定可能である。また、本実施形態では、補
正用電圧Ｖ２ｓ・Ｖ４ｓが実効値を増大させる値に設定
されているので、上記各基準値ＶＡＬ１・ＶＡＬ２は、
各変化数ＤＲＱ１・ＤＲＱ２が大きくなるに従って増大
するように設定されている。

【００４０】本実施形態に係る歪み補正信号発生部６
は、パラメータ設定部（パラメータ記憶手段）９に格納
されたテーブルから、上記両変化数ＤＲＱ１、ＤＲＱ２
に対応する値をそれぞれ読み出すことによって、上記各
基準値ＶＡＬ１・ＶＡＬ２および補正係数ＶＡＬ３を読
み出しており、例えば、図２に示すように、ある走査ラ
イン（ｊ行目）を示す表示データＤにおいて、一方の信
号電圧（例えば、Ｖ４）を示す値の出現回数（データ数
ａ）を格納するデータ数記憶部６１と、直前の走査ライ
ン（ｊ−１行目）に対応する表示データＤにおいて、上
記信号電圧を示す値の出現回数（データ数ｂ）を格納す
る前行データ数記憶部６２と、両走査ラインのデータ数
ａ・ｂを比較して、上記両変化数ＤＲＱ１・ＤＲＱ２を
求める変化数検出部６３と、両変化数ＤＲＱ１・ＤＲＱ
２に基づいて上記パラメータ設定部９へアクセスし、上
記基準値ＶＡＬ１・ＶＡＬ２および補正係数ＶＡＬ３を
取得するアクセス部６４とを備えている。さらに、上記
歪み補正信号発生部６には、上記データ数記憶部６１を
参照して、ｊ行目のＶ２データ数（出力電極数）Ｋ１と
Ｖ４データ数（出力電極数）Ｋ２と求めるデータ数取得
部６５と、上記各値ＶＡＬ１〜ＶＡＬ３・Ｋ１・Ｋ２と
上述の式（２）・式（３）とに基づいて、上記補正値Ｔ
１・Ｔ２を算出する補正値決定部（重み付け手段）６６
とが設けられている。

【００４１】また、歪み補正信号発生部６には、表示デ
ータＤに加えて、表示データＤの取得タイミングを示す
走査パルスＬＰと、表示データＤと電圧Ｖ２・Ｖ４との
対応を判定するため、上記交流化信号ＦＲよりも１走査
水平期間分だけ位相の早い交流化信号ＦＲａが印加され
ている。

【００４２】上記交流化信号ＦＲａが「Ｈ」の場合、表
示データＤにおいて、電圧Ｖ４に対応するのは、オフ
（非点灯）の表示データＤである。したがって、上記両
データ数記憶部６１・６２が、オフを示す表示データＤ
をカウントすれば、ｊ行目およびｊ−１行目における電
圧Ｖ４の出力数ａ、ｂを取得できる。これとは逆に、交
流化信号ＦＲａが「Ｌ」の場合、オン（点灯）の表示デ
ータが電圧Ｖ４に対応する。したがって、表示データＤ
のうち、オンを示す表示データＤをカウントすれば、電
圧Ｖ４の出力数ａ，ｂを取得できる。

【００４３】ここで、直前の走査電極Ｙ_j-1 に対応する
各信号電極Ｘ₁ 〜Ｘ_N において、Ｖ４レベルの出力電極
数ｂは、Ｖ２レベルからＶ２レベルとなった信号電極Ｘ
の個数をＳａ、Ｖ２レベルからＶ４レベルになった信号
電極Ｘの個数をＳｂ、Ｖ４レベルからＶ２レベル、Ｖ４
レベルからＶ４レベルになった信号電極Ｘの個数を、そ
れぞれＳｃ、Ｓｄとすると、Ｓｃ＋Ｓｄとなり、次の走
査電極Ｙ_j におけるＶ４レベルの出力電極数ａは、Ｓｂ
＋Ｓｄとなる。したがって、ｂ−ａ＝Ｓｃ−Ｓｂ、すな
わち、Ｖ４からＶ２に変化した信号電極数と、Ｖ２から
Ｖ４に変化した信号電極数との差となり、電圧Ｖ２の変
化数ＤＲＱ１となる。同様に、電圧Ｖ４の変化数ＤＲＱ
２は、ａ−ｂとなる。

【００４４】したがって、上記変化数検出部６３は、上
記両出力数ａ，ｂから、変化数ＤＲＱ１、ＤＲＱ２を算
出できる。ただし、本実施形態では、上記パラメータ設
定部９へのアクセスを容易にするため、両変化数ＤＲＱ
１、ＤＲＱ２が負にならないように、以下の式（４）お
よび式（５）に示すように、 ＤＲＱ１＝Ｎ＋（ｂ−ａ） …（４） ＤＲＱ２＝Ｎ＋（ａ−ｂ） …（５） 実際の変化数に、１走査ラインの総電極数と同一のオフ
セットＮを加えた値を変化数ＤＲＱ１、ＤＲＱ２として
いる。これにより、例えば、ＲＯＭやＲＡＭなどの記憶
手段でパラメータ設定部９を実現した場合、当該変化数
ＤＲＱ１、ＤＲＱ２をパラメータ設定部９へ指定するア
ドレス番地とすることができ、アクセス時の手間を削減
できる。なお、上記式（４）・式（５）では、オフセッ
トを信号電極数Ｎとしているが、上記変化数ＤＲＱ１、
ＤＲＱ２が上記記憶手段の取り得るアドレス範囲内に納
まっていれば、Ｎ以上の値でもよい。

【００４５】また、パラメータ設定部９には、以下の表
１に示すように、変化数（ＤＲＱ１、ＤＲＱ２）と、そ
れに対応する基準値（ＶＡＬ１、ＶＡＬ２）との組み合
わせが格納されている。

【００４６】

【表１】

【００４７】本実施形態では、上記補正用電圧Ｖ２ｓ・
Ｖ４ｓが実効値を増大させる値に設定されているので、
上記表１において、各基準値α０〜α６は、α０＜α１
＜…＜α３＜…＜α４＜α５＜α６に設定されている。

【００４８】また、上記鈍り補正信号発生部７は、第２
の表示ムラを抑制するため、統合補正信号発生部８へ補
正パルス信号Ｓ０を出力し、信号側駆動回路２へ補正パ
ルス信号Ｓ０ａを出力する。これに応じて、統合補正信
号発生部８は、補正パルス信号Ｓ０が出力されている
間、電源回路５へ補正用電圧Ｖ２ｓ・Ｖ４ｓの出力を指
示すると共に、信号側駆動回路２は、図４に示すよう
に、各信号電極Ｘ毎に表示データＤの変化の有無に応じ
て、補正用電圧Ｖ２ｓ・Ｖ４ｓの変化を各信号電極Ｘ₁
〜Ｘ_N へ伝えるか否かを決定する。ここで、補正パルス
信号Ｓ０のパルス幅は、上述の基準値ＶＡＬ１・ＶＡＬ
２などと同様に、上記パラメータ設定部９に格納された
テーブルから読み出された補正値ＶＡＬに基づいて決定
される。また、信号側駆動回路２が変化を伝えないこと
を選択した場合、補正パルス信号Ｓ０のパルス幅の電圧
変化が伝えられないように、補正パルス信号Ｓ０ａは、
補正パルス信号Ｓ０のパルス幅以上に設定され、補正パ
ルス信号Ｓ０と同時、または、より早いタイミングで印
加される。なお、本実施形態では、両補正パルス信号Ｓ
０・Ｓ０ａは、互いに同一のパルス幅で同時に印加され
る。

【００４９】ここで、上記信号側駆動回路２は、例え
ば、図３に示すように、表示データＤをデータシフトク
ロックＣＫに応じて転送するシフトレジスタ２１と、走
査クロックＬＰに基づいて、１走査ライン分の表示デー
タＤを転送し終わった時点で、当該走査ライン（ｊ行
目）に対応する各表示データＤを保持するＡラッチ２２
と、同じく、走査クロックＬＰに基づいて、１つ前（ｊ
−１行目）の走査ラインの各表示データＤを保持するＢ
ラッチ（ラッチ回路）２３と、交流化信号ＦＲおよび上
記補正パルス信号Ｓ０ａに基づいて、両ラッチ２２・２
３の出力から、各表示データＤの連続または不連続を検
出し、出力電圧選択のための信号を出力する出力コント
ロール回路２４と、出力コントロール回路２４の各出力
をレベルシフトするレベルシフタ２５と、レベルシフタ
２５の各出力に基づいて、電源回路５から印加される電
圧Ｖ２ａ・Ｖ４ａ、またはハイインピーダンス出力（Ｈ
Ｚ）のいずれかを選択する出力ドライバ２６とを備えて
いる。これにより、以下の表２に示す真理値表のよう
に、信号側駆動回路２の出力が制御される。

【００５０】

【表２】

【００５１】ここで、上記表２において、Ｄ_j 、Ｄ_j-1
は、それぞれ、各々の信号電極Ｘにおいて、当該走査ラ
イン（ｊ行目）に対する表示データＤと、１つ前の走査
ライン（ｊ−１行目）に対する表示データＤを示してい
る。また、「信号電極出力状態」は、出力ドライバ２６
の出力状態を示し、「実際の出力電位」は、出力状態を
制御した結果、実際に各信号電極Ｘへ出力される電位を
示している。

【００５２】なお、信号側駆動回路２への転送データを
表示データＤではなく、出力電位データとし、該信号側
駆動回路２へ供給する交流化信号ＦＲを、「Ｈ」レベル
に固定してもよい。当該構成では、交流化信号ＦＲが反
転するときの走査ラインであっても、信号電極Ｘの出力
電位変化に応じて制御できるので、より正確な補正動作
を行うことができる。なお、この場合でも、簡単な論理
回路で実現できる。

【００５３】一方、統合補正信号発生部８は、上記歪み
補正信号発生部６から通知された補正値Ｔ１・Ｔ２と、
上記鈍り補正信号発生部７からの補正パルス信号Ｓ０と
に基づいて、図６、図９および図１１に示すように、補
正パルス信号Ｓ０が示す期間と、補正値Ｔ１が示す長さ
の期間との双方で、スイッチ５２が導通し、補正パルス
信号Ｓ０が示す期間と、補正値Ｔ２が示す長さの期間と
の双方で、スイッチ５３が導通するように、両スイッチ
５２・５３への制御信号Ｓ１・Ｓ２を出力する。

【００５４】ここで、制御信号Ｓ１（Ｓ２）において、
補正値Ｔ１（Ｔ２）に対応するパルスＰ１（Ｐ２）は、
補正パルス信号Ｓ０に対応するパルスＰ０と重なってい
なければ、スタートタイミングを任意の時点に設定でき
る。ただし、スタートタイミングが遅過ぎると、補正値
Ｔ１（Ｔ２）が最大になった場合、同一走査中にパルス
Ｐ１（Ｐ２）が終了しなくなる虞れがあるので、スター
トタイミングは、同一走査中に、パルスＰ１（Ｐ２）が
終了するように、ある程度早いタイミングに制御され
る。

【００５５】また、上記パラメータ設定部９は、例え
ば、ＲＡＭやＲＯＭなどの記憶手段や演算回路などの一
般の回路、あるいは、それらの組み合わせによって実現
され、液晶表示装置の外部から、上記各値ＶＡＬ・ＶＡ
Ｌ１〜ＶＡＬ３を上記両補正信号発生部６・７へ指示で
きる。

【００５６】上記構成における第１および第２の表示ム
ラの抑制動作について、従来の構成と比較しながら説明
すると以下の通りである。すなわち、液晶パネル１へ図
５に示す表示パターンを表示しようとする場合、特に、
電圧を補正しない従来技術では、図１４に示すように、
交流化信号ＦＲの反転毎に誘導歪みにより実効値が変動
し、図１５に示すように、画素Ｂの輝度が画素Ａの輝度
よりも増加して、第１の表示ムラが発生してしまう。

【００５７】これに対して、本実施形態では、同様の表
示パターンを示す表示データＤが印加された場合、図６
において、例えば、Ｙ_d+1 行目の期間に示すように、電
圧Ｖ２ａは、信号Ｓ１が示す期間、補正用電圧Ｖ２ｓに
変化し、電圧Ｖ４ａは、信号Ｓ２が示す期間、補正用電
圧Ｖ４ｓに変化するので、画素Ａの駆動波形（Ｘ_a −Ｙ
_c ）と、画素Ｂの駆動波形（Ｘ_b −Ｙ_c ）とは、図中に
示すように補正される。この結果、誘導歪みに起因する
実効値の相違が補正され、画素Ａの輝度と画素Ｂの輝度
とが同一となるので、第１の表示ムラが抑制される。

【００５８】具体的には、走査側駆動回路３がｄ＋１行
目の走査ラインの走査を開始するより前に、信号側駆動
回路２へｄ＋１行目およびｄ行目の表示データＤが転送
され、各行におけるＶ４電位レベルの出現回数ａ・ｂ
は、図２に示すデータ数記憶部６１および前行データ数
記憶部６２に格納されている。したがって、変化数検出
部６３は、この値ａ・ｂに基づいて、電圧Ｖ２および電
圧Ｖ４の変化数ＤＲＱ１、ＤＲＱ２を算出し、アクセス
部６４は、両変化数ＤＲＱ１、ＤＲＱ２をパラメータ設
定部９へ指示して、当該基準値ＶＡＬ１・ＶＡＬ２を取
得する。

【００５９】ここで、図５に示すように、縦長ブロック
パターンを含む表示パターンで、交流化信号ＦＲがｄ行
目と（ｄ＋１）行目との間で反転する場合、ｄ行目にお
いて、Ｖ４電位レベルとなる信号電極Ｘ…の数（カウン
ト値ｂ）は、（９Ｎ／１０）個であり、ｄ＋１行目のＶ
４電位レベルとなる信号電極Ｘ…の数（カウント値ａ）
は、（Ｎ／１０）個となる。したがって、変化数検出部
６３は、上述の式（４）および式（５）に基づいて、電
圧Ｖ２に対応した変化数ＤＲＱ１が（１８Ｎ／１０）個
であり、Ｖ４に対応した変化数ＤＲＱ２が（２Ｎ／１
０）と判定する。この結果、補正用電圧Ｖ２ｓ印加のベ
ース期間を示す基準値ＶＡＬ１として、（１８Ｎ／１
０）に対応する値α４が、パラメータ設定部９から読み
出される。同様に、補正用電圧Ｖ４ｓ印加のベース期間
を示す基準値ＶＡＬ２として、（２Ｎ／１０）に対応す
る値α２が読み出される。さらに、パラメータ設定部９
から得られた値ＶＡＬによって、鈍り補正信号発生部７
は、パルス幅がＶＡＬの補正パルス信号Ｓ０・Ｓ０ａを
出力する。

【００６０】また、データ数取得部６５は、（ｄ＋１）
行目における電圧Ｖ４の出力数ａに基づいて、当該行に
おける電圧Ｖ２・Ｖ４の出力数Ｋ１、Ｋ２として、（Ｎ
／１０）、（９Ｎ／１０）を算出する。これらの値と、
パラメータ設定部９から得られた値ＶＡＬ３とによっ
て、補正値決定部６６は、上述の式（２）および式
（３）に基づいて、上記各ベース期間を補正して、補正
用電圧Ｖ２ｓ・Ｖ４ｓの印加期間長を示す補正値Ｔ１・
Ｔ２を出力する。

【００６１】さらに、統合補正信号発生部８は、上記補
正パルス信号Ｓ０と補正値Ｔ１・Ｔ２とに基づいて、図
６に示すように、制御信号Ｓ１・Ｓ２を出力する。この
結果、パルス幅ＶＡＬのパルスＰ０と、パルス幅（α４
＋Ｎ／１０・ＶＡＬ３）のパルスＰ１とからなる制御信
号Ｓ１、並びに、パルスＰ０とパルス幅（α２＋９Ｎ／
１０・ＶＡＬ３）のパルスＰ２とからなる制御信号Ｓ２
が出力される。

【００６２】ここで、ｄ行目から（ｄ＋１）行目への間
には、交流化信号ＦＲが反転しているので、各信号電極
Ｘ_a （Ｘ_b ）の電圧Ｘ_a （Ｘ_b ）も反転する必要があ
る。したがって、信号側駆動回路２は、上述の表２に示
すように、補正パルス信号Ｓ０ａが示す期間、出力ドラ
イバ２６の出力が、ハイ・インピーダンスではなく、電
圧Ｖ２ａ（Ｖ４ａ）になるように制御する。この結果、
上記パルスＰ０の間、信号電極Ｘ_a には、補正用電圧Ｖ
２ｓが印加され、信号電極Ｘ_b には、補正用電圧Ｖ４ｓ
が印加される。したがって、図６に示すように、各画素
Ａ・Ｂの駆動波形（Ｘ_a −Ｙ_c ）・（Ｘ_b −Ｙ_c ）は、
上記パルスＰ０の間、実効値が増大するように補正され
る。この結果、各信号電極Ｘ_a ・Ｘ_b の電圧変化に起因
する波形鈍りによって、実効値が減少する分だけ、実効
値が増大し、波形鈍りに起因する第２の表示ムラの発生
が抑制される。

【００６３】また、上記パルスＰ１のパルス幅の方が、
パルスＰ２のパルス幅よりも長く設定されているので、
信号電極Ｘ_a には、信号電極Ｘ_b へ補正用電圧Ｖ４ｓが
印加される期間よりも長く、補正用電圧Ｖ２ｓが印加さ
れ、より大きく実効値が補正される。この結果、非選択
の走査電極Ｙ_c に発生した誘導歪みが実効値を低減させ
る画素、すなわち、画素Ａを含むＶ２出力側の画素に対
しては、上記誘導歪みが実効値を増大させる画素、すな
わち、画素Ｂを含むＶ４出力側の画素に比べて、より大
きな補正が行われる。

【００６４】同様に、交流化信号ＦＲが再度反転する
（ｊ＋４）行目では、画素Ａに関連する信号電極Ｘ_a に
は、Ｔ２＝α４＋９Ｎ／１０×ＶＡＬ３の期間だけ、補
正用電圧Ｖ４ｓが印加され、画素Ｂに関連する信号電極
Ｘ_b には、それより短い期間（Ｔ１＝α２＋Ｎ／１０×
ＶＡＬ３）だけ、補正用電圧Ｖ２ｓが印加される。この
結果、誘導歪みが実効値を減少させる画素、すなわち、
画素Ａを含むＶ４出力側の画素に対しては、誘導歪みが
実効値を増大させる画素、すなわち、画素Ｂを含むＶ２
出力側の画素に比べて、より大きな補正が行われる。

【００６５】一方、例えば、走査電極Ｙ_d+2 を走査する
場合のように、交流化信号ＦＲが反転しない場合には、
出力電圧が変化しないので、波形鈍りに起因する第２の
表示ムラが発生しない。この場合、本実施形態に係る信
号側駆動回路２は、補正パルス信号Ｓ０ａが印加されて
いる間、出力ドライバ２６の出力をハイ・インピーダン
スに保っている。したがって、この期間は、電源回路５
が補正用電圧Ｖ２ｓ・Ｖ４ｓを出力しているにも拘わら
ず、信号電極Ｘ_a ・Ｘ_b の出力電圧は、Ｖ２・Ｖ４のま
ま保たれ、信号側駆動回路２は、実効値を補正しない。

【００６６】また、交流化信号ＦＲが反転しない場合
は、誘導歪みに起因する第１の表示ムラも発生しない。
この場合、本実施形態に係る液晶表示装置では、電圧Ｖ
２・Ｖ４の変化数ＤＲＱ１、ＤＲＱ２が互いに同一の値
（Ｎ）になり、上記両パルス信号Ｐ１・Ｐ２のベース期
間が同一の値（α３）になる。したがって、画素Ａを含
むＶ２出力側の画素と、画素Ｂを含むＶ４出力側の画素
とは、ほぼ同様の大きさの補正が行われる。

【００６７】これらの結果、電源回路５が、信号電極駆
動用の電圧として、Ｖ２・Ｖ２ｓ・Ｖ４・Ｖ４ｓの４つ
の電圧しか生成しないにも拘わらず、図５に示すよう
に、縦長ブロックパターンを含む表示パターンを表示す
る際、画素Ａの輝度と画素Ｂの輝度とを一致させること
ができ、第１の表示ムラを防止できる。

【００６８】さらに、本実施形態に係る補正値決定部６
６は、電圧Ｖ２およびＶ４の出力数に基づいて、出力数
が多いほどパルス幅が長くなるように、上記各パルスＰ
１・Ｐ２のベース期間（ＶＡＬ１・ＶＡＬ２）に重み付
けを行っている。したがって、出力数が多く、より容量
負荷の大きい電圧信号線の方が、より実効値が大きく補
正される。

【００６９】ここで、図７に示すように、負荷が大きく
なればなる程、信号波形が鈍り、補正部分で実効値Ｚ１
＞Ｚ２が成立するので、実効値が減少する。この結果、
負荷の大小に拘わらず、同一の期間、補正電圧Ｖ２ｓ
（Ｖ４ｓ）を印加すると、負荷容量の相違によって、駆
動波形の実効値が変化し、輝度ムラが発生する虞れがあ
る。

【００７０】ところが、本実施形態に係る補正値決定部
６６は、出力数に基づいて、ベース期間に重み付けして
いるので、容量負荷の相違に起因する駆動波形の実効値
の相違を抑制できる。これにより、輝度ムラが少なく、
より表示品位の高い液晶表示装置を実現できる。

【００７１】一方、図８に示す表示パターンを表示しよ
うとする場合、特に、電圧を補正しない従来技術では、
図１６に示すように、走査ラインの切り換え毎に、誘導
歪みによって実効値が変動し、図１７に示すように、画
素Ａの輝度が画素Ｂの輝度よりも低下して、第１の表示
ムラが発生してしまう。

【００７２】これに対して、本実施形態では、同様の表
示パターンを示す表示データＤが印加された場合、例え
ば、図９に示す（ｄ＋１）行目の期間では、（ｄ＋１）
行目のＶ４電位出力数（カウント値ｂ）が９Ｎ／１０個
で、ｄ行目のＶ４電位出力数（カウント値ａ）が０個で
あることから、変化数ＤＲＱ１＝Ｎ／１０個、変化数Ｄ
ＲＱ２＝１９Ｎ／１０、Ｖ２出力数Ｋ１＝Ｎ／１０、お
よび、Ｖ４出力数Ｋ２＝９Ｎ／１０が算出される。この
結果、統合補正信号発生部８は、パルス幅ＶＡＬのパル
スＰ０およびパルス幅（α１＋Ｎ／１０×ＶＡＬ３）の
パルスＰ１からなる制御信号Ｓ１と、上記パルスＰ０お
よびパルス幅（α５＋９Ｎ／１０×ＶＡＬ３）のパルス
Ｐ２からなる制御信号Ｓ２とを出力する。ここで、パル
スＰ２のベース期間α５は、パルスＰ１のベース期間α
１よりも長く設定されている。したがって、非選択の走
査電極Ｙ_c に発生している誘導歪みが実効値を低減させ
るように作用する画素、すなわち、画素Ａを含むＶ４出
力側の画素の方が、実効値を増大させるように作用する
画素、すなわち、画素Ｂを含むＶ２出力側の画素に比べ
て、大きな補正が行われる。

【００７３】また、（ｄ＋２）行目の期間のように、非
選択の走査線Ｙ_c に発生している誘導歪みが画素Ａ・Ｂ
の双方に対して実効値を低減させる方向に働く場合、す
なわち、両画素Ａ・Ｂへ同一の電圧（この場合は、Ｖ２
ａ）が印加される場合には、同じ大きさの誘導歪みに対
する補正が行われる。なお、第２の表示ムラの原因とな
る波形鈍りは、電圧変化時にパルスＰ０の期間だけ補正
用電圧Ｖ２ｓまたはＶ４ｓを出力することによって補正
される。

【００７４】これらの結果、電源回路５が信号電極駆動
用の電圧として４つの電圧しか生成しないにも拘わら
ず、図８に示すように、１ライン毎の横ストライプパタ
ーンが混じる表示パターンを表示する際、画素Ａの輝度
と画素Ｂの輝度とを一致させることができ、第１の表示
ムラを防止できる。

【００７５】この場合でも、図５の表示パターンを表示
した場合と同様に、出力数Ｋ１・Ｋ２によるベース期間
の重み付けが行われているので、出力数Ｋ１・Ｋ２の相
違に起因する実効値の相違を抑制でき、より表示品位の
高い液晶表示装置を実現できる。

【００７６】さらに、図１０に示す表示パターンを表示
しようとする場合、特に、電圧を補正しない従来技術で
は、図１８に示すように、信号電圧の変化によって信号
電圧波形が鈍り、図１９に示すように、第２の表示ムラ
によって、画素Ｂの輝度が画素Ａよりも低下してしま
う。

【００７７】これに対して、本実施形態では、同様の表
示パターンを示す表示データＤが印加された場合、例え
ば、図１１に示す（ｄ＋１）行目の期間では、（ｄ＋
１）行目のＶ４電位出力数（カウント値ａ）が（Ｎ／２
０）個で、ｄ行目のＶ４電位出力数（カウント値ｂ）が
（Ｎ／２０）個であることから、変化数ＤＲＱ１＝Ｎ
個、変化数ＤＲＱ２＝Ｎ、Ｖ２出力数Ｋ１＝１９Ｎ／２
０、および、Ｖ４出力数Ｋ２＝Ｎ／２０が算出される。
この結果、統合補正信号発生部８は、パルス幅ＶＡＬの
パルスＰ０およびパルス幅（α３＋Ｎ／２０×ＶＡＬ
３）のパルスＰ１からなる制御信号Ｓ１と、上記パルス
Ｐ０およびパルス幅（α３＋１９Ｎ／２０×ＶＡＬ３）
のパルスＰ２からなる制御信号Ｓ２とを出力する。

【００７８】ここで、両パルスＰ１・Ｐ２のベース期間
は、互いに同じ長さ（α３）に設定される。これによ
り、各画素Ａ・Ｂに対応する信号電極Ｘ_a ・Ｘ_b へ印加
される電圧が、電圧Ｖ２ａであるか電圧Ｖ４ａであるか
に拘わらず、誘導歪みに対する補正として、ほぼ同じ大
きさの補正が行われる。したがって、誘導歪みに起因す
る輝度差が発生しない両画素Ａ・Ｂには、補正用電圧Ｖ
２ｓまたはＶ４ｓが印加されるにも拘わらず、輝度の差
が発生しない。

【００７９】一方、上記統合補正信号発生部８は、制御
信号Ｓ１（Ｓ２）として、上記誘導歪み補正用のパルス
Ｐ１（Ｐ２）だけではなく、補正パルス信号Ｓ０ａと同
じパルス幅の鈍り補正用のパルスＰ０も出力している。
したがって、信号側駆動回路２は、例えば、ｄ＋１行目
における信号電極Ｘ_b のように、出力電圧が変化する場
合、上述の表２に示すように、補正パルス信号Ｓ０ａが
示す期間、出力ドライバ２６の出力がハイ・インピーダ
ンスではなく、電圧Ｖ２ａ（Ｖ４ａ）になるように制御
する。これとは逆に、ｄ＋１行目における信号電極Ｘ_a
のように、出力電圧が変化しない場合は、補正パルス信
号Ｓ０ａが示す期間、出力ドライバ２６の出力は、ハイ
・インピーダンスに保たれ、それまでの出力電圧を維持
する。この結果、上記パルスＰ０の間、信号電極Ｘ_a の
電位は、電位Ｖ２のまま保たれ、信号電極Ｘ_b には、補
正用電圧Ｖ４ｓが印加される。これにより、図１１に示
すように、画素Ｂの駆動波形（Ｘ_b −Ｙ_c ）は、上記パ
ルスＰ０の間、実効値が増大するように補正されるの
で、実効値の平均値は、波形鈍りによって実効値が減少
する分だけ増大する。

【００８０】これらの結果、図１０に示すように、両画
素Ａ・Ｂの輝度が揃えられ、波形鈍りに起因する第２の
表示ムラの発生が抑制される。加えて、波形歪みの補正
と同一の補正用電圧Ｖ２ｓ・Ｖ４ｓによって、波形鈍り
の補正が行われているので、両者の補正用電圧をそれぞ
れ別に設ける場合に比べて、電源回路５の回路規模を縮
小できる。

【００８１】また、この場合でも、図５の表示パターン
を表示した場合と同様に、出力数Ｋ１・Ｋ２によるベー
ス期間の重み付けが行われているので、出力数Ｋ１・Ｋ
２の相違に起因する実効値の相違を抑制でき、より表示
品位の高い液晶表示装置が実現される。

【００８２】ここで、上記では、誘導歪みや波形鈍りに
起因する第１および第２の表示ムラが最も現れやすい表
示パターンを例にして、両表示ムラの抑制動作を説明し
たが、上述したように、誘導歪みや波形鈍りに起因する
両表示ムラを削減できるので、他のパターンに対して
も、上記両表示ムラを低減でき、表示品位の高い液晶表
示装置を実現できる。

【００８３】なお、本実施形態では、各補正用電圧Ｖ２
ｓ・Ｖ４ｓが実効電圧を増大するように設定されている
場合を例にして説明したが、実効電圧を減少するように
設定されても同様の効果が得られる。この場合、上記表
１において、各基準値α０〜α６は、α０＞α１＞α２
＞…＞α３＞…＞α４＞α５＞α６に設定される。ま
た、例えば、出力コントロール回路２４の論理を変更す
るなどして、信号側駆動回路２は、上述の表２に代え
て、以下の表３に示す動作を行えばよい。

【００８４】

【表３】

【００８５】さらに、各補正用電圧Ｖ２ｓ・Ｖ４ｓが実
効電圧を減少するように設定する場合、図１２に示すよ
うに、図７の場合と同様に、負荷が大きい時の方が、印
加波形がより大きく鈍る。ところが、図７に示す場合と
は異なり、補正部分において、実効値Ｚ３＜Ｚ４が成立
する。したがって、この場合、補正値決定部６６がベー
ス期間を補正する際、出力数Ｋ１・Ｋ２が少なくなり、
負荷が少なくなる程、重み付け量を増大させる方向に補
正すれば、負荷容量の相違に起因する輝度ムラの発生を
防止できる。

【００８６】また、本実施形態に係る歪み補正信号発生
部６は、走査水平期間毎にＶ４レベルをカウントする場
合について説明したが、当然ながら、Ｖ２レベルをカウ
ントしてもよい。ただし、この場合は、上述の式（４）
および式（５）が入れ換わり、例えば、変化数ＤＲＱ１
が式（５）の右辺から算出される。

【００８７】さらに、本実施形態では、歪み補正信号発
生部６およびパラメータ設定部９の構成例として、変化
数＋オフセットをアドレス番地として、当該アドレス番
地から直接読み出す場合、すなわち、変化数がＮ種類の
値を取る場合を例にして説明したが、パラメータ設定部
９の記憶容量の削減が求められるときには、例えば、変
化数を所定の値で割るなどして、表示ムラを十分に低減
できる程度に、変化数が取り得る範囲を縮小してもよ
い。

【００８８】また、本実施形態では、歪み補正信号発生
部６がパラメータ設定部９に格納されたテーブルから基
準値ＶＡＬ１・ＶＡＬ２を読み出して、補正値Ｔ１・Ｔ
２を算出する場合を例にして説明したが、変化数の増減
に応じて、補正値Ｔ１・Ｔ２を適切に増減できれば、演
算式によって算出してもよい。さらに、テーブルを参照
する場合であっても、基準値ＶＡＬ１・ＶＡＬ２自体を
読み出さず、補正係数など、基準値ＶＡＬ１・ＶＡＬ２
を算出するための値を読み出してもよい。

【００８９】ただし、多くの場合、適切な演算式の決定
は困難なので、例えば、変化数毎に、補正値Ｔ１・Ｔ２
を変化させながら、液晶パネル１に発生する表示ムラを
観測するなどして、最も表示ムラが少ない補正値Ｔ１・
Ｔ２を求め、当該補正値Ｔ１・Ｔ２をテーブルに格納す
る方が、より簡単な回路構成で、より適切に表示ムラを
低減できる。同様の理由で、補正係数ＶＡＬ３やパルス
幅ＶＡＬについても、テーブルを参照する方が、より簡
単な回路構成で、より適切に表示ムラを解消可能な値を
取得できる。

【００９０】なお、本実施形態では、電源回路５の両ス
イッチ５２・５３が、第２の表示ムラ補正用に２回（パ
ルスＰ０の両エッジ）で切り換えられ、第１の表示ムラ
補正用に２回（パルスＰ１（Ｐ２）の両エッジ）で切り
換えられているが、これに限るものではない。例えば、
統合補正信号発生部８がパルスＰ０・Ｐ１を合わせた単
一のパルスとして、制御信号Ｓ１を生成し、パルスＰ０
・Ｐ２を合わせた単一のパルスとして、制御信号Ｓ２を
生成してもよい。この場合であっても、補正用電圧Ｖ２
ｓ・Ｖ４ｓの印加期間が同じであれば、同様の効果が得
られる。さらに、この構成では、電源の切り換え回数が
４回から２回に削減されるので、ロジックおよび電源回
路部の消費電力を低減できる。

【００９１】

【発明の効果】本発明に係る液晶表示装置は、以上のよ
うに、信号側駆動手段が上記各信号電極へ印加する電位
の変化によって上記各走査電極へ発生する波形歪み（誘
導歪み）に起因する液晶への実効電圧値の変化を打ち消
すための補正量を決定する第１補正量決定手段と、表示
データに対応する各電圧に１対１に対応する各補正用電
圧を生成し、上記各電圧に代えて、上記信号側駆動手段
に出力させる補正用電源とを備え、上記第１補正量決定
手段は、上記各補正用電圧を印加する期間長の差によっ
て、上記液晶への実効電圧値の変化を打ち消すことがで
きるように、上記補正量として、上記各補正用電圧の印
加期間を決定する構成である。

【００９２】上記構成において、上記各補正用電圧を印
加する期間長は、それぞれの差によって、上記液晶への
実効電圧値の変化を打ち消すことができるように設定さ
れ、各液晶素子への実効値は、印加期間長に応じて調整
される。これにより、上記補正用電源が各電圧に１対１
に対応する補正用電圧しか出力できないにも拘わらず、
液晶表示装置は、誘導歪みに起因する各画素の輝度ムラ
（第１の表示ムラ）を抑制できる。この結果、回路構成
が簡単で、より低コストで製造可能であるにも拘わら
ず、誘導歪みに起因する第１の表示ムラが抑制され、表
示品位の高い表示が可能な液晶表示装置を実現できると
いう効果を奏する。

【００９３】本発明に係る液晶表示装置は、以上のよう
に、上記信号側駆動手段および補正用電源に加えて、上
記信号側駆動手段が、選択された上記走査電極に対応す
る上記表示データにおいて各電圧を出力する数と、該走
査電極に隣接する直前の走査電極に対応する上記表示デ
ータにおいて各電圧を出力する数との変化に応じて、補
正量として、それぞれに対応する補正用電圧の印加期間
長を個別に決定する第１補正量決定手段を備えている構
成である。

【００９４】当該構成によれば、上記各補正用電圧を印
加する期間長が、それぞれに対応する電圧の出力数変化
に応じて、個別に決定され、上記各印加期間長の相違に
よって、誘導歪みに起因する実効値の変化が打ち消され
る。これにより、上記液晶表示装置と同様に、回路構成
が簡単で、より低コストで製造可能であるにも拘わら
ず、誘導歪みに起因する第１の表示ムラが抑制され、表
示品位の高い表示が可能な液晶表示装置を実現できると
いう効果を奏する。

【００９５】本発明に係る液晶表示装置は、以上のよう
に、上記構成の上記第１補正量決定手段が、上記各補正
用電圧を出力する信号電極数に基づいて、上記各補正用
電圧の印加期間を調整する重み付け手段を備えている構
成である。

【００９６】当該構成によれば、各補正用電圧の印加期
間は、各補正用電圧を出力する信号電極数、すなわち、
負荷の大きさに応じて調整される。したがって、負荷の
相違に起因する輝度ムラをも抑制でき、さらに、表示品
位の高い表示が可能な液晶表示装置を実現できるという
効果を奏する。

【００９７】本発明に係る液晶表示装置は、以上のよう
に、上記各構成において、上記各信号電極にて上記表示
データに対応する電圧が変化した場合、電圧自身の印加
波形が鈍ることによる表示ムラを抑制するために、当該
電圧に代えて、一定期間、上記各補正用電圧のうちの１
つが、上記各走査電極へ発生する波形歪みに起因する液
晶への実効電圧値の変化を打ち消すための上記補正量に
加えて、上記信号側駆動手段から出力されるように制御
する第２補正量決定手段を備えている構成である。

【００９８】当該構成によれば、上記表示データに対応
する電圧が変化した場合、上記各信号電極には、一定期
間、上記各補正用電圧のうちの１つが出力され、波形鈍
りに起因する第２の表示ムラが抑制される。この結果、
補正用電源が出力可能な補正用電圧の数を増加させるこ
となく、より表示品位の高い表示が可能な液晶表示装置
を実現できるという効果を奏する。

【００９９】本発明に係る液晶表示装置は、以上のよう
に、上記各構成において、上記信号側駆動手段は、１走
査水平期間分の表示データを格納するラッチ回路と、当
該ラッチ回路の出力に基づいて、各信号電極へ印加する
電圧を決定する出力コントロール回路とを備え、上記第
１補正量決定手段は、液晶を交流化駆動するための交流
化信号よりも１走査水平期間分だけ、位相が早い信号
と、上記ラッチ回路の出力よりも１走査水平期間分だけ
位相が早い表示データとを参照して、上記ラッチ回路の
出力に対応する補正量を決定する構成である。

【０１００】当該構成によれば、ラッチ回路の出力より
も位相が早い表示データおよび交流化信号に基づいて、
ラッチ回路の出力に対応する補正量が算出されるので、
第１補正量決定手段は、表示データと同位相の補正量を
指示できる。この結果、より的確な補正が可能になり、
より表示品位の高い表示が可能な液晶表示装置を実現で
きるという効果を奏する。

【０１０１】本発明に係る液晶表示装置は、以上のよう
に、上記各構成において、上記第１補正量決定手段は、
上記各印加期間を決定する際に参照する補正値または補
正係数を記憶するパラメータ記憶手段を備えている構成
である。

【０１０２】当該構成によれば、第１補正量決定手段
は、パラメータ記憶手段の補正値または補正係数を参照
することで、各補正用電圧の印加期間を、それぞれ最適
な値に設定できる。したがって、構成が容易で、より表
示品位の高い表示が可能な液晶表示装置を実現できると
いう効果を奏する。

【図面の簡単な説明】

【図１】本発明の一実施形態を示すものであり、液晶表
示装置の要部を示すブロック図である。

【図２】上記液晶表示装置において、歪み補正信号発生
部の構成をさらに詳細に説明するブロック図である。

【図３】上記液晶表示装置において、信号側駆動回路の
構成例を示すブロック図である。

【図４】上記信号側駆動回路の動作を示す波形図であ
る。

【図５】上記液晶表示装置の表示例を示すものであり、
縦長ブロックを含む表示パターンを表示した場合を示す
説明図である。

【図６】上記表示パターンの表示時における、上記液晶
表示装置の動作を示す波形図である。

【図７】負荷の相違に起因する信号印加波形の変化を示
す説明図である。

【図８】上記液晶表示装置の表示例を示すものであり、
縦長ブロックを含む表示パターンを表示した場合を示す
説明図である。

【図９】上記表示パターンの表示時における、上記液晶
表示装置の動作を示す波形図である。

【図１０】上記液晶表示装置の表示例を示すものであ
り、１ドット毎の横ストライプパターンが含まれる表示
パターンを表示した場合を示す説明図である。

【図１１】上記表示パターンの表示時における、上記液
晶表示装置の動作を示す波形図である。

【図１２】上記液晶表示装置の変形例を説明するもので
あり、負荷の相違に起因する信号印加波形の変化を示す
説明図である。

【図１３】従来例を示すものであり、液晶表示装置の要
部構成を示すブロック図である。

【図１４】図５の表示パターンの表示時における、上記
液晶表示装置の動作を示す波形図である。

【図１５】上記液晶表示装置が上記表示パターンを表示
した結果を示す説明図である。

【図１６】図８の表示パターンの表示時における、上記
液晶表示装置の動作を示す波形図である。

【図１７】上記液晶表示装置が上記表示パターンを表示
した結果を示す説明図である。

【図１８】図１０の表示パターンの表示時における、上
記液晶表示装置の動作を示す波形図である。

【図１９】上記液晶表示装置が上記表示パターンを表示
した結果を示す説明図である。

【符号の説明】

１ 液晶パネル ２ 信号側駆動回路（信号側駆動手段） ５ 電源回路 ６ 歪み補正信号発生部（第１補正量決定手段） ７ 鈍り補正信号発生部（第２補正量決定手段） ８ パラメータ設定部（パラメータ記憶手段） ２３ Ｂラッチ（ラッチ回路） ２６ 出力コントロール回路 ６６ 補正値決定部（重み付け手段） Ｘ₁ 〜Ｘ_N 信号電極 Ｙ₁ 〜Ｙ_M 走査電極

───────────────────────────────────────────────────── フロントページの続き (72)発明者 高橋 伸明 大阪府大阪市阿倍野区長池町22番22号 シャープ株式会社内 (56)参考文献 特開 平11−84342（ＪＰ，Ａ) 特開 平８−292744（ＪＰ，Ａ) 特開 平８−94997（ＪＰ，Ａ) 特開 平10−116056（ＪＰ，Ａ) 特開 平８−160392（ＪＰ，Ａ) 特開 平４−307592（ＪＰ，Ａ) 特開 平４−360192（ＪＰ，Ａ) 特開 平３−126988（ＪＰ，Ａ) (58)調査した分野(Int.Cl.⁷，ＤＢ名) G09G 3/00 - 3/38 G02F 1/133 505 - 580

Claims (6)

(57)【特許請求の範囲】
1. 【請求項１】互いに交差する複数の信号電極と複数の走
   査電極との間に液晶層が設けられた液晶表示パネルを、
   当該液晶表示パネルの表示画像を示す表示データに基づ
   いて駆動する液晶表示装置において、 上記表示データに対応する電圧を、上記各信号電極に印
   加する信号側駆動手段と、 上記信号側駆動手段が上記各信号電極へ印加する電位の
   変化によって上記各走査電極へ発生する波形歪みに起因
   する液晶への実効電圧値の変化を打ち消すための補正量
   を決定する第１補正量決定手段と、 上記表示データに対応する各電圧に１対１に対応する各
   補正用電圧を生成し、上記各電圧に代えて、上記信号側
   駆動手段に出力させる補正用電源とを備え、 上記第１補正量決定手段は、上記各補正用電圧を印加す
   る期間長の差によって、上記液晶への実効電圧値の変化
   を打ち消すことができるように、上記補正量として、上
   記各補正用電圧の印加期間を決定するものであり、上記
   各補正用電圧を出力する信号電極数に基づいて、上記各
   補正用電圧の印加期間を調整する重み付け手段を備えて
   いることを特徴とする液晶表示装置。
2. 【請求項２】互いに交差する複数の信号電極と複数の走
   査電極との間に液晶層が設けられた液晶表示パネルを、
   当該液晶表示パネルの表示画像を示す表示データに基づ
   いて駆動する液晶表示装置において、 上記表示データに対応する電圧を、上記各信号電極に印
   加する信号側駆動手段と、 上記表示データに対応する各電圧に１対１に対応する各
   補正用電圧を生成し、上記各電圧に代えて、上記信号側
   駆動手段に出力させる補正用電源と、 上記信号側駆動手段が、選択された上記走査電極に対応
   する上記表示データにおいて各電圧を出力する数と、該
   走査電極に隣接する直前の走査電極に対応する上記表示
   データにおいて各電圧を出力する数との変化に応じて、
   補正量として、それぞれに対応する補正用電圧の印加期
   間長を個別に決定する第１補正量決定手段とを備えてい
   ることを特徴とする液晶表示装置。
3. 【請求項３】上記重み付け手段は、上記各補正用電圧を
   出力する信号電極数が多いほど、パルス幅が長くなるよ
   うに、上記各補正用電圧の印加期間を調整するものであ
   ることを特徴とする請求項１または２記載の液晶表示装
   置。
4. 【請求項４】上記各信号電極にて上記表示データに対応
   する電圧が変化した場合、電圧自身の印加波形が鈍るこ
   とによる表示ムラを抑制するために、当該電圧に代え
   て、一定期間、上記各補正用電圧のうちの１つが、上記
   各走査電極へ発生する波形歪みに起因する液晶への実効
   電圧値の変化を打ち消すための上記補正量に加えて、上
   記信号側駆動手段から出力されるように制御する第２補
   正量決定手段を備えていることを特徴とする請求項１、
   ２または３記載の液晶表示装置。
5. 【請求項５】上記信号側駆動手段は、１走査水平期間分
   の表示データを格納するラッチ回路と、当該ラッチ回路
   の出力に基づいて、各信号電極へ印加する電圧を決定す
   る出力コントロール回路とを備え、 上記第１補正量決定手段は、液晶を交流化駆動するため
   の交流化信号よりも１走査水平期間分だけ、位相が早い
   信号と、上記ラッチ回路の出力よりも１走査水平期間分
   だけ位相が早い表示データとを参照して、上記ラッチ回
   路の出力に対応する補正量を決定することを特徴とする
   請求項１、２、３または４記載の液晶表示装置。
6. 【請求項６】上記第１補正量決定手段は、上記各印加期
   間を決定する際に参照する補正値または補正係数を記憶
   するパラメータ記憶手段を備えていることを特徴とする
   請求項１、２、３、４または５記載の液晶表示装置。