JPH0496827A - レジスタファイル - Google Patents

レジスタファイル

Info

Publication number
JPH0496827A
JPH0496827A JP21536990A JP21536990A JPH0496827A JP H0496827 A JPH0496827 A JP H0496827A JP 21536990 A JP21536990 A JP 21536990A JP 21536990 A JP21536990 A JP 21536990A JP H0496827 A JPH0496827 A JP H0496827A
Authority
JP
Japan
Prior art keywords
input
register
registers
window
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP21536990A
Other languages
English (en)
Inventor
Shinji Ozaki
伸治 尾崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP21536990A priority Critical patent/JPH0496827A/ja
Publication of JPH0496827A publication Critical patent/JPH0496827A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Executing Machine-Instructions (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明はマイクロプロセッサ等に用いられるレジスタフ
ァイルに関するものであム 従来の技術 近鍛 マイクロプロセッサの高性能化が著しい力交 高
性能化手法の1つとしてレジスタウィンドウという構成
のレジスタファイルが提案されている。これ(よ 多数
のレジスタからなるレジスタファイルをマイクロプロセ
ッサの命令(以下では命令とする)が指定できるだけの
数のレジスタからなる複数のウィンドウに分割して管理
し サブルーチンへの分岐 およびサブルーチンから戻
る度にこのレジスタウィンドウを切り替えることにより
、サブルーチン分岐時のレジスタ上のデータのメモリへ
の退避をなくし 処理を高速化する手法である。また 
各ウィンドウは一部が重なった構成となっており、重な
った部分のレジスタを用いてサブルーチンとのデータの
受は渡しができるようになっていム レジスタウィンド
ウの構成の一例を第4図に示す。この例では128本の
レジスタからなるレジスタファイルを24本のレジスタ
からなる8枚のウィンドウ0〜7に分割しており、各ウ
ィンドウの0番から7番のレジス久 および16番から
23番のレジスタ力(前および後のつイントウと重なっ
ていも 各レジスタはレジスタ番号(0から23)とウィンドウ
番号(0から7)で指定される力丈 レジスタ番号は命
令によって指定され ウィンドウ番号(戴 そのとき有
効となっているウィンドウ(カレントウィンドウ)が指
定されも ウィンドウの切り替え(よ ウィンドウ切り
替え命令(SAVE命令、RESTORE命令)によっ
て行なわh  5AVE命令でカレントウィンドウ番号
が1減算さh  RESTORE命令でカレントウィン
ドウ番号が1加算されも ノくイブライン処理が行なわ
れるマイクロプロセ・νすではウィンドウ切り替え命令
の能 後の命令が同時にレジスタの書き込ム および読
み出しを行なうことがある。したがって、 レジスタの
読み出しに用いるカレントウィンドウはウィンドウ切り
替え命令の実行開始と同時に切り替わり、書き込みに用
いるカレントウィンドウはウィンドウ切り替え命令の実
行終了と同時に切り替わる必要がある。
従来 このようなレジスタファイルを実現するため凶 
第5図の例に示すようなレジスタファイルが用いられた
 これは カレントウィンドウを制御するウィンドウ制
御手段51、書き込み用デコード手段52、読みだし用
デコード手段53、メモリセルアレイ54、プリチャー
ジ回路55、入出力手段56からなっていム メモリセ
ルアレイ54内のすべてのレジスタ57(よ ウィンド
ウ制御手段51から出力されるウィンドウ信号と外部か
ら入力されるアドレス信号をデコード手段においてデコ
ードすることで出力されるワード線に接続されていも 第6図はレジスタ57の一部を示している力交人力手段
62、出力手段63を通してメモリセル61に書き込み
動作 および読みだし動作が行なわれも 読みだし動作では 外部からのアドレス信号Aiとウィ
ンドウ制御手段51から出力される読みだし用ウィンド
ウ信号Wiが読みだし用デコード手段53によってデコ
ードされ これに対応するレジスタのワード線Wrが駆
動される。ワード線Wrは第6図の出力手段63を制御
し プリチャージ回路55によってプリチャージされた
読みだし用ビット線Brをディスチャージすることによ
り、メモリセル61のデータを読みだし用ビット線Br
に出力すム 読みだし用ビット線Brは入出力手段56
に入力され メモリセル61のデータを外部に出力すム 書き込み動作では 外部からのアドレス信号C1とウィ
ンドウ制御手段51から出力される書き込み用ウィンド
ウ信号Xiが書き込み用デコード手段52によってデコ
ードされ これに対応するワード線Wwが駆動されも 
外部から入力されるデータは入出力手段56を通して書
き込み用ビット線Bwに出力される。ワード線Wwは第
6図の入力手段62を制@し 入力手段62は書き込み
用ビット線Bwのデータをメモリセル61に出力し 書
き込みデータはメモリセル61に書き込まれる。
カレントウィンドウ切り替え命令実行時の動作ζ表 ウ
ィンドウ制御手段51力交 命令実行開始と同時に読み
だし用ウィンドウ信号Wiを更新し 命令終了と同時に
書き込み用ウィンドウ信号x1を更新する。
発明が解決しようとする課題 しかしなが叙 レジスタウィンドウ構成のレジスタファ
イルを上記に示した例のように実現した場合に(主 ア
ドレス信号とウィンドウ信号を合わせてすべてのレジス
タに対してデコードを行なっているた数 デコード手段
の回路が大規模なものにならざるを得なしも また レ
ジスタウィンドウ構成のレジスタファイルでは多数のレ
ジスタを持つことになる力丈 そのすべてのレジスタの
メモリセルが入力手段62、出力手段63を備える必要
かある。第5図の例(よ シングルポートのレジスタフ
ァイルを示している力(最近の高性能マイクロプロセッ
サにおいては複数の入出力ポートを備えたレジスタファ
イルを持つものが多く、そのようにマルチポート構成と
した場合にはデコード手段、メモリセルの入力手段、出
力手段がポートの数倍だけ必要となり、回路の小型化は
困難である。
本発明(訳 上記課題に鑑みてなされたもので、小規模
なデコード手段、およびメモリセルの入力半没 出力手
段によってレジスタウィンドウ構成のレジスタファイル
を提供することを目的とす4課題を解決するための手段 本発明は 外部から入力されたアドレス信号が接続され
たデコード手段と、 このデコード手段から出力されたワード線と、前記入出
力手段に接続されるビット線とが接続されたn個の人出
力ポート付きレジスタと、m個の入出力ボートなしレジ
スタとを双方向接続によって環状に接続したことよりな
るメモリセルアレイと、 すべての前記レジスタに接続された前記レジスタ間のデ
ータの転送を制御するウィンドウ制御信号を出力するウ
ィンドウ制御手段とを有することを特徴とするレジスタ
ファイルであム 作用 本発明は前記構成により、外部から入力されたアドレス
信号のみをデコード手段によってデコードを行な((前
記デコード手段によってデコードされる数のメモリセル
についてのみ入出力ポートなしレジスタとすることによ
り、デコード手見出力手比 入力手段を小規模なものと
することができも 実施例 以下、本発明を実施例を参照して詳細に説明する。第1
図は本発明の一実施例のレジスタウィンドウ構成のレジ
スタファイルのブロック図を示す。
第2図は第1図のレジスタを示した回路図であム本実施
例のレジスタウィンドウの構成は 第4図に示したとお
りである。本実施例ではチャージ手段としてプリチャー
ジ回路15を用いており、クロックφ1に同期して動作
が行なわれも第1図では デコード手段12.13に外
部から入力されたアドレス信号Ai、 Ciのみが入力
され ウィンドウ信号は入っていないこと、また8本の
レジスタが環状の構成をとり、そのうち2本または1本
のレジスタメモリ (入出力ポート付きレジスタ17)
にのみデコード手段12.13から出力されたワード線
Ww、 Wrと、入出力手段16に接続されるビット線
Bw、 Brが接続されている。
読みだし動作では 外部からのアドレス信号Aiか読み
だし用デコード手段13によってデコードされ これに
対応するワード線Wrを駆動すも ワード線Wrは第2
図の読みだし用メモリセル21に接続された出力手段2
4を制御し 出力手段24はプリチャージ回路15によ
ってプリチャージされた読みだし用ビット線Brをディ
スチャージすることにより、読みだし用メモリセル21
のデータを読みだし用ビット線Brに出力すム 読みだ
し用ビット線Brは入出力手段16に入力され メモリ
セルのデータを外部に出力すム 書き込み動作でζ友 外部からのアドレス信号Ciが書
き込み用デコード手段12によってデコードされ これ
に対応するワード線Wwを駆動すも 外部から入力され
るデータは入出力手段16を通して書き込み用ビット線
Bwに出力される。ワード線Wwは第2図の書き込み用
メモリセル22に接続された入力手段23を制御し 入
力手段23は書き込み用ビット線Bwのデータを書き込
み用メモリセル22に出力し 書き込みデータは書き込
み用メモリセル22に書き込まれる。
以下にカレントウィンドウ切り替え命令実行時の動作を
説明する。本実施例では読みだし 書き込みを行なうレ
ジスタζ友 その時のカレントウィンドウの番号によら
ず、ワード線およびビット線の接続された24本の入出
力ポート付きレジスタ17のみであム したがってカレントウィンドウを切り替えるために(よ
 レジスタに記憶されたデータをレジスタウィンドウ1
枚分移動させる必要があム すなわち本実施例において
ii、カレントウィンドウ切り替え命令実行時に 読み
書きを行なうレジスタを切り替えるのではなく、レジス
タに格納されているデータを移動させも 第1図において5AVE命令実行時にはレジスタr16
のデータがレジスタrOに移る方向+、:  REST
ORE命令実行時にはレジスタrOのデータがレジスタ
r16に移る方向に接続されたレジスタすべてのデータ
を転送すも 第3図にカレントウィンドウ切り替え命令(SAWE命
令)実行時にウィンドウ制御手段11が出力するウィン
ドウ制御信号Wc1−Wc4のタイムチャートを示す。
ここでは5AVE命令は4段パイプラインで実行され 
ロードステージの前半に切り替え前のカレントウィンド
ウのレジスタの読み出しが行なわれ ストアステージの
後半に切り替え後のカレントウィンドウのレジスタへの
書き込みが行なわれる。カレントウィンドウ切り替え命
令を実行していない状態ではWcl信号が出力されてお
り、この状態では第2図の書き込み用メモリセル22の
データが読みだし用メモリセル21に常に転送されてお
り、書き込みを行なうレジスタと読み出しを行なうレジ
スタが一致していも 5AVE命令のロードステージの後半から実行ステージ
まではWc3信号が出力される力(この状態では隣接し
たレジスタの書き越み用メモリセルから読みだし用メモ
リセル(レジスタr16の書き込み用メモリセル22か
らレジスタrOの読みだし用メモリセル21の方向)に
データが転送される状態にな、L  5AVE命令のス
トアステージの前半にはWc4信号が出力され 読−み
だし用メモリセル21のデータが書き込み用メモリセル
22に転送されムなおRESTORE命令実行時にi;
L  WO2の代わりにWc2が出力されデータ転送の
方向が逆となム また本実施例はシングルボートのレジ
スタファイルである力(マルチボートレジスタもデコー
ド手段、入力手段、aカ手段を複数化し ワード線 ビ
ット線を複数設けることにより可能であム また本実施
例のようにプリチャージ回路ではなく、プルアップ回路
等を用いてチャージ手段を構成することも可能である。
発明の効果 以上述べたようへ 本発明によれば 外部がら入力され
たアドレス信号のみをデコード手段によってデコードを
行なし入 前記デコード手段によってデコードされる数
のメモリセルについてのみ人出力ボートなしレジスタと
することにより、デコード手段、出力手段、入力手段を
小規模なものとすることができも
【図面の簡単な説明】
第1図は本発明の一実施例であるレジスタウィンドウ構
成のレジスタファイルのブロック医第2図は第1図のレ
ジスタを示した回路図 第3図は第1図のウィンドウ制
御信号のタイムチャート瓜 第4図はレジスタウィンド
ウの構成図 第5図は従来のウィンドウレジスタ構成の
レジスタファイルのブロックは 第6図は第5図のレジ
スタを示した回路図であム 11・・・ウィンドウ制御手比 12・・・書き込み用
デコード手段、 13・・・読みだし用デコード手比1
4・・・メモリセルアレイ、 J6・・・入出力手段、
 17・・・入出力ポート付きレジス久 18・・・入
出力ボートなしレジスタ。

Claims (1)

  1. 【特許請求の範囲】 外部から入力されたアドレス信号が接続されたデコード
    手段と、 このデコード手段から出力されたワード線と、入出力手
    段に接続されるビット線とが接続されたn個の入出力ポ
    ート付きレジスタと、m個の入出力ポートなしレジスタ
    とを双方向接続によって環状に接続したことよりなるメ
    モリセルアレイと、すべての前記レジスタに接続された
    前記レジスタ間のデータの転送を制御するウィンドウ制
    御信号を出力するウィンドウ制御手段とを有することを
    特徴とするレジスタファイル。
JP21536990A 1990-08-14 1990-08-14 レジスタファイル Pending JPH0496827A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP21536990A JPH0496827A (ja) 1990-08-14 1990-08-14 レジスタファイル

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP21536990A JPH0496827A (ja) 1990-08-14 1990-08-14 レジスタファイル

Publications (1)

Publication Number Publication Date
JPH0496827A true JPH0496827A (ja) 1992-03-30

Family

ID=16671156

Family Applications (1)

Application Number Title Priority Date Filing Date
JP21536990A Pending JPH0496827A (ja) 1990-08-14 1990-08-14 レジスタファイル

Country Status (1)

Country Link
JP (1) JPH0496827A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1097461A (ja) * 1996-07-03 1998-04-14 Internatl Business Mach Corp <Ibm> メモリ用マルチ・スレッド・セル

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1097461A (ja) * 1996-07-03 1998-04-14 Internatl Business Mach Corp <Ibm> メモリ用マルチ・スレッド・セル

Similar Documents

Publication Publication Date Title
JP2500740B2 (ja) デュアルポ―トメモリ
US5502683A (en) Dual ported memory with word line access control
JPH0676566A (ja) 半導体メモリ装置
US5923608A (en) Scalable N-port memory structures
JPH07134895A (ja) 半導体記憶装置及びその制御方法
US5084839A (en) Variable length shift register
KR20020058931A (ko) 동기식메모리장치의 데이터 입출력 가변제어장치 및 방법
KR950000502B1 (ko) 다포트ram 및 정보처리장치
JPS623461B2 (ja)
US5060192A (en) Cross-point switch
JPH0496827A (ja) レジスタファイル
US5422857A (en) Semiconductor memory unit having overlapping addresses
JPH08212778A (ja) 同期型半導体記憶装置およびそのデータ読出方法
JP2970513B2 (ja) 半導体記憶装置およびその制御方法
JPH03165399A (ja) マルチプレーンランダムアクセスメモリ装置
JPH04278288A (ja) 半導体記憶装置 
JPH03105788A (ja) 半導体記憶装置
KR0172369B1 (ko) 반도체 메모리장치
JP2517126B2 (ja) 半導体記憶装置
JPH1196752A (ja) 半導体記憶装置
JPH02224041A (ja) キャッシュメモリ制御回路
JPS6149271A (ja) 半導体装置
JPH0754495B2 (ja) レジスタ読出し回路
JPS63136136A (ja) レジスタ制御回路
JPS62123587A (ja) メモリセルカ−ド