JPS62123587A - メモリセルカ−ド - Google Patents
メモリセルカ−ドInfo
- Publication number
- JPS62123587A JPS62123587A JP60265778A JP26577885A JPS62123587A JP S62123587 A JPS62123587 A JP S62123587A JP 60265778 A JP60265778 A JP 60265778A JP 26577885 A JP26577885 A JP 26577885A JP S62123587 A JPS62123587 A JP S62123587A
- Authority
- JP
- Japan
- Prior art keywords
- memory cell
- address
- bank
- memory
- cell card
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000011159 matrix material Substances 0.000 abstract description 5
- 230000003247 decreasing effect Effects 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 2
- 235000006732 Torreya nucifera Nutrition 0.000 description 1
- 244000111306 Torreya nucifera Species 0.000 description 1
Landscapes
- Credit Cards Or The Like (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は主記憶装置のメモリセルカードに関する。
し従来の技術〕
従来、この種のメモリセルカードは、第２図に示すよう
に、メモリバンクのセルフ１〜す・ノクスヘの入力信号
を各メモリバンクセルマトリックス毎に独立に入力して
いた。
に、メモリバンクのセルフ１〜す・ノクスヘの入力信号
を各メモリバンクセルマトリックス毎に独立に入力して
いた。
第２図は従来のメモリセルカードの一例を示すブロック
図である。このメモリセルカード３０は、メモリバンク
（０）２とメモリバンク（１）３の２つのメモリバンク
セルマトリックスを搭載し、各メモリバンクのデータ幅
は３２ビツトである。これらセルマトリッ′クス２．３
には、バ・・ｌファゲート１３〜１８．３３を介して信
号が供給され、バッファゲート１９．２０を介して出力
信号が出されている。入力データ１４．１７は３２ビツ
ト、出力データ２１．２２も３２と・ソトであり、アド
レス線４．３３は１０ビ・ソト、リード７／ライトの区
別信号５．８は１ビツト、タイミング信号７，１０は２
ビ・ソトとなっている。
図である。このメモリセルカード３０は、メモリバンク
（０）２とメモリバンク（１）３の２つのメモリバンク
セルマトリックスを搭載し、各メモリバンクのデータ幅
は３２ビツトである。これらセルマトリッ′クス２．３
には、バ・・ｌファゲート１３〜１８．３３を介して信
号が供給され、バッファゲート１９．２０を介して出力
信号が出されている。入力データ１４．１７は３２ビツ
ト、出力データ２１．２２も３２と・ソトであり、アド
レス線４．３３は１０ビ・ソト、リード７／ライトの区
別信号５．８は１ビツト、タイミング信号７，１０は２
ビ・ソトとなっている。
〔発明が解決しようとする問題点）
上述した従来のメモリセルカードは複数個のメモリバン
ク毎に各種信号が独立に分割して入力又は出力されてい
るためメモリセルカードのコネクタビンを多く使用して
いる。特に、最近の大型コンビュータ用主記憶装置のメ
モリバンク数及び書込み・読出しデータ幅は大きくなる
傾向にあるため、メモリセルカードに搭載されるメモリ
バンク数も大きくなりコネクタビン数が不足してしまう
。
ク毎に各種信号が独立に分割して入力又は出力されてい
るためメモリセルカードのコネクタビンを多く使用して
いる。特に、最近の大型コンビュータ用主記憶装置のメ
モリバンク数及び書込み・読出しデータ幅は大きくなる
傾向にあるため、メモリセルカードに搭載されるメモリ
バンク数も大きくなりコネクタビン数が不足してしまう
。
このように従来のメモリセルカードの構成では、コネク
タビン数が多くなるという欠点がある。
タビン数が多くなるという欠点がある。
本発明の目的は、複数個のメモリバンク毎のアドレスレ
ジスタを持ち、入力信号を共通にすることによって、コ
ネクタビン数を減らし、たメモリセルカードを提供する
ことにある。
ジスタを持ち、入力信号を共通にすることによって、コ
ネクタビン数を減らし、たメモリセルカードを提供する
ことにある。
本発明の構成は、独立に書込み、読出し動作を行なうメ
モリバンクを複数個有し、記憶装置に用いられるメモリ
セルカードにおいて、前記各メモリバンク毎に制御信号
により切換えられ、アドレス入力信号を共通に用いたア
ドレスレジスタをそれぞれ備えたことを特徴とする。
モリバンクを複数個有し、記憶装置に用いられるメモリ
セルカードにおいて、前記各メモリバンク毎に制御信号
により切換えられ、アドレス入力信号を共通に用いたア
ドレスレジスタをそれぞれ備えたことを特徴とする。
次に、本発明について図面を参照して説明する。
第１図は本発明の一実施例のブロック図である。
メモリセルカード１は、バンク（０）のメモリセルマト
リックス２とバンク（１）のメモリセルマトリックス３
の２つのメモリバンクを搭載している。
リックス２とバンク（１）のメモリセルマトリックス３
の２つのメモリバンクを搭載している。
各メモリバンクのデータ幅は３２ビツトであり、同時に
各メモリバンク２．３は３２ビットのデータを書込み及
び読出しできる。、メモリバンクＩ・リックス２．３に
は夫々アドレス信号２４．２５、書込み／読出し指示信
号５．８、書込みデータ各３２ビット６．９、タイミン
グ信号７．１０が入力され、読出しデータ３２ピッ１，
２１．２２が出力される。１０本のアドレス入力信号４
は、バ・ソファ回路２６を経てバンク（０）のアドレス
し・ジスタ１１及びバンク（＋、）のアドレスレジスタ
１２に与えられる。この時アドレスレジスタ制御信号２
３によってアドレス入力信号４がどちらのアドレスレジ
スタにセラＩ・されるかが制御される。通常メモリバン
ク（０）とメモリバンク数１）は最小時間間隔１クロツ
クで動作するようになる。
各メモリバンク２．３は３２ビットのデータを書込み及
び読出しできる。、メモリバンクＩ・リックス２．３に
は夫々アドレス信号２４．２５、書込み／読出し指示信
号５．８、書込みデータ各３２ビット６．９、タイミン
グ信号７．１０が入力され、読出しデータ３２ピッ１，
２１．２２が出力される。１０本のアドレス入力信号４
は、バ・ソファ回路２６を経てバンク（０）のアドレス
し・ジスタ１１及びバンク（＋、）のアドレスレジスタ
１２に与えられる。この時アドレスレジスタ制御信号２
３によってアドレス入力信号４がどちらのアドレスレジ
スタにセラＩ・されるかが制御される。通常メモリバン
ク（０）とメモリバンク数１）は最小時間間隔１クロツ
クで動作するようになる。
従って、メモリバンク（り側は１０本のアドレス線の代
りに、１本のアドレスレジスタ制御線２３によってメモ
リバンク（０）のアドレス線を制御できるので、このメ
モリセルカード１の入力コネクタビン数を９本減少でき
る。
りに、１本のアドレスレジスタ制御線２３によってメモ
リバンク（０）のアドレス線を制御できるので、このメ
モリセルカード１の入力コネクタビン数を９本減少でき
る。
以上説明したように本発明は、メモリセルカードに複数
個のメモリバンク毎のアドレスレジスタを持ち入力コネ
クタピンを共通にすることによってカードのコネクタビ
ンの数を削減できるという効果がある。
個のメモリバンク毎のアドレスレジスタを持ち入力コネ
クタピンを共通にすることによってカードのコネクタビ
ンの数を削減できるという効果がある。
第１図は本発明の一実施例を示すプロ・ツク図、第２図
は従来のメモリセルカードを示す一例のブロック図であ
る。 １．３０・・・・・・メモリセルカード、２・・・・・
・メモリバンク（（１） 、３・・・・・・メモリバン
ク（１）、４．３３・・・・・・アドレス信号、５．８
・・・・・・害込み・読出し指示信号、６．９・・・・
・・書込みデータ、７．１０・・・・・・タミング信号
、１１．１２・・・・・・アドレスレジスタ、１３、
１４． １５． １６． １７． １８． １９゜２０
．２６，３１．３２・・・・・・バ・ソファゲート、２
１．２２・・・・・・読出しデータ、２３・・・・・・
アドレスレジスタ制御信号、２４．２５・・・・・・ア
ドレス信号。 茅 ７ ｆｆｌ 第 ２ 図
は従来のメモリセルカードを示す一例のブロック図であ
る。 １．３０・・・・・・メモリセルカード、２・・・・・
・メモリバンク（（１） 、３・・・・・・メモリバン
ク（１）、４．３３・・・・・・アドレス信号、５．８
・・・・・・害込み・読出し指示信号、６．９・・・・
・・書込みデータ、７．１０・・・・・・タミング信号
、１１．１２・・・・・・アドレスレジスタ、１３、
１４． １５． １６． １７． １８． １９゜２０
．２６，３１．３２・・・・・・バ・ソファゲート、２
１．２２・・・・・・読出しデータ、２３・・・・・・
アドレスレジスタ制御信号、２４．２５・・・・・・ア
ドレス信号。 茅 ７ ｆｆｌ 第 ２ 図
Claims (1)
- 独立に書込み、読出し動作を行うメモリバンクを複数個
有し記憶装置に用いられるメモリセルカードにおいて、
前記各メモリバンク毎に制御信号により切換えられ、ア
ドレス入力信号を共通に用いたアドレスレジスタをそれ
ぞれ備えたことを特徴とするメモリセルカード。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60265778A JPS62123587A (ja) | 1985-11-25 | 1985-11-25 | メモリセルカ−ド |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60265778A JPS62123587A (ja) | 1985-11-25 | 1985-11-25 | メモリセルカ−ド |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS62123587A true JPS62123587A (ja) | 1987-06-04 |
Family
ID=17421904
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60265778A Pending JPS62123587A (ja) | 1985-11-25 | 1985-11-25 | メモリセルカ−ド |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62123587A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5025415A (en) * | 1988-09-28 | 1991-06-18 | Fujitsu Limited | Memory card |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60205689A (ja) * | 1984-03-29 | 1985-10-17 | Toshiba Corp | 携帯可能媒体 |
-
1985
- 1985-11-25 JP JP60265778A patent/JPS62123587A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60205689A (ja) * | 1984-03-29 | 1985-10-17 | Toshiba Corp | 携帯可能媒体 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5025415A (en) * | 1988-09-28 | 1991-06-18 | Fujitsu Limited | Memory card |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0655741B1 (en) | Memory device and serial-parallel data transform circuit | |
| EP0016827B1 (en) | High density memory system | |
| US5864505A (en) | Random access memory with plural simultaneously operable banks | |
| JPS62152050A (ja) | 半導体メモリ | |
| GB1268283A (en) | Connect module | |
| US3968480A (en) | Memory cell | |
| KR890001085A (ko) | 레지스터를 구비한 반도체 메모리 장치 | |
| EP0324470A2 (en) | Semiconductor memory circuit with improved serial access circuit arrangement | |
| JPH0315278B2 (ja) | ||
| KR960003591B1 (ko) | 반도체 기억 장치 | |
| JPS59206972A (ja) | 共有メモリ | |
| JP3240897B2 (ja) | 半導体記憶装置 | |
| JPS62123587A (ja) | メモリセルカ−ド | |
| JPS63244393A (ja) | 並列入出力回路を有する記憶装置 | |
| JPH0447920B2 (ja) | ||
| KR970008168A (ko) | 듀얼 포트 ram | |
| US6499089B1 (en) | Method, architecture and circuitry for independently configuring a multiple array memory device | |
| JPH04141888A (ja) | 半導体記憶装置 | |
| JPH081745B2 (ja) | シリアルアクセスメモリ | |
| JPS6326753A (ja) | メモリ−バス制御方法 | |
| JPH0676581A (ja) | 同期型スタチックメモリ | |
| JPS62175993A (ja) | マルチポ−トメモリ | |
| JPS6140628A (ja) | メモリ回路 | |
| JP2629767B2 (ja) | メモリ装置 | |
| KR0172434B1 (ko) | 바이트단위로 레지스터를 제어하는 반도체 메모리 장치 |