JPH0496396A - セラミック多層基板の製造方法 - Google Patents

セラミック多層基板の製造方法

Info

Publication number
JPH0496396A
JPH0496396A JP21450490A JP21450490A JPH0496396A JP H0496396 A JPH0496396 A JP H0496396A JP 21450490 A JP21450490 A JP 21450490A JP 21450490 A JP21450490 A JP 21450490A JP H0496396 A JPH0496396 A JP H0496396A
Authority
JP
Japan
Prior art keywords
firing
conductor
amorphous glass
temperature
peak point
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP21450490A
Other languages
English (en)
Inventor
Seiji Yamaguchi
盛司 山口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP21450490A priority Critical patent/JPH0496396A/ja
Publication of JPH0496396A publication Critical patent/JPH0496396A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、セラミック多層基板の製造方法に関するもの
である。
従来の技術 近年、電子回路の小型化、高密度化の要求に対し、熱伝
導性の良いセラミックを使用した多層基板が開発され、
実用化が進められている。
このセラミック多層基板を製造するには、特にセラミッ
ク粉末と有機物とを混合したスラリーよりセラミック絶
縁体層であるグリーンシートを作成し、積層して一体化
するグリーンシート積層法が有効である。
従来のグリーンシート積層法について説明すると、まず
、上記のようにして作成した複数枚のグリーンシートに
それぞれ異なるパターンのピアホールをパンチングし、
次に、各グリーンシートにそれぞれ異なるパターンの導
体層を印刷して乾燥する。次に、異なるパターンのグリ
7ンシート同士を所望の枚数積層し、適切な温度、圧力
でプレスし、焼成する。その後、最上層の厚膜形成を行
なうことにより、多層基板を製造することができる。
発明が解決しようとする課題 しかしながら、上記従来の製造方法では、基板の焼成工
程において、内蔵されている導体層に変形(うねり)が
生じ、基板の平面性が失われる。これに伴い、上部導体
印刷時のにじみ、かすれ等によるパターンショート・オ
ープン、抵抗体膜厚不均一による抵抗値安定性の低下、
オーバコート膜厚不均一によるトリミング精度の低下等
の不良が発生するという問題があった。
上記のように基板の焼成工程において、導体層にうねり
が生じる理由について研究した結果、導体と、グリーン
シートの非晶質ガラスの焼成収縮経過の相違および絶対
量の差により起こることがわかった。その詳細について
第4図に示す導体と非晶質ガラスの焼成収縮曲線を参照
しながら説明する。
基板の昇温に伴い、まず、金属である導体がそのガラス
転移点Ta−に達した時点より収縮を開始する。続いて
グリーンシートの非晶質ガラスがその転移点Taに達し
た時点より収縮を開始する。このように収縮は常に導体
の方が先行している。導体が結晶化ピーク点7cmを迎
えると、導体の収縮はほぼ完了するが、非晶質ガラスは
その結晶化ピーク点Tcが更に高いため、引き続き収縮
する。Tcを迎えると、非晶質ガラスの収縮はほぼ完了
する。ここで、焼成収縮率の絶対値は金属である導体の
方が大きいため、導体と非晶質ガラスの焼成収縮率差は
両者が収縮を完了した時点で必ず存在する。焼成基板の
変形は焼成収縮率の絶対値差による応力と、収縮過程で
収縮度合の時間差(同じ収縮率を迎える時間の相違)に
よる応力の2つの要因によって起こる。すなわち、第4
図において、導体と非晶質ガラスの焼成収縮率曲線41
と42で挟まれた斜線部43の面積が変形を促進する量
として表わすことができる。
そこで、本発明者は試験、研究の結果、第4図の横軸を
温度から時間へ置き換え、収縮過程において、昇温スピ
ードを速くすることにより、斜線部43の幅が狭くなり
、斜線部43の面積、すなわち、変形促進量を小さくす
ることができることを見出した。
本発明は、この試験、研究の結果に基づき、基板焼成時
に適正プロファイルを与えることにより、セラミック絶
縁体層間に内蔵された導体層の変形を抑制することがで
き、したがって、厚膜形成時の加工性を向上させること
ができるようにしたセラミック多層基板の製造方法を提
供することを目的とするものである。
課題を解決するための手段 本発明は、上記目的を達成するために、結晶質のフィラ
ーおよび非晶質のガラスからなるセラミック絶縁体層と
導体層を交互に積層した積層体を焼成する際、焼成のト
ップ温度が上記非晶質ガラスの結晶化ピーク点となり、
焼成の昇温スピードが上記導体のガラス転移点と上記非
晶質ガラスの結晶化ピーク点との間の温度範囲で、60
℃/分以上となるように焼成するようにしたものである
作用 したがって、本発明によれば、焼成のトップ温度を非晶
質ガラスの結晶化ピーク点とし、焼成の昇温スピードを
導体のガラス転移点と非晶質ガラスの結晶化ピーク点と
の間の温度範囲で、60℃/分以上と速くして焼成する
ので、導体と非晶質ガラスとの焼成収縮度合の時間差に
よる応力がかかっている時間を短縮し、内蔵された導体
層の変形を抑制することができる。
実施例 以下、本発明の実施例について図面を参照しながら説明
する。
第1図(a)および(blはそれぞれセラミック絶縁体
層と導体層の積層体を示す平面図および断面図、第2図
(a)および(b)はそれぞれ焼成後のセラミック多層
基板の斜視図および断面図である。
まず、結晶質のフィラーである^1□O8と、ガラス転
移点Taが500℃、結晶化ピーク点Tcが900℃で
あるSiO□−B20.系非晶質ガラスとを50重量%
ずつ混合してセラミックパウダを得た。このセラミック
パウダ100重量部に対し、溶剤としてメチルエチルケ
トン50重量部、分散剤としてポリエチレングリコール
2重量部、結合剤としてポリビニルブチラール10重量
部、可堅剤としてジベンジルフタレート4重量部を加え
、24時間、ボールミル混合してスラリーを作成した。
このスラリーを用いてドクターブレード法により厚み1
50μ■のセラミック絶縁体層であるグリーンシートを
作成した。次に、第1図(a)、(b)に示すように、
グリーンシート1上にガラス転移点7a−が450℃の
AgとPdの合金ベース(若しくはAg単体)の導体ペ
ーストをスクリーン印刷して導体層2を形成し、乾燥し
た。次に、上記グリーンシート1および導体層2を交互
に重ね、温度85℃、圧力150kg/a/で加圧し、
積層体3を形成した。次に、この積層体3をトップ温度
400℃でバインダアウトし、その後、焼成した。この
焼成に際し、この焼成のトップ温度が非晶質ガラスの結
晶化ピーク点である900℃となり、焼成の昇温スピー
ドが導体のガラス転移点と非晶質ガラスの結晶化ピーク
点との間の450〜900℃の温度範囲で、80℃/ 
ta i n (分)と60℃/win(分)となるよ
うにそれぞれ焼成し、本発明実施fillと2のセラミ
ック多層基板を製造した。
比較実施例1.2として、焼成のトップ温度は非晶質ガ
ラスの結晶化ピーク点である900℃で固定し、焼成の
昇温スピードが導体のガラス転移点と非晶質ガラスの結
晶化ピーク点との間の450〜900℃の温度範囲で、
40℃/win(分)と20℃/鳳in(分)となるよ
うにそれぞれ焼成し、セラミック多層基板を製造した。
このようにして製造した本発明実施例1.2と比較実施
例1.2のセラミック多層基板4(第2図(a)、(b
l参照)における焼成による最大変形(うねり)量Xお
よび上部厚膜形成の可否を下記の第1表および第3図に
示す。
第1表および第3図から明らかなように、比較実施例1
.2では450〜900℃の温度範囲、すなわち、導体
と非晶質ガラスとの間に収縮度合の時間差による応力が
働いているとき、昇温スピードが遅いため、応力作用時
間が長くなり、変形が大きくなっている。これが後工程
の上部厚膜形成を不可能にしている。これに対し、本発
明実施例1.2のように焼成時の上記温度範囲における
昇温スピードを60℃/分以上にすると、変形が飛躍的
に低下し、上部厚膜形成が可能になる。
発明の効果 以上述べたように本発明によれば、焼成のトップ温度が
非晶質ガラスの結晶化ピーク点となり、焼成の昇温スピ
ードが導体のガラス転移点と非晶質ガラスの結晶化ピー
ク点との間の温度範囲で、60℃/分以上となるように
して焼成しているので、基板焼成工程における加熱段階
で、導体および非晶質ガラスの焼結反応が起こり、基板
の収縮が起こる際に、上記2者の収縮度合の時間差によ
る応力の作用時間を、昇温スピードを速くすることによ
り短縮し、基板変形を小さくすることができる。したが
って、上部厚膜形成時の加工性を向上させることができ
る。
【図面の簡単な説明】
第1図(a)および(blはそれぞれセラミック絶縁体
層と導体層の積層体を示す平面図および断面図、第2図
(a)および(blはそれぞれ本発明実施例および比較
実施例における焼成基板の最大変形(うねり)量を説明
するための斜視図および断面図、第3図は本発明実施例
および比較実施例の焼成基板最大変形量および上部厚膜
形成の可否を示す説明図、第4図は導体および非晶質ガ
ラスの焼成収縮曲線図である。 1・・・セラミック絶縁体層(グリーンシート)、2・
・・導体層、3・・・積層体、4・・・セラミック多層
基板。 代理人の氏名 弁理士粟野重孝 はか1名第 図 第 図

Claims (1)

    【特許請求の範囲】
  1.  結晶質のフィラーおよび非晶質のガラスからなるセラ
    ミック絶縁体層と導体層を交互に積層した積層体を焼成
    する際、焼成のトップ温度が上記非晶質ガラスの結晶化
    ピーク点となり、焼成の昇温スピードが上記導体のガラ
    ス転移点と上記非晶質ガラスの結晶化ピーク点との間の
    温度範囲で、60℃/分以上となるように焼成すること
    を特徴とするセラミック多層基板の製造方法。
JP21450490A 1990-08-13 1990-08-13 セラミック多層基板の製造方法 Pending JPH0496396A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP21450490A JPH0496396A (ja) 1990-08-13 1990-08-13 セラミック多層基板の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP21450490A JPH0496396A (ja) 1990-08-13 1990-08-13 セラミック多層基板の製造方法

Publications (1)

Publication Number Publication Date
JPH0496396A true JPH0496396A (ja) 1992-03-27

Family

ID=16656812

Family Applications (1)

Application Number Title Priority Date Filing Date
JP21450490A Pending JPH0496396A (ja) 1990-08-13 1990-08-13 セラミック多層基板の製造方法

Country Status (1)

Country Link
JP (1) JPH0496396A (ja)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5817695A (ja) * 1981-07-24 1983-02-01 株式会社日立製作所 多層回路板とその製造方法
JPH02267990A (ja) * 1989-04-07 1990-11-01 Ngk Insulators Ltd 回路基板の製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5817695A (ja) * 1981-07-24 1983-02-01 株式会社日立製作所 多層回路板とその製造方法
JPH02267990A (ja) * 1989-04-07 1990-11-01 Ngk Insulators Ltd 回路基板の製造方法

Similar Documents

Publication Publication Date Title
JP2006086538A (ja) 同時焼成セラミツクコンデンサ
JPH0992983A (ja) セラミック多層基板の製造方法
WO2000060613A1 (en) Conductive paste, ceramic multilayer substrate, and method for manufacturing ceramic multilayer substrate
JP5071559B2 (ja) 積層型セラミック電子部品およびその製造方法
JP4968411B2 (ja) 積層セラミック電子部品の製造方法
KR20080069129A (ko) 일과성 기질 상에 금속 및 유전체 조성물을 캐스팅하여테이프를 형성함으로써 높은 전기용량 밀도의 내장 세라믹콘덴서를 제조하는 방법
JPH0496396A (ja) セラミック多層基板の製造方法
JP3327214B2 (ja) 多層セラミック基板の製造方法
JP2004165375A (ja) セラミック積層体の製法
JPH11354924A (ja) 多層セラミック基板の製造方法
JPH0396207A (ja) 積層セラミック電子部品の製造方法
US20030168150A1 (en) Method and constrain layer for reducing shrinkage during sintering low-temperature ceramic
JPH0786739A (ja) 多層セラミック基板の製造方法
JP4663173B2 (ja) セラミック積層体の製法
JP2917837B2 (ja) セラミックス基板の製造方法
JPH0485992A (ja) セラミック多層基板の製造方法
JPH05101969A (ja) 積層セラミツクコンデンサの製造方法
JPH025026B2 (ja)
JP2969673B2 (ja) 積層セラミック電子部品の製造方法
JPH0797703B2 (ja) セラミツク多層基板
JPH02117117A (ja) 積層磁器コンデンサの製造方法
JP2800681B2 (ja) セラミックス基板の製造方法
JPH0828579B2 (ja) セラミツク多層基板の製造方法
JP2004079862A (ja) セラミック積層体の製法
JP2004152908A (ja) セラミック積層体の製法