JPH0495435A - 通信制御装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野コ 本発明はＩ　Ｓ　Ｄ　Ｎ　（Ｉｎｔｅｇｒａｔｅｄ　５
ｅｒｖｉｃｅ　Ｄｉｇｉｔａｌ　Ｎｅｔｗｏｒｋ）　１
次群インタフェースを収容した通信制御装置における情
報チャネル（Ｂチャネルと呼ぶ）の収容方式に関するも
のである。

［従来の技術］ Ｉ　ＳＤＮは、従来のアナログ形式または個別ネットワ
ークで取り扱われてきた音声、データ、ファクシミリ、
画像等の各種メディアをディジタル形式で統合して取り
扱う総合的なネットワークである。ＩＳＤＮにおける１
次群インタフェースは６４Ｋｂｉｔ／ｓのＢチャネル２
３個と、６４Ｋｂｉｔ／ｓの信号チャネル（Ｄチャネル
と呼ぶ）１個で構成され、高速大容量通信を提供する。

またＢチャネルはＨｏチャネル（Ｂチャネルを６個束ね
たもの３８４Ｋｂ　ｉ　ｔ／ｓ）として高速通信をも提
供している。Ｈｏチャネルにおいて６個のＢチャネルの
組み合せは任意であり、６個のチャネル番号は連続して
いる必要はない。

２３個のＢチャネルを６４Ｋｂ　ｉ　ｔ／ｓの個別のチ
ャネルとして使用するか、またはＨｏチャネルとして使
用するかは、Ｄチャネルを介してＩＳＤＮ網と通信制御
装置との間で送受される呼制御情報におけるチャネル識
別子によって決定される。

ＩＳＤＮＩ！５と通信制御装置との間で送受されるフレ
ーム構成を第３図に示す。

１フレームは８ビット単位の２４個のタイムスロットと
Ｆビットで構成される。Ｆビットは同期信号として使用
され、１〜２３の各タイムスロットは、Ｂ１−Ｂ２３の
各チャネルに割り当てられタイムスロット２４は、Ｄチ
ャネルに割り当てられる。

第２図に従来のＩＳＤＮＩ次群インタフェースを収容し
た通信制御装置の例を示す。第２図では装置価格を下げ
るため、安価なマイクロプロセッサを複数使用したマル
チプロセッサ構成を採用し負荷分散を図っている。

第２図において、７は通信制御装置におけるレイヤ１機
能を実現するレイヤ１制御部、５はＢチャネル／Ｈｏチ
ャネルのレイヤ２機能を実現するＢチャネルレイヤ２制
御部で、それぞれ２３個のＢチャネルに対応して同一構
成のもの２３個から成っている。６は通信制御装置とＩ
　ＳＤＮ網との間で送受される呼制御情報の転送管理を
行なうしＡ　Ｐ　Ｄ　（Ｌｉｎｋ　Ａｃｃｅｓｓ　Ｐｒ
ｏｃｅｄｕｒｅ　ｏｎ　ｔｈｅ　Ｄ−ｃｈａｎｎｅｌ）
制御部、２−１〜２−３はＢチャネルのプロトコル処理
を行なう＃１〜＃３のＣＰＵ部で、６チヤネルのプロト
コル処理を行なう。２−４の＃４ＣＰＵ部４は５個のＢ
チャネルのプロトコル処理と呼制御情報の制御を行なう
。ここに＃はＮｏ。

を意味する。

３−１〜３−４はＢチャネル、Ｄチャネルのデータの格
納及び処理プログラムを格納する＃１〜＃４のメモリ部
である。１はＣＰＵ部１〜４を制御するマスタＣＰＵ部
て、４はマスタＣＰＵ部１の処理ブコグラムを格納する
＃５メモリ部である。

Ｂ１−Ｂ２３はＢチャネルのレイヤ１．レイヤ２制御部
間の物理バスで送信データ、受信データ。

送受信タイミング信号で構成される。８１〜Ｂ２３はＢ
チャネルの物理パスとＨｏチャネルの物理パスを兼用し
ている。Ｄはレイヤ１制御部とＬＡＰＤ制御部との物理
パスで送信データ、受信データ、送受信タイミング信号
で構成される。

Ｂｌａ−Ｂ２３ａはレイヤ２制御部とメモリ部１〜４．
及びＣＰＵ部１〜４とのデータ転送用のバスである。こ
の転送用バスＢｌａ−８２３ａはさらに負荷分散を図る
ために、６本づつ一組になって、＃１〜＃４グループの
各ＣＰＵ部・メモリ部２−１・３−１〜２−４・３−４
に接続されている。ＤａはＬＡＰＤ制御部６と＃４メモ
リ部３−４および＃４ＣＰＵ部２−４との呼制御情報転
送バスである。８はマスクＣＰＵ部からレイヤ１制御部
７に対して通知される信号線で、レイヤ１制御部７にＢ
チャネルレイヤ２制御部５との物理パスの設定を指示す
る。９はマスタＣＰＵ部１と各ＣＰＵ部２−１〜２−４
及び＃５メモリ部４を接続するバスである。

次に第２図の動作を着呼を例に説明する。

レイヤ１制御部７はＩＳＤＮ網から第３図に示す電文を
受信し、タイムスロット２４の呼制御情報をＤを介して
ＬＡＰＤ制御部６へ送信する。ＬＡＰＤ制御部６は、電
文のエラー検出等を行ない、＃４ＣＰＵ部２−４へ呼制
御情報を送出する。＃４ＣＰＵ部２−４は呼制御情報を
もとにマスタＣＰＵ部１にＢチャネルのデータリンク確
立をバス９を介して要求する。マスクＣＰＵ部１は信号
線８によりレイヤ１制御部７にレイヤ２制御部６との物
理パスの設定を指示する。呼制御情報内のチャネル識別
子の中にＨｏチャネルの使用が指示されている場合、た
とえばＢｌ、Ｂ４．Ｂ５．Ｂ６゜Ｂ７．Ｂ８チャネルを
Ｈｏチャネルとして使用する場合、レイヤ１制御部７は
Ｈｏチャネル内で最も若いチャネル番号であるＢ１を使
用してレイヤ２制御部５と物理パスの設定を行なう。以
降、Ｈｏチャネル（Ｂｌ、Ｂ４．Ｂ５．Ｂ６．Ｂ７．Ｂ
８チャネル）のデータはレイヤ１制御部７．物理パスＢ
ｌ、レイヤ２制御部５．転送バスＢｌａ、＃１メモリ部
３−１へ順に転送され、ＲＩＣＰＵ部２−１によりプロ
トコル処理される。

［発明が解決しようとする課題］ しかしながら、複数のＣＰＵを用いて負荷分散を実現し
ようとしているにもかかわらず、６４Ｋｂｉｔ／ｓのＢ
チャネル、３８４Ｋｂｉｔ／ｓのＨｏチャネルの混在し
た通信では、１つのＣＰＵに負荷が集中し、処理できな
くなってしまうという問題点があった。たとえば、上側
のようにＨｏチャネルのデータが物理パスＢ１．転送バ
スＢ１ａを通るように設定された場合に、＃１グループ
に属する他の転送バスＢ２ａ−８６ａからも＃１のＣＰ
Ｕ部２−１へデータが転送されてくる場合があり、この
場合負荷が集中する。

さらに負荷分散を実現するためには、Ｈｏチャネルにお
けるＢチャネルの組み合せを固定にしなければならない
という問題点があった。

本発明の目的は、ＢチャネルとＨｏチャネルが混在した
通信において、１つのＣＰＵに負荷が集中することなく
、かつ任意のチャネルの組合せによるＨｏチャネルの通
信を行うことができる通信制御装置を提供することにあ
る。

［課題を解決するための手段］ 本発明は、複数のＣＰＵを使用し、ＩＳＤＮＩ次群イン
タフェースを収容した通信制御装置において、各ＣＰＵ
の処理能力を記憶する手段と、負荷状況を判断する手段
とを設け、ＣＰＵの処理能力を超えないよう、レイヤ１
機能ブロックとレイヤ２機能ブロックとの物理パスを設
定できるように構成したものである。

［作用コ 通信を行う前に各ＣＰＵの処理能力が、ＣＰＵ処理能力
記憶部に記憶される。Ｉ　ＳＤＮ網から特定のチャネル
をＨｏチャネルとして使用し、他の残りのＢチャネルは
個別のＢチャネルとして使用してデータ転送を行うとい
う呼制御情報が、過信制御装置に通知された場合、ＣＰ
Ｕ処理能力記憶部から各ＣＰＵ部の処理能力が読み出さ
れ、その処理能力がＣＰＵ負荷比較部にセットされると
ともに、接続要求されているＢチャネル／Ｈｏチャネル
の数、およびチャネル番号もＣＰＵ負荷比較部にセット
される。

ＣＰＵ負荷比較部では、各ＣＰＵの処理能力と接続要求
されているチャネル番号からレイヤ１機能ブロック、レ
イヤ２機能ブロック、各ＣＰＵ部へのＢチャネルの物理
バスを決定する。即ち、各ＣＰＵ部の処理能力（Ｂチャ
ネル数）に応じたＨ。

チャネルのプロトコル処理、個別Ｂチャネルのプロトコ
ル処理が行われるように、各ＣＰＵ部にＢチャネルの物
理パスの設定が決定される。このようにして決定された
ＣＰＵ負荷比較部１１の結果をもとにレイヤ１機能ブロ
ックに指示され、物理パスの設定が行なわれる。

［実施例コ 第１図は、本発明の実施例を示す通信制御装置のブロッ
ク図である。従来の通信制御装置のブロック図である第
２図と同一構成は同じ番号が付与されている。

第１図において、レイヤ２機能ブロックとしてのレイヤ
２制御部５と各ＣＰＵ部２−１〜２−４及び各メモリ部
３−１〜３−４とをつないでいる転送用バスＢｌａ−８
２３ａは、各ＣＰＵ部及びメモリ部を共通接続している
共通バス１２に並列接続され、＃１〜＃４グループ分け
による制約が取払われている。

また、同図において１０はＣＰＵ部１〜４の処理能力を
記憶するＣＰＵ処理能力記憶部、１１はＩ　ＳＤＮ網か
ら接続要求されているＢチャネル／Ｈｏチャネルの数、
およびチャネル番号とＣＰＵ処理能力記憶部１０に記憶
されているＣＰＵ処理能力とから、Ｂチャネル／Ｈｏチ
ャネルのレイヤ１機能ブロックとしてのレイヤ１制御部
７とレイヤ２制御部５間の物理パスの設定、およびレイ
ヤ２制御部５と各ＣＰＵ部２−１〜２−４間の物理パス
の設定を決定するＣＰＵ負荷比較部である。

つぎに第１図の動作を着呼を例に説明する。

マスクＣＰＵ部１は、通信を行う前に、各ＣＰＵ部２−
１〜２−４の処理能力を調べ、ＣＰＵ処理能力記憶部１
０に記憶させる。ここで、処理能力を調べるのは、Ｉ　
５ＤＮ（２３Ｂ＋Ｄ）以外の回線を収容する場合がある
ためＣＰＵ部の処理能力が変動すること、またＣＰＵ部
の処理能力の情報が各ＣＰＵ部上にあるためである。

Ｉ　ＳＤＮ網から、Ｂ１、Ｂ５、Ｂ６、ＢＩＯ１Ｂ１７
、Ｂ２０チヤネルをＨｏチャネルとして使用し、他の残
りのＢチャネルは個別のＢチャネルとして使用してデー
タ転送を行うという呼制御情報が＃４ＣＰＵ部２−４か
らマスクＣＰＵ部１へ通知された場合、マスタＣＰＵ部
１はＣＰＵ処理能力記憶部１０から各ＣＰＵ部の処理能
力を読み出し、ＣＰＵ負荷比較部１１にセットするとと
もに、接続要求されているＢチャネル／Ｈｏチャネルの
数、およびチャネル番号をＣＰＵ負荷比較部１１にセッ
トする。ＣＰＵ負荷比較部１１では、各ＣＰＵの処理能
力と接続要求されているチャネル番号からレイヤ１制御
部７、レイヤ２制御部５、各ＣＰＵ部２−〜２−４への
Ｂチャネルの物理バスを決定する。

第１図において各ＣＰＵ部１〜４の処理能力をＢチャネ
ル６個とすれば、ＲＩＣＰＵＩＣ−０ではＨｏチャネル
のプロトコル処理を行い、ＣＰＵ部２てはＢ２、Ｂ３、
Ｂ４、Ｂ７、Ｂ８、Ｂ９チャネルのプロトコル処理を行
い、＃３ＣＰＵ部２−３ではＢ１１〜１６チヤネル、＃
４ＣＰＵ部２−４では８１Ｂ、Ｂ１９、Ｂ２１、Ｂ２２
、Ｂ２３のプロトコル処理を行うように、Ｂチャネルの
物理バスの設定を決定する。マスタＣＰＵ部】は、ＣＰ
Ｕ負荷比較部１１の結果をもとに信号線８を介しレイヤ
１制御部７に指示する。レイヤ１制御部７はこの指示に
基づいて決められた物理バスの設定を行なう。

以上述べたように本実施例によれば、ＣＰＵ部の処理能
力に応じて物理バスの設定を行なうようにしたので、１
つのＣＰＵ部に負荷が集中することがなく、しかもＨｏ
チャネルにおけるＢチャネルの組合せも固定されること
なくその自由度が高い。

［発明の効果］ 本発明によれば、複数のＣＰＵを使用してＢチャネルと
Ｈｏチャネルが混在したデータを転送する場合でも、特
定のＣＰＵに負荷が集中することなく、かつ任意のＢチ
ャネルをＨｏチャネルとして使用できる。

【図面の簡単な説明】

第１図は本発明の実施例を示す通信制御装置のブロック
図、第２図は従来の通信制御装置のブロック図、第３図
はＩ　ＳＤＮ網と通信制御装置間で送受される電文のフ
ォーマットである。 ２−１〜２−４はＣＰＵ部、５はレイヤ２制御部、７は
レイヤ１制御部、１０はＣＰＵ処理能力記憶部、１１は
ＣＰＵ負荷比較部、Ｂ１−Ｂ２３は物理バスである。

Claims (1)

1. 【特許請求の範囲】 　複数のＣＰＵを使用して、ＩＳＤＮ１次群インタフェ
   ースを収容する通信制御装置において、各ＣＰＵの処理
   できる情報チャネル数を記憶する手段と、 ＩＳＤＮ網から接続要求される情報チャネルのチャネル
   数と各ＣＰＵの処理できる情報チャネル数とを比較する
   手段を設け、 前記比較手段の結果により情報チャネルのレイヤ１機能
   ブロックとレイヤ２機能ブロックおよびＣＰＵ間の情報
   チャネルの物理バスをＣＰＵの処理能力に応じて設定す
   るようにしたことを特徴とする通信制御装置。