JPH0495435A - 通信制御装置 - Google Patents
通信制御装置Info
- Publication number
- JPH0495435A JPH0495435A JP2211640A JP21164090A JPH0495435A JP H0495435 A JPH0495435 A JP H0495435A JP 2211640 A JP2211640 A JP 2211640A JP 21164090 A JP21164090 A JP 21164090A JP H0495435 A JPH0495435 A JP H0495435A
- Authority
- JP
- Japan
- Prior art keywords
- cpu
- channels
- channel
- layer
- section
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004891 communication Methods 0.000 title claims abstract description 25
- 238000000034 method Methods 0.000 claims description 4
- 238000010586 diagram Methods 0.000 description 4
- 230000005540 biological transmission Effects 0.000 description 3
- 239000013256 coordination polymer Substances 0.000 description 3
- 230000006870 function Effects 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- 239000012141 concentrate Substances 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
Landscapes
- Computer And Data Communications (AREA)
- Communication Control (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
[産業上の利用分野コ
本発明はI S D N (Integrated 5
ervice Digital Network) 1
次群インタフェースを収容した通信制御装置における情
報チャネル(Bチャネルと呼ぶ)の収容方式に関するも
のである。
ervice Digital Network) 1
次群インタフェースを収容した通信制御装置における情
報チャネル(Bチャネルと呼ぶ)の収容方式に関するも
のである。
[従来の技術]
I SDNは、従来のアナログ形式または個別ネットワ
ークで取り扱われてきた音声、データ、ファクシミリ、
画像等の各種メディアをディジタル形式で統合して取り
扱う総合的なネットワークである。ISDNにおける1
次群インタフェースは64Kbit/sのBチャネル2
3個と、64Kbit/sの信号チャネル(Dチャネル
と呼ぶ)1個で構成され、高速大容量通信を提供する。
ークで取り扱われてきた音声、データ、ファクシミリ、
画像等の各種メディアをディジタル形式で統合して取り
扱う総合的なネットワークである。ISDNにおける1
次群インタフェースは64Kbit/sのBチャネル2
3個と、64Kbit/sの信号チャネル(Dチャネル
と呼ぶ)1個で構成され、高速大容量通信を提供する。
またBチャネルはHoチャネル(Bチャネルを6個束ね
たもの384Kb i t/s)として高速通信をも提
供している。Hoチャネルにおいて6個のBチャネルの
組み合せは任意であり、6個のチャネル番号は連続して
いる必要はない。
たもの384Kb i t/s)として高速通信をも提
供している。Hoチャネルにおいて6個のBチャネルの
組み合せは任意であり、6個のチャネル番号は連続して
いる必要はない。
23個のBチャネルを64Kb i t/sの個別のチ
ャネルとして使用するか、またはHoチャネルとして使
用するかは、Dチャネルを介してISDN網と通信制御
装置との間で送受される呼制御情報におけるチャネル識
別子によって決定される。
ャネルとして使用するか、またはHoチャネルとして使
用するかは、Dチャネルを介してISDN網と通信制御
装置との間で送受される呼制御情報におけるチャネル識
別子によって決定される。
ISDNI!5と通信制御装置との間で送受されるフレ
ーム構成を第3図に示す。
ーム構成を第3図に示す。
1フレームは8ビット単位の24個のタイムスロットと
Fビットで構成される。Fビットは同期信号として使用
され、1〜23の各タイムスロットは、B1−B23の
各チャネルに割り当てられタイムスロット24は、Dチ
ャネルに割り当てられる。
Fビットで構成される。Fビットは同期信号として使用
され、1〜23の各タイムスロットは、B1−B23の
各チャネルに割り当てられタイムスロット24は、Dチ
ャネルに割り当てられる。
第2図に従来のISDNI次群インタフェースを収容し
た通信制御装置の例を示す。第2図では装置価格を下げ
るため、安価なマイクロプロセッサを複数使用したマル
チプロセッサ構成を採用し負荷分散を図っている。
た通信制御装置の例を示す。第2図では装置価格を下げ
るため、安価なマイクロプロセッサを複数使用したマル
チプロセッサ構成を採用し負荷分散を図っている。
第2図において、7は通信制御装置におけるレイヤ1機
能を実現するレイヤ1制御部、5はBチャネル/Hoチ
ャネルのレイヤ2機能を実現するBチャネルレイヤ2制
御部で、それぞれ23個のBチャネルに対応して同一構
成のもの23個から成っている。6は通信制御装置とI
SDN網との間で送受される呼制御情報の転送管理を
行なうしA P D (Link Access Pr
ocedure on the D−channel)
制御部、2−1〜2−3はBチャネルのプロトコル処理
を行なう#1〜#3のCPU部で、6チヤネルのプロト
コル処理を行なう。2−4の#4CPU部4は5個のB
チャネルのプロトコル処理と呼制御情報の制御を行なう
。ここに#はNo。
能を実現するレイヤ1制御部、5はBチャネル/Hoチ
ャネルのレイヤ2機能を実現するBチャネルレイヤ2制
御部で、それぞれ23個のBチャネルに対応して同一構
成のもの23個から成っている。6は通信制御装置とI
SDN網との間で送受される呼制御情報の転送管理を
行なうしA P D (Link Access Pr
ocedure on the D−channel)
制御部、2−1〜2−3はBチャネルのプロトコル処理
を行なう#1〜#3のCPU部で、6チヤネルのプロト
コル処理を行なう。2−4の#4CPU部4は5個のB
チャネルのプロトコル処理と呼制御情報の制御を行なう
。ここに#はNo。
を意味する。
3−1〜3−4はBチャネル、Dチャネルのデータの格
納及び処理プログラムを格納する#1〜#4のメモリ部
である。1はCPU部1〜4を制御するマスタCPU部
て、4はマスタCPU部1の処理ブコグラムを格納する
#5メモリ部である。
納及び処理プログラムを格納する#1〜#4のメモリ部
である。1はCPU部1〜4を制御するマスタCPU部
て、4はマスタCPU部1の処理ブコグラムを格納する
#5メモリ部である。
B1−B23はBチャネルのレイヤ1.レイヤ2制御部
間の物理バスで送信データ、受信データ。
間の物理バスで送信データ、受信データ。
送受信タイミング信号で構成される。81〜B23はB
チャネルの物理パスとHoチャネルの物理パスを兼用し
ている。Dはレイヤ1制御部とLAPD制御部との物理
パスで送信データ、受信データ、送受信タイミング信号
で構成される。
チャネルの物理パスとHoチャネルの物理パスを兼用し
ている。Dはレイヤ1制御部とLAPD制御部との物理
パスで送信データ、受信データ、送受信タイミング信号
で構成される。
Bla−B23aはレイヤ2制御部とメモリ部1〜4.
及びCPU部1〜4とのデータ転送用のバスである。こ
の転送用バスBla−823aはさらに負荷分散を図る
ために、6本づつ一組になって、#1〜#4グループの
各CPU部・メモリ部2−1・3−1〜2−4・3−4
に接続されている。DaはLAPD制御部6と#4メモ
リ部3−4および#4CPU部2−4との呼制御情報転
送バスである。8はマスクCPU部からレイヤ1制御部
7に対して通知される信号線で、レイヤ1制御部7にB
チャネルレイヤ2制御部5との物理パスの設定を指示す
る。9はマスタCPU部1と各CPU部2−1〜2−4
及び#5メモリ部4を接続するバスである。
及びCPU部1〜4とのデータ転送用のバスである。こ
の転送用バスBla−823aはさらに負荷分散を図る
ために、6本づつ一組になって、#1〜#4グループの
各CPU部・メモリ部2−1・3−1〜2−4・3−4
に接続されている。DaはLAPD制御部6と#4メモ
リ部3−4および#4CPU部2−4との呼制御情報転
送バスである。8はマスクCPU部からレイヤ1制御部
7に対して通知される信号線で、レイヤ1制御部7にB
チャネルレイヤ2制御部5との物理パスの設定を指示す
る。9はマスタCPU部1と各CPU部2−1〜2−4
及び#5メモリ部4を接続するバスである。
次に第2図の動作を着呼を例に説明する。
レイヤ1制御部7はISDN網から第3図に示す電文を
受信し、タイムスロット24の呼制御情報をDを介して
LAPD制御部6へ送信する。LAPD制御部6は、電
文のエラー検出等を行ない、#4CPU部2−4へ呼制
御情報を送出する。#4CPU部2−4は呼制御情報を
もとにマスタCPU部1にBチャネルのデータリンク確
立をバス9を介して要求する。マスクCPU部1は信号
線8によりレイヤ1制御部7にレイヤ2制御部6との物
理パスの設定を指示する。呼制御情報内のチャネル識別
子の中にHoチャネルの使用が指示されている場合、た
とえばBl、B4.B5.B6゜B7.B8チャネルを
Hoチャネルとして使用する場合、レイヤ1制御部7は
Hoチャネル内で最も若いチャネル番号であるB1を使
用してレイヤ2制御部5と物理パスの設定を行なう。以
降、Hoチャネル(Bl、B4.B5.B6.B7.B
8チャネル)のデータはレイヤ1制御部7.物理パスB
l、レイヤ2制御部5.転送バスBla、#1メモリ部
3−1へ順に転送され、RICPU部2−1によりプロ
トコル処理される。
受信し、タイムスロット24の呼制御情報をDを介して
LAPD制御部6へ送信する。LAPD制御部6は、電
文のエラー検出等を行ない、#4CPU部2−4へ呼制
御情報を送出する。#4CPU部2−4は呼制御情報を
もとにマスタCPU部1にBチャネルのデータリンク確
立をバス9を介して要求する。マスクCPU部1は信号
線8によりレイヤ1制御部7にレイヤ2制御部6との物
理パスの設定を指示する。呼制御情報内のチャネル識別
子の中にHoチャネルの使用が指示されている場合、た
とえばBl、B4.B5.B6゜B7.B8チャネルを
Hoチャネルとして使用する場合、レイヤ1制御部7は
Hoチャネル内で最も若いチャネル番号であるB1を使
用してレイヤ2制御部5と物理パスの設定を行なう。以
降、Hoチャネル(Bl、B4.B5.B6.B7.B
8チャネル)のデータはレイヤ1制御部7.物理パスB
l、レイヤ2制御部5.転送バスBla、#1メモリ部
3−1へ順に転送され、RICPU部2−1によりプロ
トコル処理される。
[発明が解決しようとする課題]
しかしながら、複数のCPUを用いて負荷分散を実現し
ようとしているにもかかわらず、64Kbit/sのB
チャネル、384Kbit/sのHoチャネルの混在し
た通信では、1つのCPUに負荷が集中し、処理できな
くなってしまうという問題点があった。たとえば、上側
のようにHoチャネルのデータが物理パスB1.転送バ
スB1aを通るように設定された場合に、#1グループ
に属する他の転送バスB2a−86aからも#1のCP
U部2−1へデータが転送されてくる場合があり、この
場合負荷が集中する。
ようとしているにもかかわらず、64Kbit/sのB
チャネル、384Kbit/sのHoチャネルの混在し
た通信では、1つのCPUに負荷が集中し、処理できな
くなってしまうという問題点があった。たとえば、上側
のようにHoチャネルのデータが物理パスB1.転送バ
スB1aを通るように設定された場合に、#1グループ
に属する他の転送バスB2a−86aからも#1のCP
U部2−1へデータが転送されてくる場合があり、この
場合負荷が集中する。
さらに負荷分散を実現するためには、Hoチャネルにお
けるBチャネルの組み合せを固定にしなければならない
という問題点があった。
けるBチャネルの組み合せを固定にしなければならない
という問題点があった。
本発明の目的は、BチャネルとHoチャネルが混在した
通信において、1つのCPUに負荷が集中することなく
、かつ任意のチャネルの組合せによるHoチャネルの通
信を行うことができる通信制御装置を提供することにあ
る。
通信において、1つのCPUに負荷が集中することなく
、かつ任意のチャネルの組合せによるHoチャネルの通
信を行うことができる通信制御装置を提供することにあ
る。
[課題を解決するための手段]
本発明は、複数のCPUを使用し、ISDNI次群イン
タフェースを収容した通信制御装置において、各CPU
の処理能力を記憶する手段と、負荷状況を判断する手段
とを設け、CPUの処理能力を超えないよう、レイヤ1
機能ブロックとレイヤ2機能ブロックとの物理パスを設
定できるように構成したものである。
タフェースを収容した通信制御装置において、各CPU
の処理能力を記憶する手段と、負荷状況を判断する手段
とを設け、CPUの処理能力を超えないよう、レイヤ1
機能ブロックとレイヤ2機能ブロックとの物理パスを設
定できるように構成したものである。
[作用コ
通信を行う前に各CPUの処理能力が、CPU処理能力
記憶部に記憶される。I SDN網から特定のチャネル
をHoチャネルとして使用し、他の残りのBチャネルは
個別のBチャネルとして使用してデータ転送を行うとい
う呼制御情報が、過信制御装置に通知された場合、CP
U処理能力記憶部から各CPU部の処理能力が読み出さ
れ、その処理能力がCPU負荷比較部にセットされると
ともに、接続要求されているBチャネル/Hoチャネル
の数、およびチャネル番号もCPU負荷比較部にセット
される。
記憶部に記憶される。I SDN網から特定のチャネル
をHoチャネルとして使用し、他の残りのBチャネルは
個別のBチャネルとして使用してデータ転送を行うとい
う呼制御情報が、過信制御装置に通知された場合、CP
U処理能力記憶部から各CPU部の処理能力が読み出さ
れ、その処理能力がCPU負荷比較部にセットされると
ともに、接続要求されているBチャネル/Hoチャネル
の数、およびチャネル番号もCPU負荷比較部にセット
される。
CPU負荷比較部では、各CPUの処理能力と接続要求
されているチャネル番号からレイヤ1機能ブロック、レ
イヤ2機能ブロック、各CPU部へのBチャネルの物理
バスを決定する。即ち、各CPU部の処理能力(Bチャ
ネル数)に応じたH。
されているチャネル番号からレイヤ1機能ブロック、レ
イヤ2機能ブロック、各CPU部へのBチャネルの物理
バスを決定する。即ち、各CPU部の処理能力(Bチャ
ネル数)に応じたH。
チャネルのプロトコル処理、個別Bチャネルのプロトコ
ル処理が行われるように、各CPU部にBチャネルの物
理パスの設定が決定される。このようにして決定された
CPU負荷比較部11の結果をもとにレイヤ1機能ブロ
ックに指示され、物理パスの設定が行なわれる。
ル処理が行われるように、各CPU部にBチャネルの物
理パスの設定が決定される。このようにして決定された
CPU負荷比較部11の結果をもとにレイヤ1機能ブロ
ックに指示され、物理パスの設定が行なわれる。
[実施例コ
第1図は、本発明の実施例を示す通信制御装置のブロッ
ク図である。従来の通信制御装置のブロック図である第
2図と同一構成は同じ番号が付与されている。
ク図である。従来の通信制御装置のブロック図である第
2図と同一構成は同じ番号が付与されている。
第1図において、レイヤ2機能ブロックとしてのレイヤ
2制御部5と各CPU部2−1〜2−4及び各メモリ部
3−1〜3−4とをつないでいる転送用バスBla−8
23aは、各CPU部及びメモリ部を共通接続している
共通バス12に並列接続され、#1〜#4グループ分け
による制約が取払われている。
2制御部5と各CPU部2−1〜2−4及び各メモリ部
3−1〜3−4とをつないでいる転送用バスBla−8
23aは、各CPU部及びメモリ部を共通接続している
共通バス12に並列接続され、#1〜#4グループ分け
による制約が取払われている。
また、同図において10はCPU部1〜4の処理能力を
記憶するCPU処理能力記憶部、11はI SDN網か
ら接続要求されているBチャネル/Hoチャネルの数、
およびチャネル番号とCPU処理能力記憶部10に記憶
されているCPU処理能力とから、Bチャネル/Hoチ
ャネルのレイヤ1機能ブロックとしてのレイヤ1制御部
7とレイヤ2制御部5間の物理パスの設定、およびレイ
ヤ2制御部5と各CPU部2−1〜2−4間の物理パス
の設定を決定するCPU負荷比較部である。
記憶するCPU処理能力記憶部、11はI SDN網か
ら接続要求されているBチャネル/Hoチャネルの数、
およびチャネル番号とCPU処理能力記憶部10に記憶
されているCPU処理能力とから、Bチャネル/Hoチ
ャネルのレイヤ1機能ブロックとしてのレイヤ1制御部
7とレイヤ2制御部5間の物理パスの設定、およびレイ
ヤ2制御部5と各CPU部2−1〜2−4間の物理パス
の設定を決定するCPU負荷比較部である。
つぎに第1図の動作を着呼を例に説明する。
マスクCPU部1は、通信を行う前に、各CPU部2−
1〜2−4の処理能力を調べ、CPU処理能力記憶部1
0に記憶させる。ここで、処理能力を調べるのは、I
5DN(23B+D)以外の回線を収容する場合がある
ためCPU部の処理能力が変動すること、またCPU部
の処理能力の情報が各CPU部上にあるためである。
1〜2−4の処理能力を調べ、CPU処理能力記憶部1
0に記憶させる。ここで、処理能力を調べるのは、I
5DN(23B+D)以外の回線を収容する場合がある
ためCPU部の処理能力が変動すること、またCPU部
の処理能力の情報が各CPU部上にあるためである。
I SDN網から、B1、B5、B6、BIO1B17
、B20チヤネルをHoチャネルとして使用し、他の残
りのBチャネルは個別のBチャネルとして使用してデー
タ転送を行うという呼制御情報が#4CPU部2−4か
らマスクCPU部1へ通知された場合、マスタCPU部
1はCPU処理能力記憶部10から各CPU部の処理能
力を読み出し、CPU負荷比較部11にセットするとと
もに、接続要求されているBチャネル/Hoチャネルの
数、およびチャネル番号をCPU負荷比較部11にセッ
トする。CPU負荷比較部11では、各CPUの処理能
力と接続要求されているチャネル番号からレイヤ1制御
部7、レイヤ2制御部5、各CPU部2−〜2−4への
Bチャネルの物理バスを決定する。
、B20チヤネルをHoチャネルとして使用し、他の残
りのBチャネルは個別のBチャネルとして使用してデー
タ転送を行うという呼制御情報が#4CPU部2−4か
らマスクCPU部1へ通知された場合、マスタCPU部
1はCPU処理能力記憶部10から各CPU部の処理能
力を読み出し、CPU負荷比較部11にセットするとと
もに、接続要求されているBチャネル/Hoチャネルの
数、およびチャネル番号をCPU負荷比較部11にセッ
トする。CPU負荷比較部11では、各CPUの処理能
力と接続要求されているチャネル番号からレイヤ1制御
部7、レイヤ2制御部5、各CPU部2−〜2−4への
Bチャネルの物理バスを決定する。
第1図において各CPU部1〜4の処理能力をBチャネ
ル6個とすれば、RICPUIC−0ではHoチャネル
のプロトコル処理を行い、CPU部2てはB2、B3、
B4、B7、B8、B9チャネルのプロトコル処理を行
い、#3CPU部2−3ではB11〜16チヤネル、#
4CPU部2−4では81B、B19、B21、B22
、B23のプロトコル処理を行うように、Bチャネルの
物理バスの設定を決定する。マスタCPU部】は、CP
U負荷比較部11の結果をもとに信号線8を介しレイヤ
1制御部7に指示する。レイヤ1制御部7はこの指示に
基づいて決められた物理バスの設定を行なう。
ル6個とすれば、RICPUIC−0ではHoチャネル
のプロトコル処理を行い、CPU部2てはB2、B3、
B4、B7、B8、B9チャネルのプロトコル処理を行
い、#3CPU部2−3ではB11〜16チヤネル、#
4CPU部2−4では81B、B19、B21、B22
、B23のプロトコル処理を行うように、Bチャネルの
物理バスの設定を決定する。マスタCPU部】は、CP
U負荷比較部11の結果をもとに信号線8を介しレイヤ
1制御部7に指示する。レイヤ1制御部7はこの指示に
基づいて決められた物理バスの設定を行なう。
以上述べたように本実施例によれば、CPU部の処理能
力に応じて物理バスの設定を行なうようにしたので、1
つのCPU部に負荷が集中することがなく、しかもHo
チャネルにおけるBチャネルの組合せも固定されること
なくその自由度が高い。
力に応じて物理バスの設定を行なうようにしたので、1
つのCPU部に負荷が集中することがなく、しかもHo
チャネルにおけるBチャネルの組合せも固定されること
なくその自由度が高い。
[発明の効果]
本発明によれば、複数のCPUを使用してBチャネルと
Hoチャネルが混在したデータを転送する場合でも、特
定のCPUに負荷が集中することなく、かつ任意のBチ
ャネルをHoチャネルとして使用できる。
Hoチャネルが混在したデータを転送する場合でも、特
定のCPUに負荷が集中することなく、かつ任意のBチ
ャネルをHoチャネルとして使用できる。
第1図は本発明の実施例を示す通信制御装置のブロック
図、第2図は従来の通信制御装置のブロック図、第3図
はI SDN網と通信制御装置間で送受される電文のフ
ォーマットである。 2−1〜2−4はCPU部、5はレイヤ2制御部、7は
レイヤ1制御部、10はCPU処理能力記憶部、11は
CPU負荷比較部、B1−B23は物理バスである。
図、第2図は従来の通信制御装置のブロック図、第3図
はI SDN網と通信制御装置間で送受される電文のフ
ォーマットである。 2−1〜2−4はCPU部、5はレイヤ2制御部、7は
レイヤ1制御部、10はCPU処理能力記憶部、11は
CPU負荷比較部、B1−B23は物理バスである。
Claims (1)
- 【特許請求の範囲】 複数のCPUを使用して、ISDN1次群インタフェ
ースを収容する通信制御装置において、各CPUの処理
できる情報チャネル数を記憶する手段と、 ISDN網から接続要求される情報チャネルのチャネル
数と各CPUの処理できる情報チャネル数とを比較する
手段を設け、 前記比較手段の結果により情報チャネルのレイヤ1機能
ブロックとレイヤ2機能ブロックおよびCPU間の情報
チャネルの物理バスをCPUの処理能力に応じて設定す
るようにしたことを特徴とする通信制御装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2211640A JPH0495435A (ja) | 1990-08-13 | 1990-08-13 | 通信制御装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2211640A JPH0495435A (ja) | 1990-08-13 | 1990-08-13 | 通信制御装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH0495435A true JPH0495435A (ja) | 1992-03-27 |
Family
ID=16609127
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2211640A Pending JPH0495435A (ja) | 1990-08-13 | 1990-08-13 | 通信制御装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0495435A (ja) |
-
1990
- 1990-08-13 JP JP2211640A patent/JPH0495435A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0237247B1 (en) | Switching system control arrangements | |
US4876681A (en) | Packet switching equipment and a packet switching method for controlling packet switched networks | |
US4700340A (en) | Method and apparatus for providing variable reliability in a telecommunication switching system | |
CA2171366C (en) | Atm bus system | |
EP0228204B1 (en) | Architecture for distributed control telecommunication switching systems | |
JPH0552118B2 (ja) | ||
EP0282197B1 (en) | A digital telephone switching system having a message switch with address translation | |
CN1123171C (zh) | 自动交换系统 | |
US6058111A (en) | System and method for providing a droppable switched circuit | |
JPH0879309A (ja) | Lan間接続装置及びlan間接続システム | |
JPH0495435A (ja) | 通信制御装置 | |
JPS6372293A (ja) | 分散形交換システム | |
JPH0799879B2 (ja) | 通信交換システム | |
KR100221303B1 (ko) | 병렬버스구조를 갖는 패킷 핸들러 | |
JP3277924B2 (ja) | 交換システム | |
JPH04188930A (ja) | 分散型パケット交換機および通信制御モジュール | |
KR100214115B1 (ko) | 패킷서비스기능을 갖는 교환기 | |
JPH06261076A (ja) | 交換システム | |
JPH03195156A (ja) | 回線再配置方法及び装置 | |
JPH02271749A (ja) | データ蓄積方式 | |
JPH10145428A (ja) | 中央集中化されたパケット処理器を有するisdn交換機において単一モ−ドで動作するdチャネルパケット処理器の二重化方法 | |
JPH06261071A (ja) | 交換システム | |
JPH0419582B2 (ja) | ||
JPH02152345A (ja) | 通信スイッチング制御装置 | |
JPH03159445A (ja) | 通信制御装置 |