JPH048850B2 - - Google Patents

Info

Publication number
JPH048850B2
JPH048850B2 JP58197020A JP19702083A JPH048850B2 JP H048850 B2 JPH048850 B2 JP H048850B2 JP 58197020 A JP58197020 A JP 58197020A JP 19702083 A JP19702083 A JP 19702083A JP H048850 B2 JPH048850 B2 JP H048850B2
Authority
JP
Japan
Prior art keywords
pattern
alignment
layer
thin film
patterns
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP58197020A
Other languages
English (en)
Other versions
JPS6087418A (ja
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed filed Critical
Priority to JP58197020A priority Critical patent/JPS6087418A/ja
Publication of JPS6087418A publication Critical patent/JPS6087418A/ja
Publication of JPH048850B2 publication Critical patent/JPH048850B2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Magnetic Heads (AREA)
  • Hall/Mr Elements (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Description

【発明の詳細な説明】 (イ) 産業上の利用分野 本発明は薄膜パターンの積層化技術に係り、薄
膜パターン積層時の各パターン合わせを好適に行
なわせる薄膜パターン積層方法に関するものであ
る。 (ロ) 従来技術 薄膜パターンを高精度に重ね合わせて何らかの
3次元パターンを基板上に形成する手順は一般的
に次の3つの工程、即ち()基板全面に薄膜を
形成(蒸着、スパツタ等により)する工程、()
感光性材料(フオトレジスト)により必要部分を
被覆する工程(フオトエツチング工程)、()ウ
エツト・ドライ等のエツチングにより不必要部の
薄膜を除去する工程、のくり返しである。 ところが、この工程中()の工程において、
以前に基板上に形成されたパターンとの相対位置
を合わせる必要があり、そのため目的の素子(例
えば、薄膜磁気ヘツドパターン)を形成するメイ
ンパターンとは別にパターン合わせを行なうアラ
イメント用のパターンを形成する必要が生じてい
た。具体的には第1図及び第2図に示す如きアラ
イメント用パターンが第3図に示す如く用いられ
ており、先ず基板1上に第1図のものを基板上ア
ライメント用パターン2としてメインの薄膜パタ
ーン部分3とは別の位置(第3図参照)に第1層
目のメインパターン形成前或いは第1層目のメイ
ンパターン形成と同時に形成する。尚、このアラ
イメント用パターン2は、以後の薄膜形成工程で
はマスク蒸着、マスクスパツタ等の方法により、
他の薄膜による被覆から保護されるものとする。
そして、以後のフオトエツチング工程時に用いら
れるフオトエツチング用マスク(以下、単にマス
クと称す)4の前記基板上アライメント用パター
ン2に相当する位置に第1図或いは第2図のもの
をマスク上アライメント用パターン5として配置
する(第3図では第2図のものを採用している)。
この様にすればアライメント即ち上下薄膜パター
ンの相対位置合わせは、マスク4上のアライメン
ト用パターン5が第1図の場合には、このパター
ンが基板1上のアライメント用パターン2に丁度
重なるように、マスク4上のアライメント用パタ
ーン5が第2図の場合には、その中央抜き部に基
板1上のアライメント用パターン2が丁度収まる
ように基板1とマスク4を配置することによつて
完了する。尚、マスク4上のアライメント用パタ
ーンとして第1図を採用するのは、ポジ型レジス
トの場合、第2図を採用するのはネガ型レジスト
の場合であり、このようにすることによつて基板
1上のアライメント用パターン2をレジストによ
つて被覆し、後のエツチング工程でのパターン破
壊を防止している。 しかし乍ら、上記のようなアライメント用パタ
ーンを使用した場合のアライメント精度は、パタ
ーン形成精度に大きく依存する。例えば、基板1
上のアライメント用パターン形成時に線細りが生
じ、後のマスク4上のアライメント用パターンと
して第1図が採用されている場合には第4図に示
すように基板1上のアライメント用パターン2が
マスク4上のアライメント用パターン5によつて
完全に隠されてしまうため、線細り寸法以上にア
ライメント精度を出すことが出来なかつた。ま
た、基板1上のアライメント用パターン形成時に
線太りが生じ、後のマスク4上のアライメント用
パターンとして第2図が採用されている場合にも
第5図に示すように同様の問題が生じていた。そ
のため、第1図及び第2図の様な従来のアライメ
ント用パターンではアライメント精度を出すため
に必要以上のパターン形成が要求されていた。そ
の他、第1,2図の従来パターンではアライメン
トの基準となる基板上、マスク上のÅ印外辺がア
ライメント完了時に互いに重なり合つて同時に見
ることが出来ないため、アライメントの完了のチ
エツクが困難であること、重ね合せが4層以上に
なるとアライメント用パターン周辺のボヤケが目
立ちアライメントが困難になること等の問題点が
あつた。 (ハ) 発明の目的 本発明は斯る点に鑑み成されたもので、薄膜パ
ターン積層時の各パターン合わせに及ぼすアライ
メント用パターン精度の影響を少なくし、容易且
つ良好なアライメントを行なうことのできるアラ
イメント用パターンを用いた薄膜パターン積層方
法を提供しようとするものである。 (ニ) 発明の構成 即ち、本発明は上記した目的を達成するため
に、第1層目の薄膜パターン上に一定の相対位置
をもつて新たに第2層目の薄膜パターンを形成す
る工程において、第1、2層目側に少なくとも1
辺が同一直線上で断続的線分になつた互いに異な
る形状のパターン相対位置決定様としてのアライ
メント用パターンを用い、第1、2層目のパター
ン相対位置合わせ時に第1、第2層目のアライメ
ント用パターンが合わさつて、互いの断続的線分
が互い違いに連なつて一つの連続した線分とな
り、その連続した線分が第1、2層目のアライメ
ント用パターンで形造られる幾何学模様の外周の
一辺となることでアライメントが完了する様にし
たものである。 (ホ) 実施例 以下、本発明の一実施例について図面と共に説
明する。 即ち、本発明では第6図、第7図に示す如きア
ライメント用パターン1011を用いており、
これは幅10μm長さ100μmの線状パターン10
a,11aが10μm間隔で幅方向に5本並び、更
に同一の線状パターン10b,11b群がこれと
垂直に近接して配置されたパターンであり、第6
図と第7図とでは夫々の基準線A1−A1′とB
1−B1′、A2−A2′とB2−B2′を一致さ
せた際に上記した2つの線状パターン11a,1
1bが各々幅方向に10μmづつズレるようになつ
ている。先ず、基板上に第6図のアライメント用
パターン10を第1層目のメインパターンとは別
位置にメインパターン形成と同時に形成し、第7
図のアライメント用パターン11を第2層目用の
マスク上に形成する。但し、このアライメント用
パターン1011の基板上、マスク上での位置
は第6図、第7図中に示す基準線A1,2−A
1,2′、B1,2−B1,2′のメインパターン
との相対的位置が同一となるように、即ち基準線
A1,2−A1,2′とB1,2−B1,2′とが
互いに一致するようにしておく必要がある。この
ようにすれば、マスクのアライメント、即ち上下
薄膜パターンの相対位置合わせはマスク上のアラ
イメント用パターン10の線状パターン10a,
10b群が基板上のアライメント用パターン10
の線状パターン10a,10b群と互い違いに噛
み合い、第6図パターンを構成する線状パターン
10a,10bの短辺と第7図パターンを構成す
る線状パターン11a,11bの短辺bとが一直
線になり、全体として第8図の様に2つの正方形
が形造られるよう基板とマスクとを配置すること
によつて完了する。 従つて、本発明に依ればこの様なアライメント
完了時に基板上、マスク上での基準となる線分−
第8図中パターン外辺a,bが同一視界にあるた
め、良好なアライメント精度が得られ、且つ容易
にアライメント完了をチエツクすることができ
る。また、斯る基板上のアライメント用パターン
形成時に線細り或いは線太りが生じた場合には、
第9図a,bに示したように基板上アライメント
用パターン10のマスク上アライメント用パター
11から引つ込み具合或いはとび出し具合を上
下左右対称とすることによつてパターン形成精度
のアライメント精度への影響を減少させることが
できる。 ところで、本発明のアライメント用パターンで
は、特にポジ型レジストを使用した場合、基板上
アライメント用パターンがレジストによつて被覆
されておらず、後のエツチング工程で破壊される
恐れがある。このような問題点は、基板上に第6
図のパターンを予じめ複数個形成しておき、第
2、3、4…層のアライメント時この複数個のパ
ターンをひとつづつ順次使用することによつて解
決できる。例えば、積層を4層行なう場合には第
10図aに示した様に基板上に第6図のパターン
10を3個形成しておき、各層のアライメント時
にこの3個のパターンをひとつづつ使用する。 即ち、第2層のマスク上には第10図bに示し
た様に第7図のパターン11を1個形成しておき
これによつてアライメントを行ない、基板上の他
のパターン、即ち中央と下方のパターンは保護パ
ターン12によつてレジストにより保護されるこ
とになる。そして、第3層のマスクには第10図
cのパターンを使用し第2層のパターン化時に保
護されていた基板上の中央パターン10を用いて
アライメントを行なう。同様にして第4層のアラ
イメントも行なうことが出来る。 次に、本発明製造方法を磁気抵抗効果型ヘツド
(以下、MRヘツドと称す)の製造工程に導入し
た場合を示す。斯るMRヘツドの製造工程は、(i)
SiO2等よりなる絶縁層(5KÅ)形成、(ii)パーマ
ロイ等よりなる磁気抵抗効果素子層(0.5KÅ)
(以下、MR層と称す)形成とパターン化、(iii)Cr
(1KÅ)とCu(5KÅ)とTi(1KÅ)とよりなる電
流供給用導体層形成とパターン化、()SiO2
よりなる絶縁層(6KÅ)形成(メタルマスク使
用)、()Cr(1KÅ)とCu(5KÅ)とTi(1KÅ)
とよりなるアース層形成とパターン化、()
SiO2等よりなる保護層(10KÅ)形成(マスク蒸
着)、から成る。ここで、各層形成は蒸着或いは
スパツタによつて行ない、パターン化はポジ型レ
ジスト(例えば、東京応化工業(株)製のOFPR−
800)にて必要部分を被覆した後Arイオンの照射
或いは腐食液への沈浸によつて行なう。但し、
()の工程の絶縁層及び()の工程の保護層
は±数10μm精度で充分なことから層形成時不必
要な部分をメタルマスクで覆うマスク蒸着法を採
用しており、実際に高精度マスクアライメントを
必要とする層形成工程はMR層、導体層、アース
層の3工程である。 従つて、先ずMR層のパターン化時には第11
図aに示す如くメインパターンであるMR部分形
成用パターン13とマスクアライメント用パター
10として第6図のものが形成されたマスクを
用いて行なう。すると、基板上にMR層のパター
ン13′と同時にマスクアライメント用パターン
10′が形成され、導体層、アース層形成時には
メタルマスクにて保護される。尚、ポジ型レジス
トを使用したため、マスクアライメント用パター
10′は少し線細り傾向がある。 そして、次に導体層のパターン化時には第11
図bに示す如くメインパターンであるリード線用
導体部分形成用パターン14とマスクアライメン
ト用パターン11として第7図のものが形成され
たマスクを用いて行ない、基板上とマスク上のア
ライメント用パターン10′,11が第9図aの
如くなる様マスクを配置すれば、両パターンの相
対位置は第11図bの如く所望のものとなる。 そして、アース層のパターン化時には第11図
cに示す如くメインパターンであるアース部分形
成用パターン15と第7図のマスクアライメント
用パターン11が形成されたマスクを用いて行な
い、マスク上のアライメント用パターン11と基
板上のアライメント用パターン(導体層パターン
化時にマスク上の保護パターン16により被覆保
護されていた)10′が第9図aの如くなる様マ
スクを配置する。 この様にして完成されたメインパターンは第1
2図に示す如くなり、14′は導体層パターン、
17は絶縁層、15′はアース層パターンである。
そして、この場合マスクアライメント用パターン
は不要部分除去のAr照射により破壊され僅かに
基板上に段差として残る(一点鎖線で図示)のみ
である。 (ヘ) 発明の効果 上述した如く本発明に依れば、薄膜パターン積
層時の各パターン合わせを容易に且つ精度良く行
なわせることが出来ると共に、アライメント用パ
ターンによるアライメント完了のチエツクも従来
のものに較べて良好に行なわせることが出来る。
【図面の簡単な説明】
第1図及び第2図は夫々従来のアライメント用
パターンを示す図、第3図はそのアライメント工
程を示す図、第4図及び第5図は夫々そのアライ
メント誤差の説明図、第6図及び第7図は夫々本
発明のアライメント用パターンを示す図、第8図
はそのアライメント完了時を示す図、第9図a,
bは夫々線細り及び線太りをしたアライメント用
パターンによるアライメント完了時を示す図、第
10図a,b,cは本発明のアライメント用パタ
ーンを複数個用いた場合のアライメント工程を
夫々説明する図、第11図a,b,cは本発明の
アライメント用パターンをMRヘツドの製造に用
いた場合のアライメント工程を夫々説明する図、
第12図はそのMRヘツドパターンの完成状態を
示す図である。 1……基板、4……マスク、1011……ア
ライメント用パターン、10a,10b,11
a,11b……線状パターン、12……保護パタ
ーン、13′……MR層パターン。

Claims (1)

  1. 【特許請求の範囲】 1 第1層目の薄膜パターン上に一定の相対位置
    をもつて新たに第2層目の薄膜パターンを形成す
    る工程において、前記第1層目及び第2層目の薄
    膜パターンは素子形成用メインパターンとは別に
    パターン相対位置決定用として少なくとも側辺の
    一部が前記メインパターンに対し一定の相対位置
    で存在する同一直線上にあるアライメント用パタ
    ーンを有し、第1、第2層のパターン相対位置合
    わせ時に前記第1、第2層目のアライメント用パ
    ターンが合わさつて互いの一側辺が連なつて一つ
    の連続した線分となり、その連続した線分が第
    1、第2層目のアライメント用パターンで形造さ
    れる幾何学模様の外周の一辺となることでアライ
    メントが完了することを特徴とした薄膜ターン積
    層方法。 2 前記した第1層目のアライメント用パターン
    を一定の幅と、長さの線状パターンが一定間隔で
    並べられた線状パターン群で構成し、第2層目の
    アライメント用パターンを前記した線状パターン
    群の間隔を埋める様一定の幅と長さの線状パター
    ンが一定間隔で並べられた線状パターン群で構成
    したことを特徴とする特許請求の範囲第1項記載
    の薄膜パターン積層方法。
JP58197020A 1983-10-20 1983-10-20 薄膜パタ−ン積層方法 Granted JPS6087418A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP58197020A JPS6087418A (ja) 1983-10-20 1983-10-20 薄膜パタ−ン積層方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP58197020A JPS6087418A (ja) 1983-10-20 1983-10-20 薄膜パタ−ン積層方法

Publications (2)

Publication Number Publication Date
JPS6087418A JPS6087418A (ja) 1985-05-17
JPH048850B2 true JPH048850B2 (ja) 1992-02-18

Family

ID=16367430

Family Applications (1)

Application Number Title Priority Date Filing Date
JP58197020A Granted JPS6087418A (ja) 1983-10-20 1983-10-20 薄膜パタ−ン積層方法

Country Status (1)

Country Link
JP (1) JPS6087418A (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007214243A (ja) * 2006-02-08 2007-08-23 Renesas Technology Corp 半導体装置の製造方法

Also Published As

Publication number Publication date
JPS6087418A (ja) 1985-05-17

Similar Documents

Publication Publication Date Title
JP3118899B2 (ja) アライメントチェックパターン
US6936521B2 (en) Alignment mark and alignment method using the same for photolithography to eliminating process bias error
US7999399B2 (en) Overlay vernier key and method for fabricating the same
JP2001093820A (ja) マーク、アライメントマーク、合わせずれ測定用マーク、フォトマスク、及び、半導体ウェーハ
JPH06334237A (ja) 磁気抵抗読取りトランスジューサ
JPH048850B2 (ja)
JPS603528Y2 (ja) 多層エツチングコイル
JP2504160B2 (ja) 磁気抵抗効果型ヘッド及びその製造方法
JPH0453012A (ja) 薄膜磁気ヘッドの製造方法
JPS61210508A (ja) 薄膜磁気ヘツドの製造方法
JPS6045922A (ja) 磁気抵抗効果型磁気ヘッド
JPS59195888A (ja) ヨ−ク付強磁性磁気抵抗効果素子の製造方法
JP2752447B2 (ja) 薄膜磁気ヘッドの製造方法
JPH02141912A (ja) 薄膜磁気ヘッド
JPH0256711A (ja) 薄膜磁気ヘッドの製造方法
JPS59165220A (ja) 薄膜磁気ヘツドおよびその製造方法
JPS59154625A (ja) 薄膜磁気ヘツド製造方法
JPH05128445A (ja) 薄膜磁気ヘツドの製造方法
JPH04102211A (ja) 薄膜磁気ヘツド
JPH10172110A (ja) 薄膜磁気ヘッドの製造方法
JPS63285716A (ja) 薄膜磁気ヘッドの製造方法
JPH10162316A (ja) 薄膜磁気ヘッドの製造方法およびウェハ
JPH0320809B2 (ja)
JPH0316686B2 (ja)
JPH1027315A (ja) 薄膜磁気ヘッドの製造方法