JPH0488502A - プログラマブルコントローラ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） この発明は、プログラマブルコントローラに係り、特に
、通信インターフェイスにおいて通信回線の通信状態を
ユーザが確認できるモニター機能を備えたプログラマブ
ルコントローラに関する。

（従来の技術） 従来より、通信インターフェイスを備えたプログラマブ
ルコントローラ（以下ＰＣと略記する）にあっては、回
線の使用状態をユーザが確認（７やすいように、ＰＣ本
体にＬＥＤなどの表示体が一体に設けられ、その表示体
により回線の送信／受信信号の入出力状態を表示するよ
うに構成されている。

（発明が解決しようとする課題） しかしながら、上述したような従来技術によれば、ＰＣ
本体にＬＥＤなどの表示体が一体に設けられた一体型の
簡易な通信インターフェイスを備え、ＬＥＤなどの表示
体により回線の送信／受信状態を表示するようになって
おり、ＬＥＤなどの表示体を用いる構成のため、別途に
回路素子、ＬＥＤ素子、電源容量の確保などが必要にな
りコストアップの原因になるなどの問題点がある。

また、この場合に用いられるＬＥＤなどの表示体は、送
受信キャラクタ数を判別できない構成になっている。

本願発明は、上記課題を解決するためになされたもので
、その目的とするところは、ＰＣ本体からＬＥＤなどの
表示部を省き、それにともない回路素子、ＬＥＤ素子、
電源容量などの削減を可能にしてコストダウンを達成す
ると共に、従来のＬＥＤではできなかった送受信キャラ
クタ数をも判別でき、キャラクタ数の差異を判別するこ
とでトラブルの発生をも早期に解決することができるＰ
Ｃを提供するものである。

（課題を解決するための手段） 上記課題を解決するため、この発明に係るＰＣによれば
、プログラマブルコントローラに人出力される通信回線
の信号を受信する通信インターフェイス回路と、 その通信インターフェイス回路に人力された通信回線の
人出力信号をカウントし、通信回線の入出力情報をデー
タとして出力する入出力制御手段と、 その人出力制御手段から出力された通信回線の入出力情
報を記憶しておく記憶部を備えた記憶手段と、 この記憶手段に上記人出力制御手段を介して連繋され、
表示手段を備えたプログラミングコンソールなどのユー
ザ用の制御機器との間で通信を可能にする外部機器用イ
ンターフェイス回路と、を備えていることを特徴とする
。

（作用） 上記構成の本願発明のＰＣによれば、通信インターフェ
イス回路に人力された通信回線の入出力信号をカウント
し、通信回線の入出力情報をデータとして出力する入出
力制御手段と、その入出力制御手段から出力された通信
回線の入出力情報を記憶しておく記憶部を備えた記憶手
段と、この記憶手段に上記人出力制御手段を介して連繋
され、表示手段を備えたプログラミングコンソールなど
のユーザ用の制御機器との間で通信を可能にする外部機
器用インターフェイス回路とを備えているため、ユーザ
がＰＣ本体と別体に設けられたプログラミングコンソー
ルなどの制御機器の表示手段より送／受信信号の入出力
状態をモニターして判別でき、しかもその際にキャラク
タ数の差異によるトラブルが判明した場合にも早期に解
決できることになる。

（実施例） 以下、本願発明に係るＰＣの一実施例を図面に基づいて
説明する。

第１図は本願発明に係るＰＣの基本的回路構成を示す回
路ブロック図、第２図は第１図で示したＰＣの動作を示
すフローチャート、第３図（イ）。

（ロ）は通信インターフェイス回路の１キャラクタ受信
割り込みおよび送信割り込みの動作を示すそれぞれのフ
ローチャー１・、第４図は本願発明の人出カメモリの内
部を示す説明図、第５図は本願発明のＰＣに接続される
プログラミングコンソールの部分拡大図である。

第１図に示すように、ＰＣ本体（Ａ）は、外部機器と接
続される通信インターフェイス回路１と、通信インター
フェイス回路１に接続されるＭＰＵ２と、外部機器から
の送信／受信の情報データが記憶される入出力用（Ｉ　
１０）メモリ（すなわち、ＲＡＭ）３と、上記ＰＣ本体
を稼働させるためのプログラムが記憶されたユーザプロ
グラム４と、上記ＭＰＵ２にＢＵＳ　（Ｂ）を介して連
繋されるＰＣＣ本体色別体に設けられたプログラミング
コンソール１０などの制御機器に対して上記通信インタ
ーフェイス回路１に入出力される送／受信信号データを
出力する外部機器用のインターフェイス回路５とを有し
ている。

上記通信インターフェイス回路１のＭＰＵ２の受信処理
は、この処理中に第３図（イ）で示すように、ステップ
２０１では、１キャラクタ受信ごとに割り込みを発生さ
せ、割り込み処理を実行し、１キヤラクタ受信処理にて
送／受信データをＭＰＵ２の受信バッファに格納するが
、この後、ステップ１０２では、ＭＰＵ２の受信カウン
タエリアに１を加算するような処理機能を有している。

また、上記ＭＰＵ２は、送信処理においても、第３図（
ロ）で示すように、ステップ３０１ては、１キャラクタ
送信時、次の送信データを送信するための割り込み処理
をし、データ送信後、ステ・ツブ３０２では、ＭＰＵ２
の送信カウンタエリア内に１を加算する処理機能を有し
ている。

さらに、ＭＰＵ２に内蔵されている送／受信の両カウン
タは、８ビット分のエリアを持っていて、カウント可能
な数値は、０〜ＦＦ（Ｈ）であり、それ以降は、カウン
トされると０に復帰し、再度０から１づつ加算されるよ
うに構成されている。

また、スタートフラグを０ＦＦ−ＯＮ−ＯＦＦすること
により、ＭＰＵ２の送／受信カウンタを０にクリアでき
るように構成されている。

さらに、上記ＭＰＵ２の送信カウンタ／受信カウンタ内
のデータは、ユーザが直接読みだし可能なように設定さ
れたＲＡＭＢ内の設定番地である０５番地、すなわち、
ＡＲＯ５ＣＨに出力されるように構成されている。

上記設定番地の構成は、第４図に示すように、設定され
ている番地であるＡＲ０５ＣＨ（２０）と、アドレス２
１と、データ書き込み部２２とから構成されている。

すなわち、上記ＭＰＵ２は、上記通信インターフェイス
回路１に入力されてくる送／受信信号をカウントし、キ
ャラクタ信号として」−証人出力用のＲＡＭ３に入力し
、上記プログラミングコンソール１０から送／受信信号
データの出力要請があれば、ＲＡＭ３に記憶されている
送／受信信号データを出力制御し、インターフェイス回
路５を介してプログラミングコンソール１０に出力する
ように構成されている。

上記プログラミングコンソール１０では、インターフェ
イス回路５を介して人力されてくる送／受信信号データ
を表示部１１から表示するように構成され、送／受信信
号データの出力要請のためのキー操作部Ｃを備えている
。

また、上記ＰＣ（Ａ）のＢＵＳ（Ｂ）には、さらにシス
テムプログラム６、Ｉ１０インターフェイス回路８が接
続され、このＩ１０インターフェイス回路８はＩ１０ポ
ート９に接続されている。

上記プログラミングコンソール１０には、送／受信信号
を表示する表示部１１と、キー操作部Ｃが設けられ、こ
のキー操作部Ｃは、テンキー１２と、クリアキー１３お
よびシフトキー１４のほかにチャンネルキー（ＣＨ）１
５．ＨＲ主キー６゜モニターキー１７などが設けられて
いる。

また、上記プログラミングコンソール１０の表示部１１
は、例えば、第５図に示すように、左端側上部に所望す
るチャンネルＮｏを表示し、その下端側には送信カウン
タ表示部１１ａと、この表示部１１ａに連続するように
受信カウンタ表示部１１ｂとが連続して並設され、−例
としては５チヤンネル（ＣＨ）の送／受信信号データを
要請する場合のキー操作は、まずクリヤーキー１３を押
し、次ぎにシフトキー１４を押す。その後、チャンネル
キー１５．シフトキー１４．ホールデイングリレーキ−
１６，テンキー１２の順にキー操作を行い、最後にモニ
ターキー１７を押すと、第５図に示すようにプログラム
コンソール１０の表示部１１から送／受信信号データが
表示され、第４図に示すような順序でＲＡＭ３に記憶さ
れている送／受信信号データが１キヤラクタ受信ごとに
インクリメントされて表示されるように構成されている
。

次に、この実施例のＰＣの作用を第２図のフローチャー
トに基づいて説明する。

まず、ＰＣ本体Ａの電源がＯＮされると、スタート状態
となり、ステップ１０１では、ユーザがプログラマブル
コンソール１０のキー操作部Ｃを操作して送／受信信号
のデータの表示を命令すると、ＭＰＵ２はＲＡＭＢ内に
記憶されている送／受信信号のデータを出力制御する命
令実行が行われる。

次に、ステップ１０２では、ＭＰＵ２は、インターフェ
イス回路５を介してＲＡＭ３に記憶されている送／受信
信号のデータをプログラマブルコンソール１０に対して
１キヤラクタごとに出力するサービス処理を行う。

そうして、ステップ１０３では、ＲＡ　Ｍ　３に記憶さ
れている送／受信信号のデータが全てプログラマブルコ
ントローラ１０に出力され、プログラムコンソール１０
の表示部１１からの送／受信データの表示がなされモニ
ターが完了すると、元のスタート状態に戻る。

この実施例の本願発明のＰＣによれば、通信インターフ
ェイス回路１に入力された通信回線の入出力信号をＭＰ
Ｕ２でカウントし、通信回線の入出力情報をデータとし
てＲＡＭ３に出力制御するとともに、このＲＡＭ３にＭ
ＰＵ２を介して連繋され、表示部１１を備えた外部のプ
ログラミングコンソール１０などのユーザ用の制御機器
との間で通信を可能にする外部機器用のインターフェイ
ス回路５とを備えているため、ユーザがプログラミング
コンソール１０の表示部１１により通信回線とのＰＣ本
体Ａ間における送／受信信号の入出力状態をモニターし
て判別でき、しかもその際にキャラクタ数の差異による
トラブルが判明した場合にも、表示部１１にて確認する
ことができるため、トラブルを早期に解決できることに
なるなお、この実施例では、ＰＣＣ本体の外部機器用の
インターフェイス回路５に接続されるユーザ用の制御機
器として、プログラミングコンソール１０を用いたが、
これに限定されるものではなく、モニター機能を有する
例えば、ＧＰＣ（グラフィクプログラムコンソール）な
どの周辺制御機器と接続可能なことは勿論いうまでもな
い。

（発明の効果） 以上の構成から明らかなように、本願発明のＰＣによれ
ば、通信インターフェイス回路に入力された通信回線の
入出力信号をカウントし、通信回線の入出力情報をデー
タとして出力する入出力制御手段と、その入出力制御手
段から出力された通信回線の入出力情報を記憶しておく
記憶部を備えた記憶手段と、この記憶手段に連繋され、
表示手段を備えた外部のプログラムコンソールなどのユ
ーザ用の制御機器との間で通信を可能にする外部機器用
インターフェイス回路とを備えているため、ユーザがプ
ログラムコンソールなどの制御機器の表示手段より通信
回線の入出力状態をモニターして判別でき、しかもその
際にキャラクタ数の差異によるトラブルか判明した場合
にも早期に解決できることになる他、従来のようにＰＣ
本体にＬＥＤを表示するための回路素子、ＬＥＤ素子を
設けたり、電源容量を増加しておく必要がなくなり、そ
の分コストダウンが図られることになるなどの効果を有
する。

【図面の簡単な説明】

第１図は本願発明に係るＰＣの基本的回路構成を示す回
路ブロック図、第２図は第１図で示したＰＣの動作を示
すフローチャート、第３図（イ）。 （ロ）は通信インターフェイス回路の１キャラクタ受信
割り込みおよび送信割り込みの動作を示すそれぞれのフ
ローチャート、第４図は本願発明の人出カメモリの内部
を示す説明図、第５図は本願発明のＰＣ本体に接続され
るプログラミングコンソール部の部分拡大図である。 Ａ・・・ＰＣ本体 １・・・通信インターフェイス回路 ２・・・ＭＰＵ ３・・・入出カメモリ（ＲＡＭ） ５・・・コンソールインターフェイス回路１０・・・プ
ログラミングコンソール １１・・・表示部

Claims (1)

1. 【特許請求の範囲】 １、プログラマブルコントローラに入出力される通信回
   線の信号を受信する通信インターフェイス回路と、 その通信インターフェイス回路に入力された通信回線の
   入出力信号をカウントし、通信回線の入出力情報として
   出力する入出力制御手段と、その入出力制御手段から出
   力された通信回線の入出力情報を記憶しておく記憶部を
   備えた記憶手段と、 この記憶手段に上記入出力制御手段を介して連繋され、
   表示手段を備えたプログラミングコンソールなどのユー
   ザ用の制御機器との間で通信を可能にする外部機器用イ
   ンターフェイス回路と、を備えていることを特徴とする
   プログラマブルコントローラ。