JPH0485943A - 電子部品搭載用フィルム基板 - Google Patents
電子部品搭載用フィルム基板Info
- Publication number
- JPH0485943A JPH0485943A JP2199575A JP19957590A JPH0485943A JP H0485943 A JPH0485943 A JP H0485943A JP 2199575 A JP2199575 A JP 2199575A JP 19957590 A JP19957590 A JP 19957590A JP H0485943 A JPH0485943 A JP H0485943A
- Authority
- JP
- Japan
- Prior art keywords
- film base
- electronic component
- film
- mounting
- electronic components
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000463 material Substances 0.000 claims abstract description 41
- 239000000853 adhesive Substances 0.000 claims abstract description 13
- 230000001070 adhesive effect Effects 0.000 claims abstract description 13
- 239000002184 metal Substances 0.000 claims abstract description 9
- 238000007747 plating Methods 0.000 claims abstract description 5
- 238000004544 sputter deposition Methods 0.000 claims abstract description 5
- 239000000758 substrate Substances 0.000 claims description 46
- 239000004020 conductor Substances 0.000 abstract description 35
- 238000000034 method Methods 0.000 abstract description 8
- 239000011888 foil Substances 0.000 description 4
- 230000000694 effects Effects 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 238000003384 imaging method Methods 0.000 description 2
- 238000002844 melting Methods 0.000 description 2
- 230000008018 melting Effects 0.000 description 2
- 235000014676 Phragmites communis Nutrition 0.000 description 1
- 239000004642 Polyimide Substances 0.000 description 1
- 238000005452 bending Methods 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 229920006332 epoxy adhesive Polymers 0.000 description 1
- 230000009477 glass transition Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 229910000679 solder Inorganic materials 0.000 description 1
- 238000005476 soldering Methods 0.000 description 1
- 238000002834 transmittance Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/50—Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
Landscapes
- Wire Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
(産業上の利用分野)
本発明は、電子部品を搭載するための基板に関し、特に
可撓性を有するフィルム基材を使用して構成される電子
部品搭載用フィルム基板に関するものである。
可撓性を有するフィルム基材を使用して構成される電子
部品搭載用フィルム基板に関するものである。
(従来の技術)
フィルム基材を使用して構成される電子部品搭載用フィ
ルム基板は、これを製造しまたその後に電子部品を実装
するに際して、フィルム基材の可撓性を利用して種々な
加工が所謂リール・トウ・リールによって行われるもの
である。すなわち、長尺なフィルム基材をリールに巻い
ておき、これを二つのリールの間を流しなから、導体回
路の形成や、電子部品の実装等の各種加工が行われるの
であり、製造工程の簡略化・連続化の面から、この種の
電子部品搭載用フィルム基板あるいはこれを構成してい
るフィルム基材は便利なものなのである。
ルム基板は、これを製造しまたその後に電子部品を実装
するに際して、フィルム基材の可撓性を利用して種々な
加工が所謂リール・トウ・リールによって行われるもの
である。すなわち、長尺なフィルム基材をリールに巻い
ておき、これを二つのリールの間を流しなから、導体回
路の形成や、電子部品の実装等の各種加工が行われるの
であり、製造工程の簡略化・連続化の面から、この種の
電子部品搭載用フィルム基板あるいはこれを構成してい
るフィルム基材は便利なものなのである。
例えば、第1図に示すような形状のものとして構成され
るフィルム基板はデバイス孔を形成したフィルムと、そ
れに貼付けた導体回路、すなわちデバイス孔に向けて突
出させたインナーリート端子と、それをデバイス孔の外
方に延在させ、アウターリードとしたものから構成され
ている。このフィルム基板への電子部品の実装方法は、
TAB(Tope Automated Bondin
gの略)と呼ばれ、第2図に示すように、デバイス孔に
向けて突出させたインナーリード端子と実装すべき電子
部品上の接続端子とをボンディングツールでもって熱圧
着することで実装を行っている。また、第3図に示すよ
うな実装方法はフリップチップボンディング方式と呼び
、そのフィルム基板はTABフィルムのようなデバイス
孔に接続すべきインナーリード端子が突出している構成
とは異なり、すべての接続端子はフィルム基板上に形成
されていて、実装すべき電子部品の接続端子上に形成さ
れているハンダバンブを加熱溶融することで実装を行っ
ている。
るフィルム基板はデバイス孔を形成したフィルムと、そ
れに貼付けた導体回路、すなわちデバイス孔に向けて突
出させたインナーリート端子と、それをデバイス孔の外
方に延在させ、アウターリードとしたものから構成され
ている。このフィルム基板への電子部品の実装方法は、
TAB(Tope Automated Bondin
gの略)と呼ばれ、第2図に示すように、デバイス孔に
向けて突出させたインナーリード端子と実装すべき電子
部品上の接続端子とをボンディングツールでもって熱圧
着することで実装を行っている。また、第3図に示すよ
うな実装方法はフリップチップボンディング方式と呼び
、そのフィルム基板はTABフィルムのようなデバイス
孔に接続すべきインナーリード端子が突出している構成
とは異なり、すべての接続端子はフィルム基板上に形成
されていて、実装すべき電子部品の接続端子上に形成さ
れているハンダバンブを加熱溶融することで実装を行っ
ている。
これらの実装方法を採用するフィルム基板は、第4図に
示すワイヤボンデインク方式と比較して、−括してボン
ディングできるところに特徴かあり、多ピンになるほと
実装時間について有利である。
示すワイヤボンデインク方式と比較して、−括してボン
ディングできるところに特徴かあり、多ピンになるほと
実装時間について有利である。
ところで、近年の電子部品のように高密度化され、しか
も500ピン〜1o○0ビンの多ピンとなってきている
場合、基板の大きさか現状のままとすると、当然電子部
品と接続する導体回路の線幅は細くなってくる。そのた
めにデバイス孔に突出したインナーリートをもつTAB
フィルムの場合、インナーリードか細いために、製造工
程において、インナーリード曲がり、バラツキの問題か
生じてくる。また、実装段階においても熱圧着による一
括ボンディング方式では、ボンディングツールの平面度
、面角度、またツール内温度差により高精度のものが要
求され、安定したボンディング特性か得にくくなってい
るのが現状である。
も500ピン〜1o○0ビンの多ピンとなってきている
場合、基板の大きさか現状のままとすると、当然電子部
品と接続する導体回路の線幅は細くなってくる。そのた
めにデバイス孔に突出したインナーリートをもつTAB
フィルムの場合、インナーリードか細いために、製造工
程において、インナーリード曲がり、バラツキの問題か
生じてくる。また、実装段階においても熱圧着による一
括ボンディング方式では、ボンディングツールの平面度
、面角度、またツール内温度差により高精度のものが要
求され、安定したボンディング特性か得にくくなってい
るのが現状である。
この問題を解決するには、接続すべき導体回路かフィル
ム上に固定され、熱溶融たけて実装を行えるフリップチ
ップボンディング方式のフィルム基板を採用すればよい
わけであるが、多ピン化となってくると、次のような問
題を解決しなければならない。まず第一にフィルム基板
は第5図のような、エポキシ系接着剤を介してフィルム
基材と導体回路を貼付けている3層構造をとっているが
、フリップチップボンディング用フィルム基板に電子部
品を実装する際の加熱温度は、接着剤のガラス転移点よ
り高いため、接続部の導体回路がずれたり、はがれたり
することであり、線幅が細いと接着強度か弱いために、
さらにこの傾向が大きいということである。
ム上に固定され、熱溶融たけて実装を行えるフリップチ
ップボンディング方式のフィルム基板を採用すればよい
わけであるが、多ピン化となってくると、次のような問
題を解決しなければならない。まず第一にフィルム基板
は第5図のような、エポキシ系接着剤を介してフィルム
基材と導体回路を貼付けている3層構造をとっているが
、フリップチップボンディング用フィルム基板に電子部
品を実装する際の加熱温度は、接着剤のガラス転移点よ
り高いため、接続部の導体回路がずれたり、はがれたり
することであり、線幅が細いと接着強度か弱いために、
さらにこの傾向が大きいということである。
第二に、フィルム基板に対して電子部品を搭載する場合
には、電子部品搭載用フィルム基板側の導体回路に対し
て電子部品を位置合わせしなけれ−・−−Il、L篤肺
イ七7 芹本ハ両夫のmM合わせは、電子部品側に設け
であるターゲットマークと電子部品搭載用フィルム基板
側に設けた位置合わせマークとをそれぞれ検出して行っ
ていたのであるか、特に電子部品搭載用フィルム基板側
の位置合わせマークは電子部品側のターゲy )□マー
クと直接一致する場所には形成されていなかった。その
理由は、電子部品搭載用フィルム基板側の位置合わせマ
ークと電子部品側のターゲットマークとを同一方向から
、例えばカメラによって撮像する必要があり、両者が同
じ位置に存在していると、いずれか一方が他方を構成部
材によって隠されてしまうからであり、そのために特に
電子部品搭載用フィルム基板側の位置合わせマークは電
子部品の外形の外側に位置するフィルム基村上に形成さ
れていたのである。
には、電子部品搭載用フィルム基板側の導体回路に対し
て電子部品を位置合わせしなけれ−・−−Il、L篤肺
イ七7 芹本ハ両夫のmM合わせは、電子部品側に設け
であるターゲットマークと電子部品搭載用フィルム基板
側に設けた位置合わせマークとをそれぞれ検出して行っ
ていたのであるか、特に電子部品搭載用フィルム基板側
の位置合わせマークは電子部品側のターゲy )□マー
クと直接一致する場所には形成されていなかった。その
理由は、電子部品搭載用フィルム基板側の位置合わせマ
ークと電子部品側のターゲットマークとを同一方向から
、例えばカメラによって撮像する必要があり、両者が同
じ位置に存在していると、いずれか一方が他方を構成部
材によって隠されてしまうからであり、そのために特に
電子部品搭載用フィルム基板側の位置合わせマークは電
子部品の外形の外側に位置するフィルム基村上に形成さ
れていたのである。
このように、電子部品搭載用フィルム基板側の位置合わ
せマークと電子部品側のターゲットマークとがそれぞれ
離れた位置にあると、まず両者を別個に認識・測定しな
ければならないことは当然として、両者をそれぞれ認識
・測定することから、それには誤差が生し易いものであ
る。
せマークと電子部品側のターゲットマークとがそれぞれ
離れた位置にあると、まず両者を別個に認識・測定しな
ければならないことは当然として、両者をそれぞれ認識
・測定することから、それには誤差が生し易いものであ
る。
そこで、本発明者等は、フリップチップポンディング方
式のフィルム基板において、電子部品を実装する際に、
接続する導体回路が熱によりずれたりはがれたりしない
ようにするにはどうしたらよいか、位置合わせにおける
誤差が生じないようにするにはどうしたらよいかについ
て種々検討を重ね、本発明を完成したのである。
式のフィルム基板において、電子部品を実装する際に、
接続する導体回路が熱によりずれたりはがれたりしない
ようにするにはどうしたらよいか、位置合わせにおける
誤差が生じないようにするにはどうしたらよいかについ
て種々検討を重ね、本発明を完成したのである。
(発明が解決しようとする課題)
本発明は、以上のような経緯に基づいてなされたもので
、その解決しようとする課題は、電子部品の電子部品搭
載用フィルム基板に対する実装を行う場合の導体回路の
ずれやはかれと、位置合わせを行なう場合の認識・測定
上の誤差である。
、その解決しようとする課題は、電子部品の電子部品搭
載用フィルム基板に対する実装を行う場合の導体回路の
ずれやはかれと、位置合わせを行なう場合の認識・測定
上の誤差である。
そして、本発明の目的とするところは、電子部品の実装
を導体回路のすれ・はがれがなく、しかも電子部品の位
置合わせを誤差なく正確に行うことのできる電子部品搭
載用フィルム基板を簡単な構成によって提供することに
ある。
を導体回路のすれ・はがれがなく、しかも電子部品の位
置合わせを誤差なく正確に行うことのできる電子部品搭
載用フィルム基板を簡単な構成によって提供することに
ある。
(課題を解決するための手段)
以上の課題を解決するために、本発明の採った手段は、
実施例において使用する符号を付して説明すると、 「可撓性を有するフィルム基材(11)と、このフィル
ム基材(11)に形成されて搭載すべき電子部品(20
)と接続される導体回路(12)とを備えた電子部品搭
載用フィルム基板(10)において、フィルム基材(1
1)を光透過性の材料によって形成するとともに、導体
回路(12)を、導体金属のフィルム基材(11)に対
するスパッタリングやメッキによって接着剤を介さない
で直接形成したものとし、 かつフィルム基材(11)の、電子部品(20)上のタ
ーゲットマーク(21)と同一位置に、位置合わせマー
ク(13)を形成したことを特徴とする電子部品搭載用
フィルム基板(10)J である。
実施例において使用する符号を付して説明すると、 「可撓性を有するフィルム基材(11)と、このフィル
ム基材(11)に形成されて搭載すべき電子部品(20
)と接続される導体回路(12)とを備えた電子部品搭
載用フィルム基板(10)において、フィルム基材(1
1)を光透過性の材料によって形成するとともに、導体
回路(12)を、導体金属のフィルム基材(11)に対
するスパッタリングやメッキによって接着剤を介さない
で直接形成したものとし、 かつフィルム基材(11)の、電子部品(20)上のタ
ーゲットマーク(21)と同一位置に、位置合わせマー
ク(13)を形成したことを特徴とする電子部品搭載用
フィルム基板(10)J である。
すなわち、本発明に係る電子部品搭載用フィルム基板(
10)は、そのフィルム基材(11)上に導体回路(1
2)を接着剤を介さないで直接形成したものであり、そ
のフィルム基材(11)を光透過性を有する材料によっ
て形成するとともに、電子部品(20)のターゲットマ
ーク(21)と、これと同一位置に形成した位置合わせ
マーク(13)とを一致させたときに、これを光透過性
を有するフィルム基材(11)を通して認識・測定でき
るようにしたものである。これにより当該電子部品搭載
用フィルム基板(10)に対する電子部品(20)の実
装を、導体回路(12)のずれやはがれがなく行えるよ
うにしたものであり、その位置合わせを確実に行えるよ
うにしたものである。
10)は、そのフィルム基材(11)上に導体回路(1
2)を接着剤を介さないで直接形成したものであり、そ
のフィルム基材(11)を光透過性を有する材料によっ
て形成するとともに、電子部品(20)のターゲットマ
ーク(21)と、これと同一位置に形成した位置合わせ
マーク(13)とを一致させたときに、これを光透過性
を有するフィルム基材(11)を通して認識・測定でき
るようにしたものである。これにより当該電子部品搭載
用フィルム基板(10)に対する電子部品(20)の実
装を、導体回路(12)のずれやはがれがなく行えるよ
うにしたものであり、その位置合わせを確実に行えるよ
うにしたものである。
(発明の作用)
以上のように構成した電子部品搭載用フィルム基板(1
0)の作用について、以下に説明する。
0)の作用について、以下に説明する。
この電子部品搭載用フィルム基板(10)に対しては、
第6図に示すように、その各導体回路(12)の所定部
分に、電子部品(20)の各バンブ(22)をハンダ接
続等の手段によって接続することにより電子部品(20
)の搭載が行われるのであるが、この場合電子部品(2
0)を電子部品搭載用フィルム基板(lO)の撮像カメ
ラとは反対側に配置して行えばよいのである。
第6図に示すように、その各導体回路(12)の所定部
分に、電子部品(20)の各バンブ(22)をハンダ接
続等の手段によって接続することにより電子部品(20
)の搭載が行われるのであるが、この場合電子部品(2
0)を電子部品搭載用フィルム基板(lO)の撮像カメ
ラとは反対側に配置して行えばよいのである。
つまり、電子部品搭載用フィルム基板(10)において
は、そのフィルム基材(11)か光透過性の材料によっ
て形成しであるから、このフィルム基材(11)の各導
体回路(12)及び位置合わせマーク(13)以外の部
分から図示下側に位置する電子部品(20)を言わば透
視し得るものとなっているのである。
は、そのフィルム基材(11)か光透過性の材料によっ
て形成しであるから、このフィルム基材(11)の各導
体回路(12)及び位置合わせマーク(13)以外の部
分から図示下側に位置する電子部品(20)を言わば透
視し得るものとなっているのである。
従って、電子部品(20)の電子部品搭載用フィルム基
板(10)に対する位置合わせは、電子部品(20)か
電子部品搭載用フィルム基板(]0)の下側に入ったと
しても、フィルム基材(11)を透視することにより行
えるのである。
板(10)に対する位置合わせは、電子部品(20)か
電子部品搭載用フィルム基板(]0)の下側に入ったと
しても、フィルム基材(11)を透視することにより行
えるのである。
また、この電子部品(20)の位置合わせに際して重要
なことは、電子部品搭載用フィルム基板(10)側の各
位置合わせマーク(13)が電子部品(20)側の各タ
ーゲットマーク(2I)と同一位置に形成しであること
である。つまり、位置合わせが完了したときには、第7
図の仮想線にて示したように、電子部品搭載用フィルム
基板(10)側の位置合わせマーク(13)と電子部品
(20)側のターゲットマーク(21)とが完全に一致
するのであり、この場合の位置合わせは位置合わせマー
ク(13)とターゲットマーク(21)とか撮像カメラ
からみて一致するように、電子部品搭載用フィルム基板
(10)または電子部品(20)を移動させればよいの
である。従って、この位置合わせ作業は非常に容易なも
のとなっているのである。
なことは、電子部品搭載用フィルム基板(10)側の各
位置合わせマーク(13)が電子部品(20)側の各タ
ーゲットマーク(2I)と同一位置に形成しであること
である。つまり、位置合わせが完了したときには、第7
図の仮想線にて示したように、電子部品搭載用フィルム
基板(10)側の位置合わせマーク(13)と電子部品
(20)側のターゲットマーク(21)とが完全に一致
するのであり、この場合の位置合わせは位置合わせマー
ク(13)とターゲットマーク(21)とか撮像カメラ
からみて一致するように、電子部品搭載用フィルム基板
(10)または電子部品(20)を移動させればよいの
である。従って、この位置合わせ作業は非常に容易なも
のとなっているのである。
勿論、この電子部品搭載用フィルム基板(10)はフィ
ルム基材(11)上に、導体回路(12)か接着剤を介
さないで直接形成しているものであるから、実装時にお
いて、電子部品(20)の接続端子上のハンプ(22)
を加熱溶融しても、導体回路(12)かフィルム基材(
11)に対してすれたり、はかれたりしないことは当然
である。
ルム基材(11)上に、導体回路(12)か接着剤を介
さないで直接形成しているものであるから、実装時にお
いて、電子部品(20)の接続端子上のハンプ(22)
を加熱溶融しても、導体回路(12)かフィルム基材(
11)に対してすれたり、はかれたりしないことは当然
である。
(実施例)
次に、本発明に係る電子部品搭載用フィルム基板(10
)を、図面に示した実施例に従って詳細に説明する。
)を、図面に示した実施例に従って詳細に説明する。
第6図には、本発明に係る電子部品搭載用フィルム基板
(10)の部分断面図が示してあり、この電子部品搭載
用フィルム基板(10)の図示上側に撮像カメラを配置
し、電子部品搭載用フィルム基板(10)の下側に搭載
すべき電子部品(20)か配置しである。この電子部品
搭載用フィルム基板(10)は、光透過性を有する可撓
性のある材料としてポリイミドによって形成したフィル
ム基材(11)に、電子部品(20)を搭載するための
導体回路(12)、及び位置合わせマーク(13)を形
成したものである。
(10)の部分断面図が示してあり、この電子部品搭載
用フィルム基板(10)の図示上側に撮像カメラを配置
し、電子部品搭載用フィルム基板(10)の下側に搭載
すべき電子部品(20)か配置しである。この電子部品
搭載用フィルム基板(10)は、光透過性を有する可撓
性のある材料としてポリイミドによって形成したフィル
ム基材(11)に、電子部品(20)を搭載するための
導体回路(12)、及び位置合わせマーク(13)を形
成したものである。
これらの導体回路(12)及び位置合わせマーク(13
)は、フィルム基材(11)に対して導体金属をスパッ
タリングやメッキによって添着した金属箔をエツチング
することにより形成したものであり、これらの導体回路
(12)及び位置合わせマーク(13)とフィルム基材
(11)間には接着剤等の他のものが存在していないも
のである。すなわち、もし、金属箔を接着剤によってフ
ィルム基材(11)に添着したとすると、実装時におい
て、導体回路(12)が、フィルム基材(11)に対し
てずれたりはがれたりするだけでなく、金属箔に所定の
エツチングを施して導体回路(12)及び位置合わせマ
ーク(13)を形成した場合に、フィルム基材(11)
の他の部分にこの接着剤が残留したままとなって、折角
のフィルム基材(11)の透明性を阻止してしまうから
、このフィルム基材(11)に対する導体回路(12)
や位置合わせマーク(13)の形成は接着剤を介さない
状態で行わなければならないものなのである。このよう
な、フィルム基材(11)に直接金属箔を一体化したも
のは、所謂二層基材と言われていて、市販もされている
ものである。
)は、フィルム基材(11)に対して導体金属をスパッ
タリングやメッキによって添着した金属箔をエツチング
することにより形成したものであり、これらの導体回路
(12)及び位置合わせマーク(13)とフィルム基材
(11)間には接着剤等の他のものが存在していないも
のである。すなわち、もし、金属箔を接着剤によってフ
ィルム基材(11)に添着したとすると、実装時におい
て、導体回路(12)が、フィルム基材(11)に対し
てずれたりはがれたりするだけでなく、金属箔に所定の
エツチングを施して導体回路(12)及び位置合わせマ
ーク(13)を形成した場合に、フィルム基材(11)
の他の部分にこの接着剤が残留したままとなって、折角
のフィルム基材(11)の透明性を阻止してしまうから
、このフィルム基材(11)に対する導体回路(12)
や位置合わせマーク(13)の形成は接着剤を介さない
状態で行わなければならないものなのである。このよう
な、フィルム基材(11)に直接金属箔を一体化したも
のは、所謂二層基材と言われていて、市販もされている
ものである。
また、特に各位置合わせマーク(13)については、こ
の電子部品搭載用フィルム基板(10)に搭載すべき電
子部品(20)の各ターゲットマーク(21)と同一位
置に形成したものであり、本実施例においては、第2図
に示したように電子部品(20)側のターゲットマーク
(21)よりも小さなものとして形成した。
の電子部品搭載用フィルム基板(10)に搭載すべき電
子部品(20)の各ターゲットマーク(21)と同一位
置に形成したものであり、本実施例においては、第2図
に示したように電子部品(20)側のターゲットマーク
(21)よりも小さなものとして形成した。
また、これら各位置合わせマーク(13)は、各導体回
路(12)とは別体のものとして形成することにより、
これが導体回路(12)とは別物であることを明確に示
し得るようにしである。なお、本実施例においては、こ
れら各位置合わせマーク(13)を導体回路(12)と
同じ側に形成した例か示しであるが、これら各導体回路
(12)とは完全に分離させるために、これらの位置合
わせマーク(13)を導体回路(12)とは反対の面に
形成して実施してもよいものである。また、各位置合わ
せマーク(13)を電子部品(20)側のターゲットマ
ーク(21)と同じ数だけ形成してもよいか、少なくと
も一個あれば十分である。
路(12)とは別体のものとして形成することにより、
これが導体回路(12)とは別物であることを明確に示
し得るようにしである。なお、本実施例においては、こ
れら各位置合わせマーク(13)を導体回路(12)と
同じ側に形成した例か示しであるが、これら各導体回路
(12)とは完全に分離させるために、これらの位置合
わせマーク(13)を導体回路(12)とは反対の面に
形成して実施してもよいものである。また、各位置合わ
せマーク(13)を電子部品(20)側のターゲットマ
ーク(21)と同じ数だけ形成してもよいか、少なくと
も一個あれば十分である。
(発明の効果)
以上詳述した通り、本発明においては、上記実施例にて
例示した如く、 「可撓性を有するフィルム基材(11)と、このフィル
ム基U’(11)に形成されて搭載すべき電子部品(2
0)と接続される導体回路(12)とを備えた電子部品
搭載用フィルム基板(10)において、フィルム基材(
11)を光透過性の材料によって形成するとともに、導
体回路(12)を、導体金属のフィルム基材(11)に
対するスパッタリングやメッキによって接着剤を介さな
いで直接形成したちのとし、 かつフィルム基材(11)の、電子部品(20)上のタ
ーゲットマーク(21)と同一位置に、位置合わせマー
ク(13)を形成した」 ことにその構成上の特徴があり、これにより、電子部品
の実装を導体回路がフィルム基材に対してすれたりはが
れたりすることなく、また電子部品の位置合わせを誤差
なく正確に行うことのできる電子部品搭載用フィルム基
板を簡単な構成によって提供することができるのである
。
例示した如く、 「可撓性を有するフィルム基材(11)と、このフィル
ム基U’(11)に形成されて搭載すべき電子部品(2
0)と接続される導体回路(12)とを備えた電子部品
搭載用フィルム基板(10)において、フィルム基材(
11)を光透過性の材料によって形成するとともに、導
体回路(12)を、導体金属のフィルム基材(11)に
対するスパッタリングやメッキによって接着剤を介さな
いで直接形成したちのとし、 かつフィルム基材(11)の、電子部品(20)上のタ
ーゲットマーク(21)と同一位置に、位置合わせマー
ク(13)を形成した」 ことにその構成上の特徴があり、これにより、電子部品
の実装を導体回路がフィルム基材に対してすれたりはが
れたりすることなく、また電子部品の位置合わせを誤差
なく正確に行うことのできる電子部品搭載用フィルム基
板を簡単な構成によって提供することができるのである
。
第1図はTABフィルムの部分平面図、第2図はTAB
フィルムに電子部品を実装している状態を示す部分断面
図、第3図はフリップチップボンディングの部分断面図
、第4図はワイヤボンディングの部分断面図、第5図は
3層構造をもつフィルム基材の部分断面図、第6図は本
発明に係る電子部品搭載用フィルム基板の部分断面図、
第7図はこの電子部品搭載用フィルム基板に対して電子
部品を位置合わせしている状態を示す部分平面図である
。 符 号 の 説 明 10・・電子部品搭載用フィルム基板、11・・・フィ
ルム基材、12・導体回路、12a・・・インナーリー
ト、12b・・アウターリード、13・・・位置合わせ
マーク、14・・・デバイス孔、15・・・接着剤、2
0・・電子部品、21・・・ターゲットマーク、22・
・・電子部品の接続端子及びハンタバンブ、30・・ボ
ンディングワイヤ、40・・・ボンディングツール。 以 上 第1図
フィルムに電子部品を実装している状態を示す部分断面
図、第3図はフリップチップボンディングの部分断面図
、第4図はワイヤボンディングの部分断面図、第5図は
3層構造をもつフィルム基材の部分断面図、第6図は本
発明に係る電子部品搭載用フィルム基板の部分断面図、
第7図はこの電子部品搭載用フィルム基板に対して電子
部品を位置合わせしている状態を示す部分平面図である
。 符 号 の 説 明 10・・電子部品搭載用フィルム基板、11・・・フィ
ルム基材、12・導体回路、12a・・・インナーリー
ト、12b・・アウターリード、13・・・位置合わせ
マーク、14・・・デバイス孔、15・・・接着剤、2
0・・電子部品、21・・・ターゲットマーク、22・
・・電子部品の接続端子及びハンタバンブ、30・・ボ
ンディングワイヤ、40・・・ボンディングツール。 以 上 第1図
Claims (1)
- 【特許請求の範囲】 可撓性を有するフィルム基材と、このフィルム基材に
形成されて搭載すべき電子部品と接続される導体回路と
を備えた電子部品搭載用フィルム基板において、 前記フィルム基材を光透過性の材料によって形成すると
ともに、前記導体回路を、導体金属の前記フィルム基材
に対するスパッタリングやメッキによって接着剤を介さ
ないで直接形成したものとし、 かつ前記フィルム基材の、前記電子部品上のターゲット
マークと同一位置に、位置合わせマークを形成したこと
を特徴とする電子部品搭載用フィルム基板。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2199575A JPH0485943A (ja) | 1990-07-28 | 1990-07-28 | 電子部品搭載用フィルム基板 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2199575A JPH0485943A (ja) | 1990-07-28 | 1990-07-28 | 電子部品搭載用フィルム基板 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH0485943A true JPH0485943A (ja) | 1992-03-18 |
Family
ID=16410117
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2199575A Pending JPH0485943A (ja) | 1990-07-28 | 1990-07-28 | 電子部品搭載用フィルム基板 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0485943A (ja) |
-
1990
- 1990-07-28 JP JP2199575A patent/JPH0485943A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100268608B1 (ko) | 반도체장치의제조방법및반도체장치 | |
JPH0332914B2 (ja) | ||
JPH06103704B2 (ja) | 集積回路パッケージの製造方法、集積回路アセンブリおよびバイアの形成方法 | |
KR20000010668A (ko) | 성형된 유연 회로 볼 그리드 어레이 및 그 제조방법 | |
KR100315138B1 (ko) | 반도체장치와그의제조방법및필름캐리어테이프와그의제조방법 | |
JP2001156203A (ja) | 半導体チップ実装用プリント配線板 | |
KR100546698B1 (ko) | 반도체 패키지의 서브스트레이트 | |
US7345244B2 (en) | Flexible substrate and a connection method thereof that can achieve reliable connection | |
JP2001007460A (ja) | フレキシブル基板の認識マーク構造 | |
JPH0485943A (ja) | 電子部品搭載用フィルム基板 | |
JP2833174B2 (ja) | 半導体素子及びその実装方法 | |
JPH0644669B2 (ja) | 表面実装部品搭載用プリント配線板 | |
JP2000106385A (ja) | 半導体装置及びその製造方法、半導体装置の製造装置、回路基板並びに電子機器 | |
JP2652222B2 (ja) | 電子部品搭載用基板 | |
JPH08340164A (ja) | Bga型パッケージの面実装構造 | |
JPH04139737A (ja) | 半導体チップの実装方法 | |
JPH0150100B2 (ja) | ||
JP3021508B2 (ja) | 導電突起の形成方法 | |
JP3161648B2 (ja) | 電子部品の半田付け方法 | |
JP2867547B2 (ja) | 導電突起の形成方法 | |
KR950002745B1 (ko) | 탭 패키지 | |
JP3060591B2 (ja) | 半導体装置の実装方法、電子光学装置の製造方法及び電子印字装置の製造方法 | |
JP3021509B2 (ja) | 導電突起の形成方法 | |
JPS634638A (ja) | フイルムキヤリヤ−テ−プ | |
JPH04105400A (ja) | 半導体集積回路装置の搬送方法およびそれに用いる搬送基板 |