JPH0484534A - Atmデュアルリング網におけるatmセル挿入方式 - Google Patents

Atmデュアルリング網におけるatmセル挿入方式

Info

Publication number
JPH0484534A
JPH0484534A JP2197630A JP19763090A JPH0484534A JP H0484534 A JPH0484534 A JP H0484534A JP 2197630 A JP2197630 A JP 2197630A JP 19763090 A JP19763090 A JP 19763090A JP H0484534 A JPH0484534 A JP H0484534A
Authority
JP
Japan
Prior art keywords
atm
input
input buffer
buffer
transmission line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2197630A
Other languages
English (en)
Inventor
Motoo Nishihara
西原 基夫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP2197630A priority Critical patent/JPH0484534A/ja
Publication of JPH0484534A publication Critical patent/JPH0484534A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Data Exchanges In Wide-Area Networks (AREA)
  • Small-Scale Networks (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 [産業上の利用分野] 本発明は非同期転送モード(以下ATMと略称)ネット
ワークにおけるATMセル転送の切り替え方式に関し、
特に分岐挿入多重化装置(以下ADMと略称)における
ATMセル挿入の切り替え方式に関する。
[従来の技術] 第2図はADMの一般的な構成を示す図であって、現用
系リング伝送路の入力線22と1局内インターフェース
の入力線24と1局内インターフェースの出力戦25と
、現用系リング伝送路の出力線23と、現用系リング伝
送路出力線22から局内インターフェース出力線25へ
のATMセル分岐処理部27と1局内インターフェース
入力線24から現用系リング伝送路失力線23へのAT
Mセル挿入処理部26からなる。なおこの第2図におけ
る21は各ADMを示す。
第3図は上記ATMセル挿入処理部26の従来の一例の
構成を示した図であって、現用系リング伝送路の入力線
22の伝送路用人力バッファ(以下単に人力バッファと
略称することあり)31と局内インターフェースの入力
線24の局内入力用バッファ(以下単に入力バッファと
略称することあり)32と、これら2つの入力バッファ
3]。
32の出力の一方を現用系リング伝送路の出力線23に
接続する切替回路35と、この切替回路35の接続の切
り替えを行うタイミング回路33とからなる。現用系リ
ング伝送路22からのATMセルは、有効セルである場
合に入力バッファ3]に書き込まれる。又1局内インタ
ーフェース24のATMセルは、有効セルである場合に
入力バッフ732に書き込まれる。切り替え回路35の
切り替え制御は、2つの入力バッファ31.32のバッ
ファの使用量の状況に関係なく当時間の配分でタイミン
グ回路33により切り替えられる。34は前記の時間の
配分により切り替えを行うための指示信号である。
[発明が解決しようとする問題点コ この従来の切り替え方式におけるATMセル挿入では、
2つの入力バッファ31.32のバッファの使用量の状
況に関係なく当時間の配分で切替回路35の切り替え制
御が行われており、入力バッファ31.32のうちの一
方の入力バッファにバースト的に有効セルの書き込みが
行われた場合に該当バッファがオーバーフローするとい
う問題点があった。
従って本発明は有効セルの書き込みがバースト的に行わ
れた場合のオーバーフローを可及的に少なく使用とする
ものである。
[問題点を解決するための手段] 本発明によれば、非同期転送モード(以下ATMと略称
)デュアルリング網により構成されるネットワークの各
分岐挿入多重化装置に配置された伝送路入力用バッファ
および局内入力用バッファにおけるATMの使用量を比
較し、使用量値の大きい方の入力バッファを出力線へ切
替え接続するようにしたことをを特徴とする。ATMデ
ュアルリングにおけるATMセル挿入方式が得られる。
また本発明によれば、非同期転送モードデュアルリング
網により構成されるネットワークの各分岐挿入多重化装
置に配置され、現用系リング伝送路から入力されるAT
Mセルを記憶する伝送路入力用バッファ 局内インター
フェースから入力されるATMセルを記憶する局内入力
用バッファこれら2つの入力用バッファを出力線へ切替
え接続する切替回路及びこの切替回路の切替を制御する
制御手段を有するATMセル転送部において。
上記2つの入力バッファの使用量値を比較判定する判定
機構を更に備え、かつ前記制御手段として前記判定機構
の判断結果に基づいて切替の制御を行う制御手段を用い
ることを特徴とする。ATMデュアルリング網における
ATMセル挿入方式が得られる。
更に本発明によれば1前記制御手段が前記判定機構の判
断結果に基づいて前記伝送路入力用バッファの使用量値
と前記局内入力用バッファの使用量値を可及的に等しく
なるように制御する制御手段である事を特徴とする特許
請求の範囲第1項のATMデュアルリング網に於けるA
TMセル挿入方式が得られる。
E実施例] 次に本発明について図面を参照して説明する。
第1図は本発明の一実施例の構成を示す図であL′−X
6 る。現用系リング伝送路22からのATMセルは有効セ
ルである場合に伝送路用人力バッファ31に書き込まれ
る。又1局内インターフェース24のATMセルは、有
効セルである場合に局内入力用バッファ32に書き込ま
れる。
伝送路用人力バッファ31の使用量は使用量値]1とし
て2局内入力用バッファ32の使用量は使用量値12と
して2判定回路13に通知される。
判定回路13はバッファの使用量の多い方のバッファを
特定し判定結果14として接続制御部15に通知する。
制御部15は判定結果14をもとにバッファの使用量の
大きい方の入力バッファ(31,32の一方)を出力線
23に接続するように切替回路35を制御する。
仮に伝送路の人力線22においてバースト的に有効セル
が書き込まれたとする。この時、伝送路用人力バッフ7
31の使用量は局内入力用バッファ32の使用量よりも
大きくなったとする。これにより切替回路35を通して
伝送路用人力バッファ内のATMセルのみが出力線23
に読み出される。これは伝送路用人力バッフ731の使
用量が局内入力用バッファ32の使用量と同一になるま
で続く。その後は切替回路35は2つの入力バッファ3
1.32からセル単位で交互に出力線23にATMセル
を読み出す。
[発明の効果] 以上説明したように本発明は、現用系リング伝送路及び
局内インターフェースの入力バッファのうち使用量の大
きい方のバッファからATMセルを読み出しているため
、バースト的な有効セルの発生に対して優先的に対処す
ることが出来る効果がある。また両方の使用量があまり
差がなくなるので、現用系リング伝送路入力線もしくは
局内インターフェース入力線いずれから入力されたセル
も、現用系リング伝送路出力線に出力される遅延が非常
に小さく、あとの回路構成のの条件は緩和される効果が
ある。
【図面の簡単な説明】
第1図は本発明の一実施例の構成を示す図、第2図はA
DMにおけるATMセル転送の一般的な構成を示す図、
第3図は従来の装置におけるATMセル挿入部の構成を
示す図である。 記号の説明:11・・・使用量値、12・・・使用量値
。 13・・・判定回路、14・・・判定結果、15・・・
制御部。 ]6・・・指示信号、21・・・ADM (分岐挿入多
重化装置)、22・・・(現用系リング伝送路の)入力
線23・・・(現用系リング伝送路の)出力線、24・
・・(局内インターフェースの)入力線、25・・・(
局内インターフェースへの)出力線、26・・ATMセ
ル挿入処理部、27・・・ATMセル分岐処理部31・
・・伝送路入力用バッファ、32・・・局内入力用バッ
ファ、33・・・タイミング回路、34・・・指示信号
、35・・・切替回路。

Claims (3)

    【特許請求の範囲】
  1. (1)非同期転送モード(以下ATMと略称)デュアル
    リング網により構成されるネットワークの各分岐挿入多
    重化装置に配置された伝送路入力用バッファおよび局内
    入力用バッファにおけるATMの使用量を比較し、使用
    量値の大きい方の入力バッファを出力線へ切替え接続す
    るようにしたことを特徴とする、ATMデュアルリング
    網におけるATMセル挿入方式。
  2. (2)非同期転送モードデュアルリング網により構成さ
    れるネットワークの各分岐挿入多重化装置に配置され、
    現用系リング伝送路から入力されるATMセルを記憶す
    る伝送路入力用バッファ、局内インターフェースから入
    力されるATMセルを記憶する局内入力用バッファ、こ
    れら2つの入力用バッファを出力線へ切替え接続する切
    替回路及びこの切替回路の切替を制御する制御手段を有
    するATMセル転送部において、 上記2つの入力バッファの使用量値を比較判定する判定
    機構を備え、かつ前記制御手段として前記判定機構の判
    断結果に基づいて切替の制御を行う制御手段を用いるこ
    とを特徴とする、ATMデュアルリング網におけるAT
    Mセル挿入方式。
  3. (3)前記制御手段が前記判定機構の判断結果に基づい
    て前記伝送路入力用バッファの使用量値と前記局内入力
    用バッファの使用量値を可及的に等しくなるように制御
    する制御手段である事を特徴とする、特許請求の範囲第
    1項のATMデュアルリング網におけるATMセル挿入
    方式。
JP2197630A 1990-07-27 1990-07-27 Atmデュアルリング網におけるatmセル挿入方式 Pending JPH0484534A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2197630A JPH0484534A (ja) 1990-07-27 1990-07-27 Atmデュアルリング網におけるatmセル挿入方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2197630A JPH0484534A (ja) 1990-07-27 1990-07-27 Atmデュアルリング網におけるatmセル挿入方式

Publications (1)

Publication Number Publication Date
JPH0484534A true JPH0484534A (ja) 1992-03-17

Family

ID=16377681

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2197630A Pending JPH0484534A (ja) 1990-07-27 1990-07-27 Atmデュアルリング網におけるatmセル挿入方式

Country Status (1)

Country Link
JP (1) JPH0484534A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09181742A (ja) * 1995-12-19 1997-07-11 Electron & Telecommun Res Inst 完全相互接続型非同期転送モード交換装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09181742A (ja) * 1995-12-19 1997-07-11 Electron & Telecommun Res Inst 完全相互接続型非同期転送モード交換装置

Similar Documents

Publication Publication Date Title
US5301184A (en) Control system for switching duplicated switch units in ATM exchange
AU734413B2 (en) Switch control circuit and switch control method of ATM switchboard
JPH0498942A (ja) ルーチング方法および無瞬断テーブル変更方法
JPH04220829A (ja) セル位相乗換回路
JP3516490B2 (ja) 回線インタフェース装置
JP3644087B2 (ja) 非同期ネットワークの切換えノードにおける伝送速度予約
JPH1117696A (ja) Atmリンク切換方式
JPH0484534A (ja) Atmデュアルリング網におけるatmセル挿入方式
JP2671576B2 (ja) Atmスイッチの冗長切替方式
JPH04337935A (ja) データ切替方式
JP3297104B2 (ja) Atmスイッチ
JPH0382244A (ja) プロセッサ間通信システム
KR100425580B1 (ko) 에이티엠 스위치 및 그것의 자동 절체 방법
JPH057213A (ja) Atmセルスイツチ系切替方式
JPH0759135A (ja) 構内交換機及び該交換機に使用するラインカード
JP3045144B2 (ja) Atm交換機
JPH02224547A (ja) Atm/stmハイブリッドスイッチ構成方式
JPH11331189A (ja) セルスイッチ装置
JPH11261598A (ja) Atmスイッチの切替方式
KR0147137B1 (ko) 제한적 공유메모리 비동기 전달모드(atm) 스위치 장치에서 멀티캐스트 기능을 구현하기 위한 라우팅 제어 장치
JP2768762B2 (ja) 交換機
JP2685494B2 (ja) 2重化パケツト交換機
JPH03116350A (ja) データ転送のバス構造
JPH0363995A (ja) デュアルポートメモリ
JP2000307604A (ja) Atmリンク切り換えシステム