JPH0481962A - システムバス拡張装置 - Google Patents

システムバス拡張装置

Info

Publication number
JPH0481962A
JPH0481962A JP19502790A JP19502790A JPH0481962A JP H0481962 A JPH0481962 A JP H0481962A JP 19502790 A JP19502790 A JP 19502790A JP 19502790 A JP19502790 A JP 19502790A JP H0481962 A JPH0481962 A JP H0481962A
Authority
JP
Japan
Prior art keywords
input
output
system bus
relaying
data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP19502790A
Other languages
English (en)
Other versions
JP2604056B2 (ja
Inventor
Haruhisa Suzuki
晴久 鈴木
Koichi Haniyuda
羽入田 貢一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oki Electric Industry Co Ltd
Original Assignee
Oki Electric Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Electric Industry Co Ltd filed Critical Oki Electric Industry Co Ltd
Priority to JP19502790A priority Critical patent/JP2604056B2/ja
Publication of JPH0481962A publication Critical patent/JPH0481962A/ja
Application granted granted Critical
Publication of JP2604056B2 publication Critical patent/JP2604056B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Bus Control (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 (産業上の利用分野) 本発明は、コンピュータシステムにおいて、2本のシス
テムバスな接続するシステムバス拡張装置に関する。
(従来の技術) 多くのコンピュータシステムにおいて、システムバスが
採用されている。システムバスは、中央処理装置、主記
憶装置、入出力装置などの異種類の装置を共通的に接続
し、装置間のデータ転送を行なうものであり、拡張性、
柔軟性に優れているという特徴がある。
システムバスでは、全ての装置が共通的にデータ転送を
行なうため、高い転送能力が要求され、数十Mバイ8フ
秒から数百Mバイト/秒の転送能力が必要とされている
。システムバスがこのような転送能力を実現するために
は、システムバス長、接続装置数等に制限が発生し、シ
ステムバスの特徴である拡張性、柔軟性に対して妨げに
なっている。特に多くの入出力装置を接続するシステム
においては、重大な問題である。
この問題を解決するために、2本のシステムバスを接続
して、システムバスの接続装置数制限を超える装置を接
続可能とするシステムバス拡張装置がある。
このシステムバス拡張装置は、システムバスな電気的に
分離し、システムバス間のデータ転送の中継を行なうも
のである。システムバス間のデータ転送は、全てこのシ
ステムバス拡張装置を経由するため、この装置もシステ
ムバス相当の転送能力を必要とされるが、その実現は困
難であった。
このため、処理のピーク時には、データ転送中継能力が
足りずに入出力装置であるハードディスク装置のオーバ
ラン等の不具合が発生するという問題があった。
そこで、従来、この問題を解決するために、次にょうな
対策が講じられていた。
(a)−時的なハードディスク装置のオーバランに対し
てソフトウェアにてリトライを行なう。即ち、システム
バス拡張装置のデータ転送スピードがハードディスク装
置の処理スピードに追いついていかないため、ハードデ
ィスク装置からオーバランを中央処理装置に通知すると
、中央処理装置は同じ命令(たとえばリード命令ならリ
ード命令)をもう−度ハードディスク装置へ出す。これ
はリトライすると、システムバス拡張装置のデータ転送
中継能力が回復していてハードディスク装置のオーバラ
ンが発生しなくなっているからである。
(b)ハードディスク装置のフォーマットを間欠フォー
マットに変更することによりハードディスク装置の転送
能力を抑える。
(発明が解決しようとする課題) しかしながら、上述した対策では次のような欠点があっ
た。
即ち、前記(a)の対策では、リトライすることにより
逆にシステムバス上のデータ転送が増加し、新たなオー
バランが発生するために実質的に問題が解決しない可能
性があった。また、前記(b)の対策では、処理のピー
ク時のみでなく、オーバランが発生しない通常運用時に
おいてもハードディスク装置の転送能力が低下するとい
う欠点があった。
そこで、本発明の目的は、このような従来の問題点に鑑
み、従来のようにソフトウェアによるリトライをしたり
、ハードディスク装置のフォーマットを間欠フォーマッ
トに変更したりすることなく、処理のピーク時に入出力
装置のオーバラン等の不具合の発生を抑止することがで
きるようにしたシステムバス拡張装置を提供することに
ある。
(課題を解決するための手段) 本発明は、中央処理装置と主記憶装置と入出力装置が接
続される主システムバスと、入出力装置の増設を目的と
して入出力装置が接続される拡張システムバスとを接続
し、前記中央処理装置からの前記拡張システムバスに接
続される入出力装置の転送能力データの通知命令の処理
及び両システムバス間の入出力命令、データ転送、入出
力割込の中継制御を行なうシステムバス拡張装置におい
て、前記通知命令により予め通知された前記拡張システ
ムバスに接続される入出力装置の転送能力データ、動作
中入出力装置のデータ転送能力の総和及び本システムバ
ス拡張装置のデータ転送能力制限値の各データを記憶し
、かつ入出力命令に対して中継不可のときその入出力命
令を保留しておくための記憶部と、この記憶部の前記デ
ータに基づいて、入出力命令に対して中継が可能である
か否かのチェックをし、かつ前記動作中入出力装置のデ
ータ転送能力の総和データを更新演算するための処理部
とを備えてなるものである。
(作用) 従って、処理部は、記憶部に記憶されている当該入出力
装置の転送能力データや動作中入出力装置のデータ転送
能力の総和及び本システムバス拡張装置のデータ転送能
力制限値の各データに基づいて、入出力命令(記憶部に
保留されている入出力命令も含む)に対して、中継が可
能であるか否かのチェックをし、中継が可能であれば、
その入出力命令を中継して入出力装置に送出するように
すると共に、前記動作中入出力装置のデータ転送能力の
総和のデータ更新演算を行なう。また、処理部は前記入
出力命令に対して前記チェッ・りの結果、中継不可能の
とき、その入出力命令を保留入出力命令として記憶部に
記憶させる。
よって、主システムバスの中央処理装置からの入出力命
令を拡張システムバスの入出力装置へ中継する際に、処
理部は前記チェックにてその入出力命令の実行により増
加するデータ転送中継処理の負荷を予測し、中継能力を
超える時は、中継処理可能となるまで、記憶部に前記入
出力命令を格納して前記入出力命令を保留するようにし
たので、従来のようにソフトウェアによるリトライした
り、入出力装置のフォーマットを間欠フォーマットに変
更したりすることなく、過負荷時(処理のピーク時)の
入出力装置のオーバラン等の不具合の発生を抑止するこ
とができる。
(実施例) 次に本発明について図面を用いて説明する。
第2図は、本発明を適用したコンピュータシステムの構
成図である。
同図において、システムバス拡張装置(以下、SBEと
略称する。)lは、主システムバス(以下、MSBと略
称する。)2と拡張システムバス(以下、ESBと略称
する。)3とを接続する。
MSB2には、中央処理装置(以下、CPUと略称する
。)4と主記憶装置(以下、MEMと略称する。)5と
入出力装置(以下、IOと略称する。)6a、6bが接
続される。ESB3にはl07a、7bが接続される。
なお、ESB3には、MSB2に接続装置数制限により
接続できない入出力装置が接続され、その装置数はシス
テム構成によって異なる。
第1図は第2図のSBE 1の一実施例を示す構成図で
ある。
第1図において、MSBインタフェース(以下、MSB
Iと略称する。)8は、MSB2とのデータ転送のイン
タフェース部であって、このMSBI8には、本発明の
処理部としてのマイクロプロセッサ(以下、MPUと略
称する。)12と、メモリリードデータバッファ(以下
、MRDBtlFと略称する。)10、メモリライトバ
ッファC以下、MWTBIIFと略称する。)11が接
続されている。また、ESBインタフェース(以下、E
SBIと略称する。)9は、ESB3とのデータ転送の
インタフェースであり、このESBI 9にはMPU1
2とMRDBUFI OとMWTBUFI 1 カ接続
すhテイル。また、MRDBUFI Oは、拡張システ
ムバスの入出力装置から主システムバスのメモリを読み
出す際のバッファであって、このMRDBtlFl 0
には、MSBI8とESBI9が接続されている。また
、MWTBUFI 1は拡張システムバスの入出力装置
から主システムバスのメモリへ書込む際のバッファであ
って、このMWTBtlFl 1には、MSBI8とE
SBI9が接続されている。
また、MPU12は、予め拡張システムバスに接続され
る入出力装置の転送速度を本装置(SBEI)に通知さ
せる命令(以下、設定命令と称する。)の処理及び入出
力命令と入出力割込の中継の制御をマイクロプログラム
にておこなうものであり、このMPU12には、MSB
 I 9と本発明の記憶部としてのローカルメモリ(以
下、LMと略称する。)13と制御メモリ(以下、CM
と略称する。)14が接続されている。また、LM13
には、予め第6図に示すような入出力装置とそのデータ
転送速度の関係を示すテーブルが設けられている。LM
13は、MPU12よりリードライト可能である。また
、0M14は、MPU12にて実行されるマイクロプロ
グラムが格納されるメモリである。5BEIは、MSB
I8とESBI9とMRDBUFI OとMWTBUF
I 1とMPUI2とLM13と0M14とから構成さ
れている。
次に、第2図におけるCPU4からの設定命令に対する
処理について説明する。設定命令は、設定する入出力装
置(拡張システムバスに接続される入出力装置)を識別
するためのアドレス(以下、入出力アドレスと称する。
)と該入出力装置のデータ転送速度を本装置(SBEI
)に通知する。MPU12は、CPLI4からの設定命
令を受信すると、入出力アドレスを識別して、LM13
内に格納されている、第6図に示すような入出力装置の
データ転送速度テーブルより、該入出力アドレスに対応
する入出力装置のデータ転送速度を格納している場所(
要素)を、要素3−0〜3−nのうちより、取出して、
LM13内に前記入出力アドレスと共に別に記憶してお
く。
次に、第2図におけるCPU4からの入出力命令により
I 07aがMEM5に対してデータ転送を行なう場合
について説明する。
先ず、CPU4は、l07aに対する入出力命令をSB
E 1に対して送出する。一般的に入出力命令の情報と
して入出力アドレス、動作コマンド、転送メモリアドレ
ス、転送データ数が含まれる。5BEIは、入出力命令
を受信すると、MSB 18により拡張システムバスへ
の入出力命令であることを認識し、MPU12に対して
通知する。
第3図はMPU12における入出力命令中継処理を示す
フローチャートである。この第3図を用いて、MPU1
2の入出力命令中継処理について説明する。
MPU12は、入出力命令を受信すると、その入出力ア
ドレスから、その対応する要素をLM13より読出し、
更にLM13内のデータ転送速度テーブルより前記読出
した要素におけるデータ転送速度を取出す、そして、M
PU12は、この取出したデータ転送速度と同じ<LM
13より取出した現在勤作中の総転送速度(現在勤作中
の入出力装置のデータ転送速度の総和)より、本装置(
SBEI)のデータ転送能力を超えないかどうかのチェ
ック(以下、本動作をスループットチェックという、)
を行ない(ステップSl。
S2)、中継可能と判断された場合は、ESBI9を経
由してl07aに対して入出力命令を中継し、動作中総
転送速度にIO7のデータ転送速度を加算して入出力命
令処理を終了する(ステップ83〜S5)。
MPU12はスルーブツトチェックにて中継不可能と判
断したときは、入出力命令の中継動作は行なわず、保留
入出力命令としてLM13に格納して入出力命令を終了
する(ステップS6)。
次にl07aは、入出力命令を受信すると、その動作コ
マンドよりIOライト系のコマンドの際はメモリリード
を、IOリード系のコマンドの際はメモリライトを行な
う。
先ず、IOライト動作について説明する。IOライトデ
ータは、MSBI8 、 MRDBUFI O、ESB
I9を経由してMSB2のMEM5より読み出される。
MRDB[IFl 0は、メモリリードデータのプリフ
ェッチ機能(予めメモリをリードしてくること)を持っ
ている。従って、MRDBUFI Oは、アクセス機能
を有し、MSBI8に対してメモリ(MEM5)リード
命令を出して読み出したデータをためておく、ESBI
9は、l07aよりメモリリードアクセスを受信すると
、MRDBUFI Oをアクセスし、MRDBUFI 
Oにデータが存在するときはリードデータとしてIo7
aに応答し、MEDBUF 10 G:mデータが存在
しないときはMSBI8によりMEM5よりデータを読
み出し、l07aに応答する。この場合、MRDBUF
I Oは引き続くアドレスに対してメモリデータのブリ
フェッチを行なうことによりMRDBUFI Oにデー
タが存在する確率を高めている。
次にIOリード動作について説明する。工0リードデー
タは、ESBI9 、 MWTBUFI 1 、 MS
BI8を経由してMSB2のMEM5へ書込まれる。
MWTBUFI 1は、FIFO(ファーストイン・フ
ァーストアウト)構造となってり、ESBI9よりMW
TBUFllへ書込まれた順に、MSBI8よりMSB
2のMEM5へ書込まれる。
以上の動作よりデータ転送が終了すると、工07aは、
入出力割込を発生する。 ESBI9は、この入出力割
込を受信すると、MPU12に通知する。MPU12に
おける入出力割込中継処理について第4図を用いて説明
する。なお、第4図は、MPU12における入出力割込
中継処理を示すフローチャートである。
MPU12は、入出力割込を受信すると、割込を発生し
た入出力装置アドレスをもとにLM13より該入出力装
置のデータ転送速度を取出しくステップ5ll)、それ
を同じ<LM13より取出した動作中総転送速度から減
算しくステップ512)、その結果をもとにLM13内
の動作中総転送速度を更新する一方、MSBI8により
MSB2のCPU4に対して入出力割込を送出する(ス
テップ513)、MPU12は、CPU4に対する入出
力割込の送出を終了すると、LM13を調べ(ステップ
514)、保留入出力命令がない場合は、入出力割込中
継処理を終了し、保留入出力命令がある場合は、その命
令に対して再度スルーブツトチェックを行なう(ステッ
プ515)。
MPU 12は、スルーブツトチェックにて中継可能と
判断した場合は、ESBI9よりl07aに対して入出
力命令を送出させ(ステップS15〜517)、かつL
M13の入出力装置のデータ転送速度テーブルより保留
中入出力装置の転送速度を求め(ステップ518)、L
M13内の動作中総転送速度を更新する(ステップ51
9)。そして、更に保留中の入出力命令がある場合は、
同様の動作を行なう(ステップS14〜519)。
MPU12は、スルーブツトチェックにて中継不可能と
判断した場合は、保留状態を継続したまま、入出力割込
処理を終了する(ステップS15.516)。
次にスルーブツトチェックについて第5図を用いて説明
する。なお、第5図は、ローカルメモリ(LM)13に
格納された、スルーブツトチェックに使用されるデータ
を示す説明図である。同図において、20は動作中入出
力装置のデータ転送速度(以下、l0THPと略称する
。)の総和(以下、THPと略称する。)である。l0
THPは設定命令により通知されたデータ転送速度であ
りLM13に前述した如く記憶されている。また、21
はデータ転送能力チェック制限値のデータであって、こ
のデータ転送能力チェック制限値(以下、MAXT)I
Pと略称すル、)ハ、本装置(SBEI)(7)データ
転送能力の上限を示す値である。
以上説明L j: l0THP、 T HP 、 MA
XTHPを用いて、スループットチェックの評価式を示
すと次の如くである。
T HP + l0THP≦MAXTHP      
 −(1)(1)式が成立するときは、その入出力命令
が中継可能と判断され、不成立のときは、中継不可能と
判断される。
以上の説明から判かるように、MSB2のCPU4から
入出力命令なESB3のl07aあるいはl07bなど
へ中継する際、5BEIのMPU12は、スルーブツト
チェックにてその入出力命令に対して中継が可能である
か否かを判断する。MPU12は、スルーブツトチェッ
クにて、入出力命令の実行により増加するデータ転送中
継処理の負荷を予測し、中継能力を超える時は、中継処
理可能となるまで、LM13に前記入出力命令を格納し
て前記入出力命令を保留するようにしたので、従来のよ
うにソフトウェアによるリトライをしたり、l07aあ
るいは7bなど(IOとしてハードディスク装置も含む
)のフォーマットを間欠フォーマットに変更したりする
ことなく、通常運用時のIO7a、7bなどのデータ転
送能力を保持したまま、過負荷時(処理のピーク時)の
l07a、7bなどのオーバラン等の不具合の発生を抑
止することができる。
本発明は本実施例に限定されることなく、本発明の要旨
を逸脱しない範囲で種々の応用及び変形が考えられる。
(発明の効果) 上述したように本発明によるシステムバス拡張装置を用
いれば、主システムバスの中央処理装置からの入出力命
令を拡張システムの入出力装置へ中継する際に、その入
出力命令の実行により増加するデータ転送中継処理の負
荷を予測し、中継能力を超える時は、中継処理可能とな
るまで、本システムバス拡張装置内の記憶部に前記入出
力命令を保留するようにしたため、従来のようにソフト
ウェアによるリトライしたり、入出力装置のフォーマッ
トを間欠フォーマットに変更したりすることなく、通常
運用時の入出力装置のデータ転送能力を維持したまま、
過負荷時(処理のピーク時)の入出力装置のオーバラン
等の不具合の発生を抑止することができるなどの効果を
奏する。
【図面の簡単な説明】
第1図は本発明によるシステムバス拡張装置の一実施例
を示す構成図、第2図は本発明を適用したコンピュータ
システムの構成図、第3図は入出力命令中継処理を示す
フローチャート、第4図は入出力割込中継処理を示すフ
ローチャート、第5図はローカルメモリに格納されたス
ルーブツトチェックに使用されるデータを示す説明図、
第6図はローカルメモリに格納されている入出力装置の
転送速度テーブルを示す説明図である。 1・・・システムバス拡張装置(SBE)、2・・・主
システムバス(MSB)、 3・・・拡張システムバス(ESB)、4・・・中央処
理装置(CP U ’)、5・・・主記憶装置(MEM
)、 6 a、 6 b、 7 a、、 7 b・・・入出力
装置(10)、12・・・マイクロプロセッサ(MPU
)、3・・・ローカルメモリ (LM) 入出力命令中lI!時の動作フローチャート第  3 
 図 入出力割込中lI峙の動作フローチャート第  4  
図 第 図 入出力装置の転送速度を記憶するテーブル第  6  

Claims (1)

  1. 【特許請求の範囲】 中央処理装置と主記憶装置と入出力装置が接続される主
    システムバスと、入出力装置の増設を目的として入出力
    装置が接続される拡張システムバスとを接続し、前記中
    央処理装置からの前記拡張システムバスに接続される入
    出力装置の転送能力データの通知命令の処理及び両シス
    テムバス間の入出力命令、データ転送、入出力割込の中
    継制御を行なうシステムバス拡張装置において、 前記通知命令により予め通知された前記拡張システムバ
    スに接続される入出力装置の転送能力データ、動作中入
    出力装置のデータ転送能力の総和及び本システムバス拡
    張装置のデータ転送能力制限値の各データを記憶し、か
    つ入出力命令に対して中継不可のときその入出力命令を
    保留しておくための記憶部と、 この記憶部の前記データに基づいて、入出力命令に対し
    て中継が可能であるか否かのチェックをし、かつ前記動
    作中入出力装置のデータ転送能力の総和データを更新演
    算するための処理部とを備えたことを特徴とするシステ
    ムバス拡張装置。
JP19502790A 1990-07-25 1990-07-25 システムバス拡張装置 Expired - Lifetime JP2604056B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP19502790A JP2604056B2 (ja) 1990-07-25 1990-07-25 システムバス拡張装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP19502790A JP2604056B2 (ja) 1990-07-25 1990-07-25 システムバス拡張装置

Publications (2)

Publication Number Publication Date
JPH0481962A true JPH0481962A (ja) 1992-03-16
JP2604056B2 JP2604056B2 (ja) 1997-04-23

Family

ID=16334318

Family Applications (1)

Application Number Title Priority Date Filing Date
JP19502790A Expired - Lifetime JP2604056B2 (ja) 1990-07-25 1990-07-25 システムバス拡張装置

Country Status (1)

Country Link
JP (1) JP2604056B2 (ja)

Also Published As

Publication number Publication date
JP2604056B2 (ja) 1997-04-23

Similar Documents

Publication Publication Date Title
US6078970A (en) System for determining adapter interrupt status where interrupt is sent to host after operating status stored in register is shadowed to host memory
EP0136560A2 (en) Loosely coupled multiprocessor system capable of transferring a control signal set by the use of a common memory
JPH0481962A (ja) システムバス拡張装置
US6970911B2 (en) Distributed memory type parallel computer and write data transfer end confirming method thereof
JPS623361A (ja) ステ−タス通報方式
JPH04288638A (ja) コンピュータシステム
JPH02285451A (ja) システムバス拡張装置
JPH04324562A (ja) システムバス拡張装置
EP3907614A1 (en) Semiconductor device
JP3403932B2 (ja) データ入出力装置
JPS63292356A (ja) Dma制御装置
JPH07334281A (ja) Scsi接続装置
JPH0378848A (ja) バックアップデータ転送方式
JP3364751B2 (ja) データ転送システム
JP3262130B2 (ja) 情報処理装置
JP3012402B2 (ja) 情報処理システム
JPH047653A (ja) 仮想記憶メモリ装置
JPS6159565A (ja) マルチコンピユ−タシステムの割込入力装置
JPH0481963A (ja) システムバス拡張装置
JP2752834B2 (ja) データ転送装置
JP3288345B2 (ja) バッファ制御装置、バッファ評価方法、バッファ評価装置、プログラムを記録した記録媒体、中央処理装置、情報処理装置
JPH04316150A (ja) システムバス拡張装置
JPS59109928A (ja) 入出力制御方式
JPS62108346A (ja) プロセス間通信方式
JPS5917447B2 (ja) デ−タチヤネル装置