JPH04324562A - システムバス拡張装置 - Google Patents

システムバス拡張装置

Info

Publication number
JPH04324562A
JPH04324562A JP12217691A JP12217691A JPH04324562A JP H04324562 A JPH04324562 A JP H04324562A JP 12217691 A JP12217691 A JP 12217691A JP 12217691 A JP12217691 A JP 12217691A JP H04324562 A JPH04324562 A JP H04324562A
Authority
JP
Japan
Prior art keywords
input
output
system bus
data
data transfer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP12217691A
Other languages
English (en)
Inventor
Koichi Haniyuda
羽入田 貢一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oki Electric Industry Co Ltd
Original Assignee
Oki Electric Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Electric Industry Co Ltd filed Critical Oki Electric Industry Co Ltd
Priority to JP12217691A priority Critical patent/JPH04324562A/ja
Publication of JPH04324562A publication Critical patent/JPH04324562A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Bus Control (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、コンピュータシステム
において、2本のシステムバスを接続するシステムバス
拡張装置に関する。
【0002】
【従来の技術】多くのコンピュータシステムにおいて、
システムバスが採用されている。システムバスは、中央
処理装置、主記憶装置、入出力装置などの異種類の装置
を共通的に接続し、装置間のデータ転送を行うものであ
り、拡張性、柔軟性に優れているという特徴がある。シ
ステムバスでは、全ての装置が共通的にデータ転送を行
うため、高い転送能力が要求され、数十Mバイト/秒か
ら数百Mバイト/秒の転送能力が必要とされている。シ
ステムバスがこのような転送能力を実現するためには、
システムバス長、接続装置数等に制限が発生し、システ
ムバスの特徴である拡張性、柔軟性に対して妨げになっ
ている。特に多くの入出力装置を接続するシステムにお
いては、重大な問題である。
【0003】この問題を解決するために、2本のシステ
ムバスを接続して、システムバスの接続装置数制限を超
える装置を接続可能とするシステムバス拡張装置がある
。このシステムバス拡張装置は、システムバスを電気的
に分離し、システムバス間のデータ転送の中継を行うも
のである。システムバス間のデータ転送は、全てこのシ
ステムバス拡張装置を経由するため、この装置もシステ
ムバス相当の転送能力を必要とされるが、その実現は困
難であった。このため、処理のピーク時には、データ転
送中継能力が足りずに入出力装置であるハードディスク
装置のオーバラン等の不具合が発生するという問題があ
った。
【0004】そこで、従来、この問題を解決するために
、次のような対策が講じられていた。 (1) 一時的なハードディスク装置のオーバランに対
してソフトウェアにてリトライを行う。即ち、システム
バス拡張装置のデータ転送スピードがハードディスク装
置の処理スピードに追いついていかないため、ハードデ
ィスク装置からオーバランを中央処理装置に通知すると
、中央処理装置は同じ命令(たとえばリード命令ならリ
ード命令)をもう一度ハードディスク装置へ出す。これ
はリトライすると、システムバス拡張装置のデータ転送
中継能力が回復していてハードディスク装置のオーバラ
ンが発生しなくなっているからである。 (2) ハードディスク装置の間欠フォーマットを変更
することによりハードディスク装置の転送能力を抑える
【0005】
【発明が解決しようとする課題】しかしながら、上述し
た従来のシステムバス拡張装置の問題点に対する対策で
は次のような問題点があった。即ち、前記 (1)の対
策では、リトライすることにより逆にシステムバス上の
データ転送が増加し、新たなオーバランが発生するため
に実質的に問題が解決しない恐れがあった。また、 (
2)の対策では、処理のピーク時のみでなく、オーバラ
ンが発生しない通常運用時においてもハードディスク装
置の転送能力が低下するという問題点があった。
【0006】本発明は、上記の問題点を解決するために
なされたもので、ソフトウェアおよび入出力装置のオー
バラン等の不具合の発生を抑止することができるように
したシステムバス拡張装置を提供することを目的とする
【0007】
【課題を解決するための手段】本発明のシステムバス拡
張装置は、中央処理装置と主記憶装置と入出力装置が接
続される主システムバスと、入出力装置の増設を目的と
して入出力装置が接続される拡張システムバスとを接続
し、両システムバス間のデータ転送の中継制御を行うシ
ステムバス拡張装置において、前記拡張システムバスに
接続される入出力装置の入力処理および出力処理別のデ
ータ転送能力の値を格納するデータ転送能力格納手段と
、入力命令あるいは出力命令に対して、現在の入力また
は出力動作中の総転送能力のデータを更新記憶し、かつ
前記入出力命令を保留する記憶手段と、前記データ転送
能力格納手段の値と、前記記憶手段の前記総転送能力デ
ータに基づき、入力命令あるいは出力命令に対して中継
が可能であるか否かのチェックを行い、該チェックによ
り中継不可の場合は、前記記憶手段に前記入出力命令を
保留させる中継制御手段とを備えたことを特徴とするも
のである。
【0008】
【作用】本発明のシステムバス拡張装置は、データ転送
能力格納手段は、入出力装置の入・出力処理別のデータ
転送能力の値を格納し、記憶手段は、現在の入・出力動
作中の総転送能力のデータを更新記憶している。ある入
出力装置の転送データを中継する場合、中継制御手段は
、該入出力装置のデータ転送能力の値と、入・出力動作
中の総転送能力のデータに基づき、この中継が可能か否
かをチェックする。従って、ソフトウェアの変更等を必
要とせずに、過負荷時の入出力装置のオーバラン等を抑
止でき、また、入・出力時のデータ転送能力の大幅に異
なる装置であっても、入出力動作の無意味な保留の発生
がない。
【0009】
【実施例】以下、本発明の実施例を図面を用いて詳細に
説明する。図2は、本発明を適用したコンピュータシス
テムの構成図である。同図において、システムバス拡張
装置(SBE)1は、主システムバス(MSB)2と拡
張システムバス(ESB)3とを接続する。主システム
バス2には、中央処理装置(CPU)4と主記憶装置(
MEM)5と入出力装置(IO)6a、6bが接続され
ている。拡張システムバス3には入出力装置7a、7b
が接続されている。なお、拡張システムバス3には、主
システムバス2に接続装置数制限により接続できない入
出力装置が接続され、その装置数はシステム構成によっ
て異なる。
【0010】図1は、図2に示したシステムバス拡張装
置1の一実施例を示す構成図である。図の装置は、MS
Bインタフェース(MSBI)8と、ESBインタフェ
ース(ESBI)9と、メモリリードバッファ(MRD
BUF)10と、メモリライトバッファ(MWTBUF
)11と、マイクロプロセッサ(MPU)12と、ロー
カルメモリ(LM)13と、制御メモリ(CM)14と
からなる。MSBインタフェース8は、主システムバス
2とのデータ転送のインタフェース部であって、このM
SBインタフェース8には、本発明の中継制御手段12
aを構成するマイクロプロセッサ12と、メモリリード
バッファ10およびメモリライトバッファ11が接続さ
れている。
【0011】中継制御手段12aは、ローカルメモリ1
3のデータにもとづいて、入力命令あるいは出力命令に
対して中継が可能であるか否かのチェックをし、かつチ
ェックに必要とされるデータを更新演算する機能を有し
ている。また、ローカルメモリ13は、本発明の、デー
タ転送能力格納手段13aと、記憶手段13bを構成し
ている。即ち、このローカルメモリ13は、入力命令あ
るいは出力命令に対して中継が可能であるか否かのチェ
ックをするために必要とされるデータを更新記憶し、か
つ中継不可のときその入出力命令を保留すると共に、拡
張システムバス3に接続される入出力装置7a、7bの
入力処理および出力処理別の転送能力の値を記憶してお
くためのメモリである。
【0012】更に、ESBインタフェース9は、拡張シ
ステムバス3とのデータ転送のインタフェースであり、
このESBインタフェース9にはマイクロプロセッサ1
2とメモリリードバッファ10とメモリライトバッファ
11が接続されている。また、メモリリードバッファ1
0は、拡張システムバスの入出力装置から主システムバ
スのメモリを読み出す際のバッファであって、このメモ
リリードバッファ10には、MSBインタフェース8と
ESBインタフェース9が接続されている。また、メモ
リライトバッファ11は拡張システムバスの入出力装置
から主システムバスのメモリへ書込む際のバッファであ
って、このメモリライトバッファ11には、MSBイン
タフェース8とESBインタフェース9が接続されてい
る。
【0013】そして、マイクロプロセッサ12は、予め
拡張システムバス3に接続される入出力装置7a、7b
のデータ転送能力をシステムバス拡張装置1に通知させ
る命令(設定命令)の処理および入出力命令と入出力割
込みの中継の制御をマイクロプログラムにて行うもので
あり、このマイクロプロセッサ12には、ESBインタ
フェース9と、ローカルメモリ13と、制御メモリ14
が接続されている。ローカルメモリ13はマイクロプロ
セッサ12よりリードライト可能であり、また制御メモ
リ14は、マイクロプロセッサ12にて実行されるマイ
クロプログラムを格納しているメモリである。
【0014】次に、中央処理装置4からの設定命令に対
する処理について説明する。中央処理装置4は設定命令
として、システムバス拡張装置1が設定する入出力装置
を識別するためのアドレス(以下、入出力アドレスと称
する)と該入出力装置の入力データ転送能力または出力
データ転送能力をシステムバス拡張装置1に通知する。 尚、これら入出力装置の入出力データ転送能力の値は、
図示省略したメモリ等に予め格納されている。これによ
り、マイクロプロセッサ12は入出力アドレスを識別し
、ローカルメモリ13内におけるデータ転送能力格納手
段13aの入出力装置のデータ転送能力を保持するデー
タ転送能力テーブルの対応する要素を設定する。
【0015】図3は、その入出力装置のデータ転送能力
テーブルを示す図である。即ち、ローカルメモリ13内
には、入出力装置#0の入力データ転送能力(IOTH
Pi)と出力データ転送能力(IOTHPo)とからな
る入出力装置#0のデータ転送能力データ30から、入
出力装置#nのデータ転送能力データ3nまでのデータ
転送能力の情報が格納されている。
【0016】次に、中央処理装置4からの入出力命令に
より入出力装置7aが主記憶装置5に対してデータ転送
を行う場合について説明する。先ず、中央処理装置4は
、入出力装置7aに対する入出力命令をシステムバス拡
張装置1に対して送出する。一般的に入出力命令の情報
として入出力アドレス、動作コマンド、転送メモリアド
レス、転送データ数が含まれる。システムバス拡張装置
1は、入出力命令を受信すると、MSBインタフェース
8により拡張システムバスへの入出力命令であることを
認識し、マイクロプロセッサ12に対して通知する。
【0017】図4はマイクロプロセッサ12における入
出力命令中継処理を示すフローチャートである。マイク
ロプロセッサ12は、入出力命令を受信すると、その入
出力アドレスおよび動作コマンドからローカルメモリ1
3に格納されたデータ転送能力テーブル30〜3nを参
照し、入力データ転送能力あるいは出力データ転送能力
の値を読み出す。この入力データ転送能力あるいは出力
データ転送能力と、現在動作中の総転送能力の値より、
システムバス拡張装置1のデータ転送能力を超えないか
どうかのチェック(以下、この動作をスループットチェ
ックという)を行う(ステップS1)。このチェックに
より中継可能と判断された場合は(ステップS2)、E
SBインタフェース9を経由して入出力装置7aに対し
て入出力命令を中継し(ステップS3)、動作中総デー
タ転送能力の値に入出力装置7aの入力データ転送能力
あるいは出力データ転送能力の値を加算し(ステップS
4)、入出力命令処理を終了する。
【0018】また、マイクロプロセッサ12はスループ
ットチェックにて中継不可能と判断した時は(ステップ
S2)、入出力命令の中継動作は行わず、保留入出力命
令としてローカルメモリ13に格納し(ステップS5)
、入出力命令処理を終了する。次に入出力装置7aは、
入出力命令を受信すると、その動作コマンドよりIOラ
イト系のコマンドの際はメモリリードを、IOリード系
のコマンドの際はメモリライトを行う。
【0019】先ず、IOライト動作について説明する。 IOライトデータは、MSBインタフェース8、メモリ
リードバッファ10、ESBインタフェース9を経由し
て主システムバス2の主記憶装置5より読み出される。 メモリリードバッファ10は、メモリリードデータのプ
リフェッチ(予めメモリをリードしてくること)機能を
持っている。従って、メモリリードバッファ10は、ア
クセス機能を有し、MSBインタフェース8に対してメ
モリ(主記憶装置5)リード命令を出して読み出したデ
ータをためておく。ESBインタフェース9は、入出力
装置7aよりメモリリードアクセスを受信すると、メモ
リリードバッファ10をアクセスし、メモリリードバッ
ファ10にデータが存在するときはリードデータとして
入出力装置7aに応答し、メモリリードバッファ10に
データが存在しないときはMSBインタフェース8によ
り主記憶装置5よりデータを読み出し、入出力装置7a
に応答する。この場合、メモリリードバッファ10は、
引き続くアドレスに対してメモリデータのプリフェッチ
を行うことによりメモリリードバッファ10にデータが
存在する確率を高めている。
【0020】次にIOリード動作について説明する。I
Oリードデータは、ESBインタフェース9、メモリラ
イトバッファ11、MSBインタフェース8を経由して
主システムバス2の主記憶装置5へ書込まれる。メモリ
ライトバッファ11は、FIFO(ファーストイン・フ
ァーストアウト)構造となっており、ESBインタフェ
ース9よりメモリライトバッファ11へ書込まれた順に
、MSBインタフェース8より主システムバス2の主記
憶装置5へ書込まれる。
【0021】以上の動作よりデータ転送が終了すると、
入出力装置7aは、入出力割込を発生する。ESBイン
タフェース9は、この入出力割込を受信すると、マイク
ロプロセッサ12に通知する。
【0022】次に、マイクロプロセッサ12における入
出力割込中継処理について説明する。図5は、マイクロ
プロセッサ12における入出力割込中継処理を示すフロ
ーチャートである。マイクロプロセッサ12は入出力割
込を受信すると、割込みを発生した入出力装置アドレス
および動作していたコマンドの種類から該入出力装置の
データ転送能力の値を取り出し(ステップS11)、こ
のデータ転送能力を動作中総データ転送能力の値から減
算し(ステップS12)、MSBインタフェース8によ
り主システムバス2の中央処理装置4に対して入出力割
込みを送出する(ステップS13)。
【0023】マイクロプロセッサ12は中央処理装置4
に対する入出力割込みの送出を終了すると、ローカルメ
モリ13を調べ、保留入出力命令があるか否かを判断す
る(ステップS14)。ここで保留入出力命令がない場
合は、入出力割込み中継処理を終了し、保留入出力命令
がある場合は、その命令に対して再度スループットチェ
ックを行う(ステップS15)。このスループットチェ
ックで中継可能と判断された場合は(ステップS16)
、ESBインタフェース9より入出力装置7aに対して
入出力命令を送出し(ステップS17)、かつ、保留中
入出力装置のデータ転送能力の値を求め(ステップS1
8)、動作中総データ転送能力値を更新する(ステップ
S19)。更に、ステップS14に戻って、保留中の入
出力命令があるか否かを調べ、ある場合は同様の動作(
ステップS14〜19)を行う。また、スループットチ
ェックにて中継不可能と判断された場合は(ステップS
15、16)、保留状態を継続したまま、入出力割込み
処理を終了する。
【0024】次にスループットチェックについて説明す
る。図6は、ローカルメモリ13に格納された、スルー
プットチェックに使用されるデータを示す説明図である
。即ち、ローカルメモリ13には、スループットチェッ
ク用データとして、入力動作中の入出力装置の入力デー
タ転送能力(前述したIOTHPi)の総和である入力
動作中総データ転送能力(THPi)20と、出力動作
中の入出力装置の出力データ転送能力(前述したIOT
HPo)の総和である出力動作中総データ転送能力(T
HPo)21と、データ転送能力チェック制限値(MA
XTHP)とが格納されている。尚、データ転送能力チ
ェック制限値はシステムバス拡張装置1のデータ転送能
力の上限を示す値である。
【0025】以上説明した入力データ転送能力(IOT
HPi)、入力動作中総データ転送能力(THPi)、
出力データ転送能力(IOTHPo)、出力動作中総デ
ータ転送能力(THPo)、データ転送能力チェック制
限値(MAXTHP)を用いて、スループットチェック
の評価式を示すと次式の如くなる。 THPi+IOTHPi+THPo+IOTHPo≦M
AXTHP上式が成立するときは、その入出力命令が中
継可能と判断され、不成立の時は中継不可能と判断され
る。
【0026】以上の説明から判るように、主システムバ
ス2の中央処理装置4から入出力命令を拡張システムバ
ス3の入出力装置7aあるいは入出力装置7bなどへ中
継する際、システムバス拡張装置1のマイクロプロセッ
サ12は、スループットチェックにてその入出力命令に
対して中継が可能であるか否かを判断する。マイクロプ
ロセッサ12は、スループットチェックにて、入出力命
令の実行により増加するデータ転送中継処理の負荷を予
測し、中継能力を超える時は、中継処理可能となるまで
、ローカルメモリ13に前記入出力命令を格納して前記
入出力命令を保留するようにしたので、従来のようにソ
フトウェアや入出力装置7aあるいは7bなど(入出力
装置としてハードディスク装置も含む)の間欠フォーマ
ットを変更したりすることなく、通常運用時の入出力装
置7a、7bなどのデータ転送能力を維持したまま、過
負荷時の入出力装置7a、7bなどのオーバラン等の不
具合の発生を抑止することができる。
【0027】尚、上記実施例では、拡張システムバス3
に接続される入出力装置の転送能力データを、中央処理
装置4がシステムバス拡張装置1に転送し、これをロー
カルメモリ13に格納するよう構成したが、この構成に
限定されるものではなく、例えば、データ転送能力格納
手段として、システムバス拡張装置1内に各入出力装置
のデータ転送能力テーブルを格納するリード・オンリ・
メモリ等を設け、このメモリのデータによって上記中継
処理を行うよう構成しても良い。
【0028】
【発明の効果】以上説明したように、本発明のシステム
バス拡張装置によれば、拡張システムバスに接続される
入出力装置の入力、出力処理別のデータ転送能力の値と
、現在の入力または出力動作中の総データ転送能力のデ
ータに基づき、該入出力装置が入力命令または出力命令
に対して中継が可能であるかどうかをチェックするよう
にしたので、ソフトウェアや入出力装置の間欠フォーマ
ットを変更することなく、通常運用時の入出力装置のデ
ータ転送能力を維持したまま、過負荷時の入出力装置の
オーバラン等の不具合の発生を抑止することができる。 また、入出力の処理別に上記チェックを行うため、入力
時と出力時のデータ転送能力が大幅に異なる装置であっ
ても、転送能力の大きい方の値で常に評価されることに
よる入出力動作の無意味な保留の発生を防止することが
できる。
【図面の簡単な説明】
【図1】本発明のシステムバス拡張装置のブロック図で
ある。
【図2】本発明のシステムバス拡張装置を適用したコン
ピュータシステムのブロック図である。
【図3】本発明のシステムバス拡張装置の入出力装置の
データ転送テーブルの説明図である。
【図4】本発明のシステムバス拡張装置における入出力
命令中継時の動作フローチャートである。
【図5】本発明のシステムバス拡張装置における入出力
割込中継処理のフローチャートである。
【図6】本発明のシステムバス拡張装置におけるスルー
プットチェックに使用されるデータの説明図である。
【符号の説明】
1  システムバス拡張装置 2  主システムバス 3  拡張システムバス 4  中央処理装置 5  主記憶装置 7a,7b  入出力装置 12  マイクロプロセッサ 12a  中継制御手段 13  ローカルメモリ 13a  データ転送能力格納手段 13b  記憶手段

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】  中央処理装置と主記憶装置と入出力装
    置が接続される主システムバスと、入出力装置の増設を
    目的として入出力装置が接続される拡張システムバスと
    を接続し、両システムバス間のデータ転送の中継制御を
    行うシステムバス拡張装置において、前記拡張システム
    バスに接続される入出力装置の入力処理および出力処理
    別のデータ転送能力の値を格納するデータ転送能力格納
    手段と、入力命令あるいは出力命令に対して、現在の入
    力または出力動作中の総転送能力のデータを更新記憶し
    、かつ前記入出力命令を保留する記憶手段と、前記デー
    タ転送能力格納手段の値と、前記記憶手段の前記総転送
    能力データに基づき、入力命令あるいは出力命令に対し
    て中継が可能であるか否かのチェックを行い、該チェッ
    クにより中継不可の場合は、前記記憶手段に前記入出力
    命令を保留させる中継制御手段とを備えたことを特徴と
    するシステムバス拡張装置。
JP12217691A 1991-04-24 1991-04-24 システムバス拡張装置 Pending JPH04324562A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP12217691A JPH04324562A (ja) 1991-04-24 1991-04-24 システムバス拡張装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP12217691A JPH04324562A (ja) 1991-04-24 1991-04-24 システムバス拡張装置

Publications (1)

Publication Number Publication Date
JPH04324562A true JPH04324562A (ja) 1992-11-13

Family

ID=14829458

Family Applications (1)

Application Number Title Priority Date Filing Date
JP12217691A Pending JPH04324562A (ja) 1991-04-24 1991-04-24 システムバス拡張装置

Country Status (1)

Country Link
JP (1) JPH04324562A (ja)

Similar Documents

Publication Publication Date Title
US7058744B2 (en) Cluster system, computer and program
JPH01293431A (ja) メモリアクセス方式
US7143206B2 (en) Method for controlling data transfer unit having channel control unit, storage device control unit, and DMA processor
US5594868A (en) Processor unit for a parallel processor system discards a received packet when a reception buffer has insufficient space for storing the packet
JP2001502080A (ja) ホスト処理装置と大容量記憶制御装置との間の補足通信
EP0309676B1 (en) Workstation controller with full screen write mode and partial screen write mode
US20020040414A1 (en) Multiprocessor system and transaction control method for the same
JPH04324562A (ja) システムバス拡張装置
JPS623361A (ja) ステ−タス通報方式
US6970911B2 (en) Distributed memory type parallel computer and write data transfer end confirming method thereof
JP2604056B2 (ja) システムバス拡張装置
US5774745A (en) Method and apparatus for writing and reading entries in an event status queue of a host memory
US6434592B1 (en) Method for accessing a network using programmed I/O in a paged, multi-tasking computer
US5592680A (en) Abnormal packet processing system
JP2715815B2 (ja) デ−タ書き込み方法
JP2000057013A (ja) トレース情報採取装置及びプログラムを記録した機械読み取り可能な記録媒体
JPH11296418A (ja) ファイルシステム
JPH02285451A (ja) システムバス拡張装置
JP3645696B2 (ja) Pciバス・s/tインタフェース間接続装置
JPS605367A (ja) 通信制御処理装置
JP2856150B2 (ja) トランザクション履歴記録システム
JP3364751B2 (ja) データ転送システム
JP2853607B2 (ja) ジョブ間通信システム
JP2980163B2 (ja) データ転送方式
JPS63292356A (ja) Dma制御装置