JPH0481919B2 - - Google Patents

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明は画像の走査変換回路に関する。

（従来の技術） 近年、デイジタル信号処理を用いてテレビジヨ
ン信号を圧縮し、テレビ会議を行うシステムが盛
んに開発されている。このテレビ会議システムに
おける符号化アルゴリズムには、テレビジヨン信
号をブロツクに分割して符号化するブロツク符号
化が一般的に採用されている。

ブロツク符号化アルゴリズムとして、テレビジ
ヨン信号を８×８ブロツクに分割し、分割した画
像に対して２次元の直交変換を施すDCT符号化
や、テレビジヨン信号を４×４ブロツクに分割
し、分割して得られる16点の信号に対しベクトル
量子化を施す符号化等がある。

ブロツク符号化は、テレビジヨン走査順に転送
されてくる信号をブロツク毎にまとめるように走
査変換した後に符号化処理を施す方が、より小さ
なハードウエアで実現できる。第２図ａは、テレ
ビジヨン走査順を示したもので、左の画素から水
平方向に走査した後、次のラインに進むものであ
る。第２図ｂは、４×４ブロツク走査を示したも
ので、水平方向に４画素走査した後、次のライン
に進み４ライン走査した後、再び最初のラインに
もどり、これを繰り返すものである。

従来から走査変換を実現する方法として、メモ
リを用いる方法が知られている。テレビジヨン走
査順に書込みをシーケンシヤルに行い、読み出し
をブロツク走査順に行うことにより、実現され
る。この場合、書込みアドレス生成部、読み出し
アドレス生成部は、カウンタ等のハードウエアで
構成される。

（発明が解決しようとする問題点） しかしながら、読み出しアドレスを、ハードウ
エアで構成する従来技術では、符号化アルゴリズ
ムの変更により分割ブロツクサイズを変更する必
要が生じた場合、ハードウエアを作り直す必要が
有り、柔軟性にかける。

この問題を解決する方法として、読み出しアド
レスの発生にROMを使用し、柔軟性を持たせる
ことが考えられるが、ハードウエアの増加を伴つ
てしまう。

本発明の目的は、簡単なアドレス発生回路によ
りブロツクサイズの変更を可能とする、テレビジ
ヨン走査とブロツク走査との相互変換回路を提供
することにある。

（問題点を解決するための手段） このような問題点を解決するために本発明が提
供する走査変換回路は、入力テレビジヨン信号を
一時格納するメモリと、Ｍ×Ｎのブロツクサイズ
の値に応じて変化する第１及び第２のカウンタ
と、前記メモリに対する読み出しアドレスの更新
値を格納する第１、第２及び第３のレジスタと、
前記第１及び第２のカウンタの制御により前記第
１、第２及び第３のレジスタの内の１つを選択す
る選択回路と、前記メモリに対する読み出しアド
レスを格納する第４のレジスタと、前記選択回路
の出力と前記第４のレジスタの出力を加算する加
算器と、前記加算器の出力を再び前記第４のレジ
スタに格納する手段と、前記メモリに対する書込
みアドレスを発生する第３のカウンタとからな
り、テレビジヨン走査とブロツク走査とを変換す
る。

（作用） 本発明の作用について、第２図をもとに述べ
る。

第２図は、前述したようにテレビジヨン走査と
ブロツク走査の走査順序を示している。第２図ａ
に示すテレビジヨン走査順では、左の画素から水
平方向に走査した後、次のラインに進み、そのラ
インで同様に左から右へ水平方向に走査する。第
２図ｂは、４×４ブロツク走査を示す。この４×
４ブロツク走査では、水平方向に４画素走査した
後、次のラインに進み４画素の走査をするという
具合に４ラインについて４画素ずつの走査をした
後、再び最初のラインにもどり、４ライン走査を
繰り返す。この変換は、テレビジヨン走査の信号
をシーケンシヤルに書込み、読み出しアドレスを
次に示す３つの操作を施すことにより行える。第
１に、１画素右に進める操作、第２に、右に４画
素進んだ時に次のラインの先頭に進める操作、第
３に、４ライン進んだ時に最初のラインに戻す操
作である。この３つの操作を切換えるタイミング
は、ブロツクの行方向と列方向の位置を与える２
個のカウンタより与えられ、また３つの操作内容
は、第１，２，３のレジスタより与えられ、これ
らに蓄えられたデータを現時点のアドレス値に加
えることにより読み出しアドレスは生成される。

以上述べたものは、４×４ブロツクの走査変換
であるが、切換えるタイミングを与える２個のカ
ウンタ、及び操作内容を与える第１，２，３のレ
ジスタの内容は、任意に設定できるものであり、
第１のカウンタの分周値をＭ、第２のカウンタ分
周値をＮに設定するとともに第１、２，３のレジ
スタを適当な値に設定することにより、任意のＭ
×Ｎブロツクの変換が行える。

（実施例） 次に、本発明について図面を参照して説明す
る。

第１図は本発明の一実施例を示すブロツク回路
図である。第１図において、１１は第１のカウン
タ、１２は第２のカウンタ、１３，１４，１５は
読み出しアドレスを更新する値を格納するレジス
タ、１６はカウンタ１１，１２により制御されレ
ジスタ１３，１４，１５の内の１つを選択する選
択回路、１７は加算器、１８は加算器１７の出力
を格納するレジスタ、１９は書込みアドレスを発
生するカウンタ、２０は走査変換を行うため入力
信号を一時格納するメモリである。ここで、第１
のカウンタ１１、第２のカウンタ１２、レジスタ
１３，１４，１５は、任意に設定できるものであ
る。また、第１のカウンタ１１、第２のカウンタ
１２の詳細は後述するが、これらカウンタは設定
した分周値で周期的に動作するものである。

初めに、テレビジヨン走査信号を４×４ブロツ
ク走査信号に変換する場合について説明する。

第１，第２のカウンタは４分周に設定する。

メモリ２０には、テレビジヨン走査信号１１０
が入力される。テレビジヨン走査信号１１０は、
第３図に示すように水平方向ｍ個の画素が垂直方
向に繰り返されるもので、第３図の番号は画素番
号を示している。この画素番号に対応して、カウ
ンタ１９はメモリ２０に対し書込みアドレス１０
９を発生する。

メモリ２０に対する読み出しアドレスは、レジ
スタ１８の出力１０８である。このレジスタ１８
の値を更新することにより読み出しアドレスは、
任意に更新できる。

次に、レジスタ１８の更新動作を説明する。カ
ウンタ１１は４分周のカウンタであり、その値
は、“０”，“１”，“２”，“３”を周期的に繰り返
す。カウンタ１１のキヤリー出力１０１は、カウ
ント値“３”のタイミングで“１”で、他の場合
“０”となる信号である。カウンタ１１のキヤリ
ー出力１０１を入力とするカウンタ１２は、４分
周のカウンタであり、キヤリー出力１０２は、
“15”のタイミングで“１”となり、他の場合
“０”となるレジスタ１３，１４，１５は、下記
の値を格納する。

レジスタ１３＝“＋１” （10進数） レジスタ１４＝“＋ｍ−３” （10進数） レジスタ１５＝“−3m＋１” （10進数） 選択回路１６は、レジスタ１３，１４，１５か
らの出力信号１０３，１０４，１０５の内１つを
選択する。選択制御は、カウンタ１１，１２のキ
ヤリー信号１０１，１０２より行われ、１０１＝
“０”でかつ１０２＝“０”の時、レジスタ１３
を、１０１＝“１”でかつ１０２＝“０”の時、レ
ジスタ１４を、１０１＝“１”でかつ１０２＝
“１”の時、レジスタ１５を選択する。第１のカ
ウンタ１１のキヤリー信号１０１と第２のカウン
タ１２のキヤリー信号１０２の信号状態を（１０
１，１０２）で表すと、（０，０）→（０，０）
→（０，０）→（１，０）→（０，０）→（０，
０）→（０，０）→（１，０）→（０，０）→
（０，０）→（０，０）→（１，０）→（０，０）
→（０，０）→（０，０）→（１，１）→…とな
り、選択回路１６は、レジスタ１３→レジスタ１
３→レジスタ１３→レジスタ１４→レジスタ１３
→レジスタ１３→レジスタ１３→レジスタ１４→
レジスタ１３→レジスタ１３→レジスタ１３→レ
ジスタ１４→レジスタ１３→レジスタ１３→レジ
スタ１３→レジスタ１５→…を選択し、選択回路
１６の出力１０６は、（＋１）→（＋１）→（＋
１）→（＋ｍ−３）→（＋１）→（＋１）→（＋
１）→（＋ｍ−３）→（＋１）→（＋１）→（＋
１）→（＋ｍ−３）→（＋１）→（＋１）→（＋
１）→（−3m＋１）→…となる。

加算器１７は、レジスタ１８の出力１０８と選
択回路１６の出力１０６を加算する。加算器１７
の出力１０７は、次のサイクルに再びレジスタ１
８に格納され、この結果、レジスタ１８の出力１
０８は、（０）→（１）→（２）→（３）→（ｍ）
→（ｍ＋１）→（ｍ＋２）→（ｍ＋３）→（2m）
→（2m＋１）→（2m＋２）→（2m＋３）→
（3m）→（3m＋１）→（3m＋２）→（3m＋３）
→（４）→…となる。レジスタ１８の出力１０８
は、メモリ２０に対する読み出しアドレスである
から、出力端子２２には、第４図に示す順序でデ
ータ１１１が出力され、テレビジヨン走査信号１
１０は、４×４ブロツク走査信号１１１に変換さ
れる。

ここで、第１図の第１のカウンタ１１と第２の
カウンタ１２は同一構成であり、その詳細を第５
図を用いて説明する。

第５図において、３０はＸビツトカウンタ、３
１は比較器、３２はレジスタである。レジスタ３
２は、設定値２０４を入力とし、ある値Ｎを格納
する。カウンタ３０は、クロツク信号２０１を入
力し、クロツク信号２０１が“０”から“１”に
変化する立上がりでカウントアツプするもので、
“０”から最大“2^X”までカウントする。比較器
３１は、カウンタ３０のカウンタ値２０２とレジ
スタ３２の出力２０３を入力する。比較器３１の
出力２０４は、入力する２つの信号が一致した場
合“１”、他の場合“０”を出力する。値Ｎを格
納しているレジスタ３２は、比較器３１に値Ｎを
出力する。一方、カウンタ３０は、“０”からク
ロツク信号２０１に従いカウントアツプしてお
り、比較器３１の出力２０４は、カウンタ３０が
Ｎまでカウントした時、“１”となる。カウンタ
３０は、比較器３１の出力２０４が“１”の時ゼ
ロクリアされるものであるから、カウンタ３０
は、“０”から“Ｎ”まで周期的にカウント動作
を繰り返し、比較器３１の出力２０４は、周期的
にカウンタ３０がＮの時、“１”を出力する。比
較器３１の出力２０４をキヤリーとして出力す
る。

次に、テレビジヨン走査信号を任意のＭ×Ｎブ
ロツク走査信号に変換する場合について説明す
る。この場合、第１のカウンタをＭ分周、第２の
カウンタをＮ分周に設定し、同時にレジスタ１
３，１４，１５には、下記の値を格納する。

レジスタ１３＝“＋１” （10進数） レジスタ１４＝“＋ｍ−Ｍ” （10進数） レジスタ１５＝“−Ｎ×ｍ＋１” （10進数） 以上の設定により、先に説明した４×４の場合
と同様に変換が行える。まず、メモリ２０に対す
る読み出しアドレス１０８は、第１のカウンタ１
１が“Ｍ”となるまで、“１”進められ、“Ｍ”の
時読み出しアドレス１０８は“＋ｍ−Ｍ”に更
新、つまり次のラインに進められ、第２のカウン
タ１２が、“Ｎ”となるまで繰り返される。第２
のカウンタ１２が、“Ｎ”となつた時、読み出し
アドレス１０８は“−Ｎ×ｍ＋１”に更新、つま
り最初のラインに進められ、Ｍ×Ｎにブロツク走
査変換された信号を得る事ができる。

このように、カウンタ１１，１２、レジスタ１
３，１４，１５を設定することで変換ブロツクサ
イズを自由に変更することができる。

（発明の効果） 以上に説明したように本発明によれば、読み出
しアドレスの発生をカウンタ、レジスタ、加算器
の簡単な回路構成でテレビジヨン走査とブロツク
走査とのフオーマツト変換を実現することができ
る。

また変換するブロツクサイズは、任意に設定す
ることができる。時分割多重された２つの画面に
対し、１つの画面ではM1×N1ブロツク走査を必
要とし、もう１つの画面ではM2×N2ブロツク走
査を必要とする場合ブロツクサイズを任意に設定
できない回路では、それぞれに対応した２つのハ
ードウエアが必要であるが、本発明ではブロツク
サイズを任意に設定できるから１つのハードウエ
アで実現できる。このブロツクサイズはソフトウ
エアで設定可能であり、必要に応じて変更できる
柔軟性のある構成である。

【図面の簡単な説明】

第１図は本発明の一実施例を示すブロツク回路
図、第２図ａはテレビジヨン走査を示す概念図、
第２図ｂはブロツク走査を示す概念図、第３図は
第１図実施例におけるメモリに書込まれる画素の
番号と当該メモリのアドレスとの対応を示す図、
第４図は第１図実施例におけるメモリから読み出
す画素の読み出し順とアドレスとの対応を示す
図、第５図は第１図実施例におけるカウンタの詳
細を示すブロツク回路図である。 １１，１２……カウンタ、１３，１４，１５…
…レジスタ、１６……選択回路、１７……加算
器、１８……第４のレジスタ、１９……第３のカ
ウンタ、２０……メモリ、２１……入力端子、２
２……出力端子。

Claims (1)

【特許請求の範囲】
1. １ メモリを用いてテレビジヨン走査とブロツク
   走査とを変換する回路において、入力テレビジヨ
   ン信号を一時格納するメモリと、Ｍ×Ｎのブロツ
   クサイズの値に応じて変化する第１及び第２のカ
   ウンタと、前記メモリに対する読み出しアドレス
   の更新値を格納する第１、第２及び第３のレジス
   タと、前記第１及び第２のカウンタの制御により
   前記第１、第２及び第３のレジスタの内の１つを
   選択する選択回路と、前記メモリに対する読み出
   しアドレスを格納する第４のレジスタと、前記選
   択回路の出力と前記第４のレジスタの出力を加算
   する加算器と、前記加算器の出力を再び前記第４
   のレジスタに格納する手段と、前記メモリに対す
   る書込みアドレスを発生する第３のカウンタとか
   らなる走査変換回路。