JPH047993A - ディジタル集中回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野コ 本発明は一般的にはビデオ装置、より詳細にはプロジェ
クション式、ビデオディスプレイ装置中の投射された電
子ビームの集中を修正するディジタル式集中修正回路に
関する。

［従来の技術］ 公知のカラービデオプロジェクション装置は、それぞれ
赤、緑、青の蛍光体層を有するそれぞれのＣＲＴの表面
板を通して送られる別々の３本の電子ビームを発射する
ための３色の電子銃（赤、緑、青）を備えている。各Ｃ
ＲＴの表面板の蛍光体から放射された着色ビームは、合
成色像を作り出すために、種々の強度で投♀面上に共に
焦点を結ぶ。各電子ビームは、このビームを複数の水平
走査線に沿い投写面上を左から右へ横切って偏向させる
それぞれの主偏向コイルによって磁気的に偏向される。

各映像（ラスタ）についての投写面上に現れる走査線の
数は、このプロジェクション装置の走査周波数に関連し
て変化する６ プロジエクシヨン装置の中の種々の磁気的影響や非直線
性によって、各電子ビームは投写面上の映像の左右上下
の末端部で相互に多かれ少なかれ曲げられつる。

３色の適切な位置合わせを果たすために、電子ビームを
映像内の所定の位置に向は直すための垂直と水平の集中
コイルが用いられることが公知である。ある従来技術の
装置は、アナログ波形（例えば双曲線状や鋸歯状波形等
）を発生する回路や、アナログ波形を色々な組み合わせ
で加え合わせてその合成波形を集中コイルに加える加算
回路を含んでいる。これにより磁気その他の非直線性の
影響による望ましくない偏向を補償するように、各電子
ビームの曲げが映像投写面中の様々な点で互いに多かれ
少なかれ得られる。映像投写面の特定点の位置合わせを
手作業で行うと、これが他の点の位置合わせにも通常は
影響してその修正が時間のかかる作業になるので、この
ような従来技術のアナログ式集中装置は使用困雛である
。映像投写面の総ての領域に対して位置合わせを完全に
修正することは多くの場合不可能である。

従来技術による２番目の集中装置は、直線波形だけを発
生してこれを映像中の複数の所定の「帯域」に加える回
路を利用する。直線波形を利用する位置合わせの修正法
は、双曲線波形や双曲線と直線の複合波形を用いるより
は直観的に簡単なので、この手法は使い易いと現在まで
思われてきた。しかし、この２番目の従来技術の手法で
も、特定帯域の映像を修正するとそれに隣接する１力所
以上の位置合わせに普通は影響するという不都合がある
。

装置の中で垂直と水平の修正値がディジタル記憶装置か
ら検索されてディジタルアナログ変換器（ＤＡＣ）によ
りアナログ形に変換され、このＤＡＣの出力が電子ビー
ムの偏向の微細な調整を行う集中コイルに加えられるよ
うなディジタル式集中装置が開発された。こ・の記憶値
は映像面全体にわたる「格子」に配置された所定数の点
に対応している。この従来技術のディジタル装置の１台
は、１２８個の値の列が２５６列ある格子を形成するの
に十分な垂直値と水平値を記憶している。

Ｕ発明が解決しようとする課題〕 この従来技術のディジタル式集中装置の問題点の一つは
、多量の記憶装置（例えば各回路ごとに３２にバイトの
ラム、装置全体では総計１９２にバイトのラム）が要る
ことである。これは不経済であるばかりでなく、内蔵マ
イクロプロセッサが多くの点の計算をしなければならな
いので、比較的長い処理時間が要る。この従来技術のデ
ィジタル装置に伴う第２の問題点は当接術で「線共有Ｊ
　（ｌｉｎｅｐａｉｒｉｎｇ　）の名で知られている。

殆ど総ての走査周波数において、フレームごとの走査線
数は、垂直方向に２５６列ある修正数値列の数の正確な
倍数になってはいない。このことは、走査線の幾つかは
集中値を共有することになり、結果的に走査線間隔の不
連続が生ずる。また普通の従来技術のディジタル装置は
、・所定の希望精度でスクリーン点を位置決めするため
の８ビットの値を出力するので、隣り合う２本の走査線
間の修正値に１ビットの違いがあれば大変目につくとい
うことが知られている。このような従来技術のディジタ
ル装置の解像力の低い様子は、「斜子織り」の名で知ら
れているはっきり見えて目をちらつかせる効果を生ずる
。

この線共有問題を排除するためには、映像（ラスタ）中
の各走査線ごとに少なくとも１列の修正値が必要である
。更に「斜子織り」効果を目で感じない程度に減らすた
めには、各修正値に少なくとも１２ビットの精度を持た
せる必要がある。しかし、１映像につき（通常）　１０
２４本ある走査線に対して１２ビットの値を記憶させる
には、各色につき２５６にバイトの記憶装置（すなわち
全部で１．５メガバイトの記憶装置）が必要になる。こ
れはコスト面から実用性がないばかりでなく、このよう
な多くの点の計算に要するマイクロプロセッサの処理時
間の点でも非実用的である。

アメリカ特許節４．６７２．２７５号（ソニー株式会社
出＠）に改良されたディジタル集中装置が記憶されてい
るが、この装置は隣合う２つの調整点間の走査線の修正
値を、この２つの調整点が持つ修正データに基づいて、
例えば１本置きというような所定の割合で引き出す補間
回路を用いている。この補間回路は、結果として得た補
間修正データをディジタル・アナログ変換器へ送る。そ
の変換器はこのディジタル信号をアナログの修正信号に
変換し、この信号はローパスフィルタと出力端子を通じ
て集中修正コイルへ加えられる。

したがって、ソニーの装置によれば集中修正値を記憶さ
せるのに従来技術のディジタル集中装置よりも非常に少
量の記憶装置（例えばＩＫ×８ビット以下のラム）しか
要らない。

ソニーの装置に用いられている補間回路は、アメリカ特
許箱４．３０５．０２２号（ソニー出願）にもつと詳細
に公開されている。この後者のソニー特許は、その修正
値が記憶されている１本のサンプリング走査線を除いた
水平走査線の走査中に走査線修正信号を発生す・る係数
信号発生回路、乗算回路および加算回路を公開している
。この回路は、サンプリング走査線修正信号が対応する
サンプリング走査線の位置に対するこの走査線の上下方
向位置に基づいて、記憶装置から得たサンプリング走査
線修正値を直線的に補間するという方法で前記の目的を
達成している。

ソニーの補間回路に用いられている記憶装置は、２つの
アドレス値に従って電子ビームにより走査される水平ザ
ンブリング位１の各々に対する２つの修正値を動作中に
発生する。第１のアドレス値は、現ビデオフィールド（
すなわち帯域）中で電子ビームが走査を開始した最高の
番号のサンプリング線上の対応する水平サンプリング位
置のアドレスであり、２番目に供給されるアドレス値は
電子ビームが走査する次のサンプリング線上の対応する
水平サンプリング位置のアドレスである。したがって、
第１の修正値（Ｕとする）は、今走査されている水平線
の所かまたはすぐ上のサンプリング線である上方サンプ
リング線に対応し、第２の修正値（Ｄとする）は今走査
されている水平線のすぐ下のサンプリング線である下方
サンプリング線に対応する。

ソニーの係数信号発生回路は、上方サンプリング修正値
Ｕが記憶装置から読み出されている間に補間パルスＣｘ
が「０」または低論理のときには４ビットの加重係数Ｗ
ｕを発生する。この係数信号発生回路は、下方サンプリ
ング修正値りが記憶装置から読み出されている間に補間
信号Ｃχが「１」または高論理のときには加重係数Ｗｄ
を発生する。走査される各水平線に対して、加重係数Ｗ
ｄは走査線アドレス信号発生回路に含まれる水平線カウ
ントの下位４ビット値の１／１６に等しく、また加重係
数Ｗｕは１−Ｗｄである。連続的に出る修正値ＵとＤは
、ディジタルアナログ変換器のディジタル入力端へ与え
られ、この変換器はこれに応答して対応するアナログ電
圧を発生し、この電圧は前記乗算回路の被乗数入力に供
給される。

加重係数値ＷｄとＷｕはこれに同期して乗算回路に供給
される結果、乗算回路はまずＷｕ　−Ｕに相当する出力
電圧を発生し、次に電子ビームに走査される各水平サン
プリング位置に対するＷｄ−Ｄに相当する出力電圧を発
生ずる。これらの交互に出る加重された走査線サンプリ
ング信号Ｗｕ−ＵとＷｄ−Ｄは、前述の加算回路の入力
端へと供給される。その結果、ユーザの修正値がその記
憶装置に既に記憶されている２本のサンプリング線の間
の１６本の走査線の水平修正値にかなり正確に該当する
修正信号を、この加算回路は発生ずることになる。

ソニーの特許には、ハードウェアで上下方向の補間を行
う修正回路の１形態が述べられているが、この記載され
た回路は周波数に左右される性質のものであり、その結
果、記憶値の間に正確に１６走査線が乗らない動作周波
数に対しては前記の「線共有」や「斜子織り」の問題に
悩むことになる。特に、ソニーの装置は、画面上の修正
点の数と上下方向の間隔を、ユーザの決めた調整点の間
にちょうど１６走査線が入るように周波数について変更
した場合に明り線共有を除去することができる。これに
反して、修正点の数と間隔を周波数に無関係に一定に保
った場合には、ユーザ調整点の間にある走査線の幾らか
が修正値を共有する必要が起こるので、このソニーの装
置は人為釣線共有に悩むことになる。

［課題を解決するための手段］ 本発明によれば、動作周波数には無関係にユーザが決め
た値の間の各走査線に対する新しい修正値を補間する補
間回路が提供される。その結果、本発明の補間回路は、
人為釣線共有を排除すると同時に、ビデオスクリーン上
の集中修正点の位置決めをビデオ入力周波数に無関係に
維持することができる。更に本発明の補間回路からは、
ユーザが決めた集中修正点を記憶させるのに小さい記憶
装置（例えば通常２に×８ビット以下のラム）だけで済
むことから生ずる費用と処理時間の削減という恩恵が得
られる。更に、本発明のもう一つの特徴によれば、１２
ビットよりも高い精度を有する補間修正値を発生し、そ
れによって従来技術の「斜子織り」問題を克服する回路
が提供される。

本発明の１観点によれば、、ビデオディスプレイ装置の
所定の走査線のそれぞれに組合うユーザが決めた１対の
修正値の間に補間修正値を発生する走査率修正装置にお
いて、 前記所定の各走査線の間の一連の走査線（ｉ）の数（Ｎ
）を検出する検出手段と、 前記一連の各走査線（ｉ）のためにα＝　ｉ／Ｎおよび
１−α＝　１−　ｉ／Ｈの値を有する１対の加重係数を
発生する手段と、 前記一連の各走査線（ｉ）のために、前記１対のユーザ
が決めた修正値の第１のものに前記１対の加重係数の第
１のもの（ａ）を乗算し、これに応答してし連の第１の
積値な発生する第１の手段と、 前記一連の各走査線（ｉ）に対して、前記１対のユーザ
が決めた修正値の第２のものに前記１対の加重係数の第
２のもの（１−ａ）を乗算し、これに応答して一連の第
２の積値な発生する第２の手段と、 前記一連の第１と第２の各積値を加算し、これに応答し
て前記補間修正値を前記一連の各走査線（ｉ）に対して
発生する発生手段とを有している。

本発明の別の観点によれば、垂直タイミングパルス信号
と水平タイミングパルス信号とを発生する回路を含む、
ビデオディスプレイ装置のディジタル集中回路が提供さ
れ、これは、 前記垂直タイミングパルス信号を受け、これに応答して
垂直アドレス信号の一連の対を発生する垂直アドレス発
生手段と、 前記水平タイミングパルス信号を受け、これに応答して
一連の水平アドレス信号を発生する水平アドレス発生手
段と、 前記垂直アドレス信号の一連の対と前記一連の水平アド
レス信号とを受け、これに応答して前記、ビデオディス
プレイ装置の所定の走査線上の各水平調整点と組合わせ
られるユーザが決めた集中修正信号の一連の対を発生す
る第１の記憶手段と、前記所定の走査線の隣合うものど
うしの間にある一連の走査線（ｉ）の数（Ｎ）を検出し
、これに応答してこれを表す更に別のアドレス信号を発
生する検出手段と、 前記一連の走査線（ｉ）を表す一連のカウントアドレス
信号を発生する更に別のアドレス発生手段と、 前記別のアドレス信号と前記一連のカウントアドレス信
号とを受け、これに応答して前記カウントアドレス信号
の隣合うものどうしに対するα：ｉ／Ｎおよびｌ−α＝
　１−　ｉ／Ｎそれぞれの値を有する加重係数信号の一
連の対を発生する第２の記憶手段と、 前記ユーザが決めた集中修正信号の一連の対の第１の値
に前記加重係数の対の第１の係数（ａ）のそれぞれを乗
算し、これに応答して一連の第１の積値信号を発生する
第１の変換手段と、前記ユーザが決めた集中修正信号の
一連の対の第２の値に前記加重係数の対の第２の係数（
１−α）のそれぞれを乗算し、これに応答して一連の第
２の積値信号を発生する第２の変換手段と、前記一連の
第１の積値信号と前記一連の第２の積値信号とを加算・
し、これに応答して前記一連の各走査線（ｉ）に対して
補間集中修正信号を発生する手段とを有している。

本発明の更に別の１点によれば、１対の試料点に対応す
る第１と第２の所定の集中修正値に、前記第１と第２の
試料点の中間にある一連の追加試料点（１）に対応する
複数の第１と第２の各加重係数を乗算する補間回路の中
の加重係数値発生回路が提供され、これは、 前記一連の追加試料点（ｉｌの数（Ｎ）を検出し、これ
に応答してこの数を表す第１のアドレス信号を発生Ｖる
検出手段と、 前記−・運の追加試料点（ｉ）に対応する一連のカウン
トアドレス信号を発生する手段と、前記第１のアドレス
信号と一連のカウントアドレス信号を受け、これに応答
して、ａ　＝　ｉ／Ｎの関係により前記第１の各加重係
数値ａを発生する記憶手段と、 前記第１の各加重係数値ａを受けてこれを変換し、その
値に応答して、１−α＝１−ｉ／Ｎの関係により前記第
２の各加重係数を発生し、これによって前記第１と第２
の試料点の間にある前記各試料点（ｉ）に対して明確な
集中修正値が発生される手段とを有している。

［実施例］ 次に、本発明の好ましい実施例を図面を参照してより詳
細に述へる。

第１図に注目すると、アレイ中に配置されたユーザが決
めた複数の修正点を取入れたディジタル、ビデオディス
プレイ装置用の集中修正グリッドが示されている。図示
されている実施例によれば、グリッドは各列ごとに１２
８個のユーザが決めた修正点（ｘ、　〜Ｘ１２．）から
なる９列（Ｓ＋　〜ｓ９Ｎ、＝配列されている。図示し
ないが、公知のディジタル集中修正装置の原理によれば
、３色（すなわち赤、緑、青）のすへてにわたってのビ
デオ映像の適当な集中が得られるように、ユーザが個別
に調整するための適当な入力手段（例えばキーボード）
が供給される。

しかし前述のように、人為的な線共有を排除するために
は映像（、ラスタ）の各走査線に対して少なくとも１列
の修正値が必要である。更に「斜子織り」を目に感じな
い程度に減らすには、ディジタル修正値に少なくとも１
２ビットの精度が要求される。

したがって、本発明の本質的観点によれば、各走査線に
対して補間修正値が垂直走査方向に補間される。

第１図に示すように、ビデオラスタ中の走査線の総数は
ユーザが決めた修正点がある各列の間にＮ本の走査線が
あるようになっている。換言すれば、Ｎは走査線総数を
８で割った値に等しい。

】例としてＸｎ、　Ｓ２とＸ、、、Ｓ、における修正値
を考えると、列Ｓ２とＳ、の間にはＮ本の走査線がある
。本発明によれば、与えられた走査線Ｓ。

の補間修正値は次のように計算される。

補間値”　＋／Ｎ（Ｘｎ、　Ｓ２）　＋　（１−ｉ／Ｎ
）　ＩＸｎ、　Ｓ３）：α、　（Ｘｌｌ、　Ｓ、）＋　
（１−ａ）−（Ｘ、、　Ｓ３）ここでα＝　ｉ／Ｎは加
重係数を表す。

第２図に注目すれば、α発生用回路とそれにより得られ
る集中修正値が最も一般的な形で示さねでいる。

本発明の回路が動作する環境を形成する、ビデオディス
プレイ装置は、水平、垂直の各フライバックパルス信号
１（ＦＢ　、　ＶＦＢと共に、水平クロック信号ＨＰＬ
ＬＣＬＫをも発生する一般的に公知の水平フェーズロッ
クループ回路を通常含んでいる。

このＨＰＬＬＣＬＫ信号は水平フェーズロックループ回
路から受は取られて水平アドレスカウンタ２０のクロッ
ク入力端子へ加えられるが、このカウンタは応答してデ
ィジタル、ビデオディスプレイ装置の赤、緑、青の電子
ビームの各々に対する垂直と水平の修正信号を発生ずる
６個の補間回路２４の各修正値記憶装置２２をアドレス
する７ビットのアドレス信号を発生する。６個の補間回
路が要るが、第２図には簡単のためにその回路２４の１
つだけが示されている。

このようにしてカウンタ２０は第１図に示す水平集中修
正点Ｘ１〜ｘ、２８の各々を指定するアドレス信号を発
生する。

更にカウンタ２６と２８は乗算器３０と共に垂直アドレ
ス発生器を構成するが、この発生器は種々の水平修正点
Ｘ、〜ｘＩ□８を持っている各グリッド走査線Ｓ１〜Ｓ
Ｏ（第１図）を識別する４ビットの垂直アドレス信号を
発生するものである。この垂直アドレス発生器からの４
ビットのアドレス値出力は、修正値記憶装置２２をアド
レスする水平アドレスカウンタ２０からの７ビット値の
出力と組み合わされる。図の実施例によれば、修正値記
憶装置２２は、２に×８ビットからなる高速（３５ｎＳ
）のＣＭＯＳスタティックＲＡＭの形態を取っている。

カウンタ３２はそのクロック入力端に）ＩＦＢ信号を受
け、これに応答して、より詳細を後で述べる係数記憶装
置３４をアドレスするアドレス信号を発生する。カウン
タ３２の別の出力端には、ＨＦＢパルスに対応する信号
であってカウンタ２６と２８用を動作させるためのクロ
ック信号を発生する。

前述のように、上下に隣合う走査線（例えばＳ２とＳＳ
　）の間にある各走査線用の補間修正値を計算するため
に、このそれぞれの走査線から各水平アドレス（例えば
Ｘ。）に対して２つの修正値が必要とされる。したがっ
て、第２図の回路によれば、カウンタ２６は垂直フライ
バックパルスＶＦＢを受けるとき最初ゼロにプリセット
されており、カウンタ２８の方がＶＦＢ信号を受けると
き論理１にプリセットされている。

したがって、カウンタ２６と２８は１対の４ビットの垂
直アドレス信号を発生し、カウンタ２８からのアドレス
信号出力はカウンタ２６からの信号出力より論理１のず
れがある。乗算器３０は）ＩＰＬＬＣＬＫ信号の前半の
間はカウンタ２６からのアドレス信号出力を選び、ＨＰ
ＬＬＣＬＫ信号の後半の間はカウンタ２８からの信号出
力を選ぶ。

このように、カウンタ２０によって識別された各水平ア
ドレスに対して、１対の修正値（例えばＸｎ、　Ｓ２お
よびＸｎ、　Ｓｓ）が修正値記憶装置２２によって発生
される。最初の修正値（例えばＸ。、Ｓ２）はラッチ回
路３６に記憶された後で、後の修正値（例えばＸ。、Ｓ
、）が別のディジタルアナログ変換器４０のデータ入力
端へ与えられると同時に、ディジタルアナログ変換器３
８のデータ入力端に与えられる。

前述のように、本発明の要点はラスタの各走査線に対す
る加重係数値αと１−αの発生に関している。

この目的で、カウンタ４２は、ラスタごとにＶＦ８パル
スでリセットされ、インバータ４４を通じて追加のカウ
ンタ４６のクロック入力端へ加えられるカウンタ４２の
出力端Ｑ、に別のクロック信号を発生するために、ＨＦ
Ｂ信号によりクロック動作させられる。カウンタ４２は
、ＨＦＢを８ごとに拾った形のクロック信号をクロック
カウンタ４６のために有効に発生する。したがって、カ
ウンタ４６は全ラスタの走査線の８本ごとにカウントす
る。この数は前述したように、ユーザが決めた修正値が
記憶装置２２に記憶されているＳ、からＳ９までの走査
線のうち、隣り合う走査線の間の数Ｎに等しい。　カウ
ンタ３２にはカウント値Ｎがあらかじめ入れられており
、そのクロック入力端に）ＩＦＢパルスを受けるたびに
この数が減算されていく。したがって、カウンタ３２は
一連の走査線Ｓ１から３９のうち隣り合う走査線の間に
ある各走査線に対応する１連のアドレス信号（＋）を発
生する。

アドレス信号ｒ４．と「Ｎ１は前述のようにイーピーロ
ム３４のアドレス入力端に加えられる。ユーザが入力す
る（記憶させる）修正値の列Ｓ１から３９までの数はＮ
≦２５６（すなわち、ラスタ当たり２０４８本までを収
容する）と考えられる。Ｎ≦２５６であれば、隣り合う
修正値列の中間にある２５６本までの各走査線に対する
２５６個のα値を６４にバイトのイーピーロム３４を用
いて記憶させることができる。したがって、こおα値は
アドレス入力を構成する「ｉｊ　と「Ｎ］を備える照合
表でアクセスされる。

記憶装置３４からの発生される８ビットの６個のインバ
ータ４８に加えられ、これからディジタルアナログ変換
器５０の入力端へ加えられる。こおａｆ直は、ディジタ
ルアナログ変換器５０が１−ａのアナログ値を発生して
いる間に、別のディジタルアナログ変換器５２がαのア
ナログ値を発生するように、この変換器５２のデータ入
力端へ直接、同時に加えられる。

集中回路２４の説明に戻るが、ａと１−〇のアナログ値
は、ディジタルアナログ変換器３８と４０のそれぞれの
電圧基準入力端に加えられる。コンバータ３８と４０は
それぞれの対の集中修正値（例えばＸｏ、　Ｓ２および
Ｘｎ、　Ｓ３）を変換して後に加重係数ａと１−ａをそ
れぞれ乗算する乗算ＤＡＣである。

記憶表Ｍ２２から取り出された８ビットのザンブル値に
８ビットのディジタル値からのアナログ変換値であるａ
（または１−ａ）を乗算することによって、変換器３８
と４０からの出力は、サンプル点の間のすべての値につ
いて８ビット以上の精度に相当するということが分かつ
ている。換言すれば、変換器３８と４０は、１２ビット
以上の等価精度を生ずるコンバンディングＤＡＣとして
働く。前に述へたように、本発明の回路によって発生さ
れる高精度の修正値によれば人為的な「斜子織り」が除
去される。

変換器３８と４０からのアナログ出力は、加算回路５４
を経て加算された後、ラスタサイズ乗算回路５６を紅で
適当な水平または垂直集中増幅器と修正コイルへ出力さ
れる。

前述のように、加重係数値αとｌ−〇は６個の集中修正
回路２４それぞれのディジタルアナログ変換器３８と４
０の電圧基準入力端へ同時に加えられる。したがって、
加重係数発生回路２４それぞれに繰り返して設ける必要
はない。

追加のラッチ５８．６０．６２は公知の方法で、記憶装
置２２のアドレス用入力端を通じてこの記憶装置２２を
アドレスして、ユーザが決めた修正値をそのデータ入力
端を通じて中に記憶させるために備えられている６ 要約すると、第２図の回路は１本当たり１２８個の修正
値からなる９本までの記憶された走査線Ｓ、〜Ｓ９を備
え、これによって８つの集中修正帯域を限定する。この
回路は１、記憶された走査線Ｓｌ、　Ｓ２．・・・・Ｓ
９の間にある総ての走査線（ｉ）に対する修正値を発生
する。発生された修正値は上下方向の補間によって１２
ピツ］・以上の解像度に合成される。、更に本発明によ
れば、水平、垂直双方の修正値の完全な記憶が、総ての
色（例えば赤、緑、青）に対して全部でたった１２にハ
イドのスタティックラム（すなわち、２に×８ビットの
ＲＡＭ　６個）だけで準備される。

第３図に注目すれば、加重係数値αと１−〇とを好まし
い実施例によって発生するこの回路を説明する詳細図が
示されている。

動作に当たっては、ＨＦＢパルスがカウンタ４２のクロ
ック入力端に加えられ、このカウンタは第２図について
既に述へたように、インバータ４４を経て追加のカウン
タ４６に接続されている出力端Ｑ３を有している。カウ
ンタ４６はＶＦＢタイミング信号を受け、これに反応し
てその出力端ＱＡ〜Ｑ、に値Ｎを発生する。

値Ｎはプログラム可能なアレイ論理回路（ＰＡｌ、”）
　６４の入力端１１〜１８へ加えられる。ＰＡＬ”６４
はそのクロック入力としてＶＦＢ信号を受は入れ、これ
に応答して公知の内部にプログラムされている論理回路
を通じて値Ｎを値１−Ｎに変換した上、これを後でカウ
ンタ３２のデータ入力端り。〜Ｄ７へ加えるために出力
端貼〜Ｑ８に与える。

カウンタ３２ζコそのクロック入力端にＨＦ［３信号な
受け、これに応答して帯域ごとの走査線の各々に対応し
、かつ、その値が順に減っていく一連のアドレス信号ｒ
　ｌ　Ｊを発生するダウンカウンタである。

この８ビットのアドレス値ｒＮ、と「ｌ」は、第２図に
ついて前述したように、対応する加重係数値を得るため
イーピーロム３４のアドレス入力端Ａ。

〜Ａ＋ｓに加えられる。加重係数値αは、イーピーロム
３４のデータ端子Ｄ０〜Ｄ７に現れ、そして後で述へる
ように、この加重係数値ａを含むデータビットでの排他
的ＯＲ動作を行うために、これら各ＰＡＬ”　４８．６
５のデータ入力端１１〜１８へ加えられる。回路４８は
更に動作してａ値を変換し、それに応答して変換値１−
αを発生する。

αと１−ａのディジタル値は、ＰＡＬ”　６５と４８の
データ入力端からディジタルアナログ変換器５２と５０
それぞれのデータ入力端り。〜Ｄ、へ伝送される。

ディジタルアナログ変換器５０と５２は、アナログ増幅
回路６７と６９へ加えるための、ディジタル修正値αと
１−〇を受けて応答する差動アナログ出力信号を発生す
る。この回路６７と６９のそれぞれは複数の差動増幅器
とこれに公知の様式で組み合わされた利得用とオフセッ
ト用の回路を含んでいる。

ａと１−〇で表すアナログ信号は、第２図について述べ
たように、乗算機能のあるディジタルアナログ変換器３
８と４０のそれぞれの電圧基準入力端へその後加えられ
る。

ＰＡＬ”回路６５と４８によって行われる排他的ＯＲの
動作は、各帯域（すなわち、修正値が記憶されている対
の走査線）に対してコンバータ５０または５２の１つが
、隣接の走査される帯域の対と共通な記憶修正値を保有
することを確保するため必要とされる。これはディジタ
ルアナログ変換器に固有の非直線性を効果的に打ち消す
が、もしそうでなく、このコンバータ５０と５２と異な
るものが別の集中帯域に対する同じディジタルαの処理
に用いられると、その非直線性によって同じディジタル
値に対してイーピーロム３４が発生するアナログのａ値
が異なるという結果になる。

第４図は、この好ましい実施例の別の観点によるもので
、、ビデオディスプレイ装置が発生する垂直フライバッ
クパルス（ビデオＶＦＢ）の短縮用の回路を説明してい
る。

普通の、ビデオディスプレイ装面では、電子ビームが映
像面の下端から上端まで戻る間のブランキング時間は約
３００マイクロ秒ないし３５０マイクロ秒で′あり、そ
してビームが戻る間に普通少本数の水平走査線を含んで
いる。カウンタ４２と４６は前述のように集中帯域当た
りの走査線の数ｒＮ、を数えるように動作する。この好
ましい実施例によれば、カウンタ４２は８分の１カウン
タとして動作する。したがって１回のラスタの走査の間
（すなわち、続＜　ＶＦＢパルス間の期間）に７本まで
の走査線が逃される（すなわちカウンタ４２が数えない
）ことになる。

したがって、第４図の回路は、ビデオディスプレイ装置
から標準のビデオＶＦＢパルスを受け、このパルスをバ
ッファ７１を経て処理し、レベル調整されたこの信号を
フリップフロップ７３の入力端Ｂに加える。フリップフ
ロップ７３は、抵抗７５とコンデンサ７７からなるＲＣ
回路の形の時間遅延回路を持っているので、一連のＶＦ
Ｂパルスの間でラスタ走査線の全部が数えられるように
フリップフロップの出力ＱがビデオＶＦＢに関して短縮
された変形ＶＦＢパルスを発生する。

換言すれば、通常のビデオＶＦＲパルスで形成されてア
クティブとされたラスタの全走査線を数える代わりに、
第４図の回路によって与えられる変形ＶＦＢパルスによ
れば、たとえ必ずしも映像面に全部の走査線が映し出さ
れなくても全部の走査線が数えられるように、１本の走
査線よりも短い戻り時間が得られる。このことでＮの値
に不正確な計算から生ずるいかなる不連続性も効果的に
除去できる。

要約すれば、本発明によれば集中修正値の数が走査線の
全本数よりも少ない従来技術の集中装置で起こる人為釣
線共有を克服するために、ラスタ全体の各走査線におい
て集中修正値を発生するディジタル集中装置が提供され
る。本発明においてはＵ々な動作周波数に対する集中帯
域当たりの走査線本数を数え、かつこれに応答して帯域
当たりの各走査線用の補間修正値を発生する回路が提供
される。したがって、本発明の集中装置は動作周波数に
は無関係である。更に、発生された集中修正値は約１２
ビットの精度を有し、それによって従来技術の装置に普
通伴う人為的な「斜子織りＪＪ現象を克服する。

他の実施態様や本発明の変更は可能である。

例えば、この好ましい実施例により提供されるような８
個の集中帯域よりも少ないか多い集中帯域や、走査縁当
たり１２８個の修正値よりも少ないか多い修正値を含む
ように変更することができる。

また、本発明の回路は、レーザによる投影やＣＲＴ　、
　ＬＣＤその他、ビデオ映像の集中またはいかなる２元
修正波形の生成をも要するビデオ応用への適用も可能で
ある。

なお、補間算式を包含する回路２４は、並列ディジタル
乗算器とアキュミュレータを用いる全ディジタル手段に
よって実現することができる。

更に、イーピーロム３４はいかなる種類のう〕ノダムア
クセス記憶装置によっても実現することができる。　こ
のようなあらゆる変更や変形＋：ｌ特許請求の範囲に規
定される本発明の範囲と意図の中にあるものと考える。

【図面の簡単な説明】

第１図は本発明のディジタル集中装置による、ユーザが
決めた集中修正点を図解したテスト映像の図、第２図は
本発明によるディジタル集中装置の概略ブロック図、第
３図は本発明の好ましい実施例による加重係数発生回路
の概略図、第４図はこの好ましい実施例の別の観点によ
る垂直タイミングパルス信号較正用回路の概略図である
。 ２０・・・・カウンタ ２２・・・・修正値記憶装置 ２４・・・・集中回路 ２６・・・・カウンタ ２８・・・・カウンタ ３０・・・・乗算器 ７１　・・・・バッファ ７３・・・・フリップフロップ ７５・・・・抵抗 ７７・・・・コンデンサ

Claims (1)

1. 【特許請求の範囲】 １、ビデオディスプレイ装置の所定の各走査線に組合わ
   せられるユーザが決めた１対の修正値の間に、補間修正
   値を発生する走査率修正装置において、 前記所定の各走査線の間の一連の走査線（ｉ）の数（Ｎ
   ）を検出する検出手段と、 前記一連の各走査線（ｉ）のためにα＝ｉ／Ｎおよび１
   −α＝１−ｉ／Ｎの値を有する１対の加重係数を発生す
   る手段と、 前記一連の各走査線（ｉ）に対して、前記１対のユーザ
   が決めた修正値の第１のものに前記１対の加重係数の第
   １のもの（α）を乗算し、これに応答して一連の第１の
   積値を発生する第１の手段と、 前記一連の各走査線（ｉ）に対して、前記１対のユーザ
   が決めた修正値の第２のものに前記１対の加重係数の第
   ２のもの（１−α）を乗算し、これに応答して一連の第
   ２の積値を発生する第２の手段と、 前記一連の第１と第２の各積値を加算し、これに応答し
   て前記補間修正値を前記一連の各走査線（ｉ）に対して
   発生する発生手段とを有することを特徴とする走査率修
   正装置。 ２、前記発生手段が更に、 異なるｉとＮの値に対応する前記加重係数の対の第１の
   もの（α）の複数の値を記憶する記憶手段であって、こ
   の記憶手段は前記ｉとＮの値によりアドレスされて前記
   加重係数の対の第１のもの（α）の複数の値を発生する
   記憶手段と、 前記記憶手段によって発生された前記加重係数の対の第
   １のもの（α）の前記複数の値を変換し、これに応答し
   て前記加重係数の対の第２のもの（１−α）に対応する
   種々な値を発生する変換器手段とを含む請求項１に記載
   の走査率修正装置。 ３、前記検出手段が更に、 前記ビデオディスプレイ装置のラスタ当たり、の前記走
   査線の総数を計数する手段と、 前記走査線の前記総数を前記ビデオディスプレイ装置の
   ラスタ当たりの前記所定の各走査線の総数で割り、これ
   に応答して一連の走査線（ｉ）の前記数（Ｎ）を発生す
   る手段とを含む請求項２に記載の走査率修正装置。 ４、前記発生手段が、ユーザが決めた修正値の各対に対
   する前記加重係数（ａ）の２５６個を記憶する６４Ｋの
   イーピーロムを更に含む請求項１に記載の走査率修正装
   置。 ５、前記第１の手段と前記第２の手段とは、乗算を行う
   ディジタルアナログ変換器である、請求項１に記載の走
   査率修正装置。 ６、垂直タイミングパルス信号と水平タイミングパルス
   信号とを発生する回路を含むビデオディスプレイ装置の
   ディジタル集中回路であって、前記垂直タイミングパル
   ス信号を受け、これに応答して垂直アドレス信号の一連
   の対を発生する垂直アドレス発生手段と、 前記水平タイミングパルス信号を受け、これに応答して
   一連の水平アドレス信号を発生する水平アドレス発生手
   段と、 前記垂直アドレス信号の一連の対と前記一連の水平アド
   レス信号とを受け、これに応答して前記ビデオディスプ
   レイ装置の所定の走査線上の水平調整点の各々と組合わ
   せられるユーザが決めた集中修正信号の一連の対を発生
   する第１の記憶手段と、 前記所定の走査線の隣合うものどうしの間にある一連の
   走査線（ｉ）の数（Ｎ）を検出し、これに応答してこれ
   を表す更に別のアドレス信号を発生する検出手段と、 前記一連の走査線（ｉ）を表す一連のカウントアドレス
   信号を発生する更に別のアドレス発生手段と、 前記別のアドレス信号と前記一連のカウントアドレス信
   号とを受け、これに応答して前記カウントアドレス信号
   の隣合うものどうしに対するα＝ｉ／Ｎおよび１−α＝
   １−ｉ／Ｎそれぞれの値を有する加重係数信号の一連の
   対を発生する第２の記憶手段と、 前記ユーザが決めた集中修正信号の一連の対の第１の値
   に前記加重係数の対の第１の係数（α）のそれぞれを乗
   算し、これに応答して一連の第１の積値信号を発生する
   第１の変換手段と、 前記ユーザが決めた集中修正信号の一連の対の第２の値
   に前記加重係数の対の第２の係数（１−α）のそれぞれ
   を乗算し、これに応答して一連の第２の積値信号を発生
   する第２の変換手段と、 前記一連の第１の積値信号と前記一連の第２の積値信号
   とを加算して、これに応答して前記一連の各走査線（ｉ
   ）に対して補間集中修正信号を発生する手段とを含むデ
   ィジタル集中回路。 ７、前記垂直アドレス発生手段が、前記ビデオディスプ
   レイ装置により発生された前記垂直タイミングパルス信
   号にしたがって第１と第２のカウント信号を発生する第
   １と第２のカウンタを含み、前記第１と第２のカウンタ
   は初期カウント値を０と１にそれぞれ設定されており、
   そして前記第１と第２のカウント信号を交互に受け、こ
   れに応答して前記一連の垂直アドレス信号の対を発生す
   る請求項６に記載のディジタル集中回路。 ８、前記水平アドレス発生手段が、前記ビデオディスプ
   レイ装置により発生された前記水平タイミングパルス信
   号にしたがって前記一連の水平アドレス信号を発生する
   カウンタを含む請求項６に記載のディジタル集中回路。 ９、前記第１の記憶手段が前記ユーザが決めた集中修正
   信号を記憶するラムを含む請求項６に記載のディジタル
   集中回路。 １０、前記検出手段が更に、 前記ビデオディスプレイ装置のラスタ当たりの前記走査
   線の総数を計数する手段と、 前記走査線の前記総数を、前記ビデオディスプレイ装置
   のラスタ当たりの前記所定の各走査線の総数で除算し、
   これに応答して一連の走査線（ｉ）の前記数（Ｎ）を発
   生する手段とを含む請求項６に記載のディジタル集中回
   路。 １１、前記別のアドレス発生手段が、前記水平タイミン
   グパルス信号を受けて前記一連の走査線（ｉ）の前記数
   （Ｎ）から零まで減算し、これに応答して前記一連のカ
   ウントアドレス信号を発生するダウンカウンタを含む請
   求項８に記載のディジタル集中回路。 １２、前記第２の記憶手段が前記加重係数信号を記憶す
   るためのイーピーロムを含む請求項６に記載のディジタ
   ル集中回路。 １３、前記第１と第２の変換手段が乗算を行うディジタ
   ルアナログ変換器である請求項６に記載のディジタル集
   中回路。 １４、１対の試料点に対応する第１と第２の所定の集中
   修正値に、前記第１と第２の試料点の間にある一連の追
   加試料点（ｉ）に対応する複数の第１と第２の加重係数
   値それぞれを乗算する補間回路の前記加重係数値発生回
   路であって、 前記一連の追加試料点（ｉ）の数（Ｎ）を検出し、これ
   に対応してこの数を表す第１のアドレス信号を発生する
   検出手段と、 前記一連の追加試料点（ｉ）に対応する一連のカウント
   アドレス信号を発生する手段と、前記第１のアドレス信
   号と一連のカウントアドレス信号を受け、これに応答し
   て、α＝ｉ／Ｎの関係により前記第１の各加重係数値α
   を発生する記憶手段と、 前記第１の加重係数値αを受けてこれを変換し、これに
   応答して、１−α＝１−ｉ／Ｎの関係により前記第２の
   各加重係数を発生し、これによって前記第１と第２の試
   料点の間にある前記各試料点（ｉ）に対して明確な集中
   修正値が発生される手段とを含む加重係数値発生回路。 １５、前記ビデオディスプレイ装置のラスタ当たりの前
   記走査線の総数を計数する手段と、 前記走査線の総数を、前記ビデオディスプレイ装置のラ
   スタ当たりの前記所定の各走査線総数で除算し、これに
   応答して一連の走査線（ｉ）の前記数（Ｎ）を発生する
   検出手段とを更に含む請求項１４に記載の加重係数値発
   生回路。 １６、前記カウントアドレス信号の発生手段が前記水平
   タイミングパルスを受けて前記一連の走査線（ｉ）の前
   記数（Ｎ）から零まで減算し、これに応答して前記一連
   のカウントアドレス信号を発生するダウンカウンタを含
   む請求項１４に記載の加重係数値発生回路。１７、前記
   記憶手段が加重係数信号を記憶するイーピーロムを含む
   請求項１４に記載の加重係数値発生回路。 １８、前記イーピーロムは、２５６個の可能性がある数
   （Ｎ）の前記追加試料点（ｉ）の各々に対する２５６個
   の前記第１の加重係数値αを記憶するための６４Ｋ×８
   ビットのイーピーロムである請求項１７に記載の加重係
   数値発生回路。 １９、前記検出手段によってラスタ当たりの前記各走査
   線が数えられていることを確かめるために前記垂直タイ
   ミングパルス信号を較正する手段を更に含む請求項１０
   に記載のディジタル集中回路。