JPH0479251A - 半導体装置製造方法 - Google Patents
半導体装置製造方法Info
- Publication number
- JPH0479251A JPH0479251A JP19271890A JP19271890A JPH0479251A JP H0479251 A JPH0479251 A JP H0479251A JP 19271890 A JP19271890 A JP 19271890A JP 19271890 A JP19271890 A JP 19271890A JP H0479251 A JPH0479251 A JP H0479251A
- Authority
- JP
- Japan
- Prior art keywords
- scribe line
- semiconductor device
- foreign material
- semiconductor
- chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 40
- 238000004519 manufacturing process Methods 0.000 title claims description 20
- 238000000034 method Methods 0.000 claims abstract description 6
- 238000007689 inspection Methods 0.000 abstract description 11
- 230000007547 defect Effects 0.000 abstract description 10
- 239000000463 material Substances 0.000 abstract 5
- 238000010586 diagram Methods 0.000 description 5
- 239000000758 substrate Substances 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000005259 measurement Methods 0.000 description 2
- 238000012360 testing method Methods 0.000 description 2
- 238000011179 visual inspection Methods 0.000 description 2
- 239000003795 chemical substances by application Substances 0.000 description 1
- 230000000052 comparative effect Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
Landscapes
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野］
本発明は、半導体基板上に配置されたＩＣチップ内の位
置を特定するための指標に関する。
置を特定するための指標に関する。
［従来の技術］
第３図は、従来の半導体装置製造方法によって製造され
た半導体装置を示す図である。
た半導体装置を示す図である。
従来の半導体装置製造方法によって製造された半導体装
置は、前記半導体基板上において、ＩＣチップ（３１）
の周辺に、これと接するＩＣチップを隔離するスクライ
ブライン（３２）が設けられている。
置は、前記半導体基板上において、ＩＣチップ（３１）
の周辺に、これと接するＩＣチップを隔離するスクライ
ブライン（３２）が設けられている。
このスクライブライン（３２）は、ウェハーを各々のＩ
Ｃチップに分離するために設けられており、従来の技術
では、このスクライブライン内（３２）には、半導体装
置の合わせ精度を定量的に計測するためのバーニア、解
像度などを測定するテストパターン、半導体装置製造に
不可欠な合わせマーク等のモニター類が半導体製造の各
工程でバターニングされている。しかしながら、外観検
査等で発見された異物やパターン欠陥の位置を特定する
ための指標が前記ＩＣチップ内にはなかった。
Ｃチップに分離するために設けられており、従来の技術
では、このスクライブライン内（３２）には、半導体装
置の合わせ精度を定量的に計測するためのバーニア、解
像度などを測定するテストパターン、半導体装置製造に
不可欠な合わせマーク等のモニター類が半導体製造の各
工程でバターニングされている。しかしながら、外観検
査等で発見された異物やパターン欠陥の位置を特定する
ための指標が前記ＩＣチップ内にはなかった。
［発明が解決しようとする課題］
しかし、前述の従来技術では、以下のような課題を有す
る。
る。
従来の半導体装置製造方法によって製造された半導体装
置のスクライブラインには、半導体装置の合わせ精度を
定量的に計測するためのバーニア、解像度などを測定す
るテストパターン、半導体装置製造に不可欠な合わせマ
ーク等のモニター類等がバターニングされていたが、外
観検査等で発見された異物やパターン欠陥の位置を特定
するための指標がＩＣチップ内にはなかった。そのため
、半導体装置の外観検査や異物検査時に顕微鏡によって
欠陥や異物を発見した際、更に、詳細な検査を行なうた
めに電子顕微鏡等で再検査を行なう場合、半導体装置で
の欠陥や異物の位置が正確に把握できないために、その
解析に多大な時間を必要とした。
置のスクライブラインには、半導体装置の合わせ精度を
定量的に計測するためのバーニア、解像度などを測定す
るテストパターン、半導体装置製造に不可欠な合わせマ
ーク等のモニター類等がバターニングされていたが、外
観検査等で発見された異物やパターン欠陥の位置を特定
するための指標がＩＣチップ内にはなかった。そのため
、半導体装置の外観検査や異物検査時に顕微鏡によって
欠陥や異物を発見した際、更に、詳細な検査を行なうた
めに電子顕微鏡等で再検査を行なう場合、半導体装置で
の欠陥や異物の位置が正確に把握できないために、その
解析に多大な時間を必要とした。
そこで本発明は、このような課題を解決するもので、そ
の目的とするところは、半導体装置の外観検査や異物検
査時に顕微鏡によって欠陥や異物を発見した際、半導体
の製造工程において、スクライブラインに指標をパタニ
ングし、その指標を用いて前言己欠陥や前記異物の位置
を特定し、更に詳細な検査を行なうために電子顕微鏡等
で再検査を行なう場合に、それらの位置を正確に把握し
検査の時間短縮を図るところにある。
の目的とするところは、半導体装置の外観検査や異物検
査時に顕微鏡によって欠陥や異物を発見した際、半導体
の製造工程において、スクライブラインに指標をパタニ
ングし、その指標を用いて前言己欠陥や前記異物の位置
を特定し、更に詳細な検査を行なうために電子顕微鏡等
で再検査を行なう場合に、それらの位置を正確に把握し
検査の時間短縮を図るところにある。
［課題を解決するための手段］
半導体装置上に、ＩＣチップ領域とスクライブライン領
域とを有する半導体装置の製造工程において、前記ＩＣ
チップ内の位置を特定するための指標を、前記スクライ
ブライン領域のＸ方向、Ｙ方向少なくとも一方向に設け
ることを特徴とする。
域とを有する半導体装置の製造工程において、前記ＩＣ
チップ内の位置を特定するための指標を、前記スクライ
ブライン領域のＸ方向、Ｙ方向少なくとも一方向に設け
ることを特徴とする。
［実施例］
第１図は、本発明の一実施例を示す図である。
従来技術同様、半導体基板上に配置されたＩＣチップ（
１１）の周辺に半導体装置を区分するスクライブライン
（１２）が半導体の製造工程で設けられている。
１１）の周辺に半導体装置を区分するスクライブライン
（１２）が半導体の製造工程で設けられている。
第１図において、ＩＣチップエリヤ（１１）の周辺に位
置するスクライブライン（１２）に目盛り（１３）が半
導体の製造工程で設けられていて、半導体製造過程の外
観検査等で第１図のように前記ＩＣチップエリヤ（１１
）に異物等（１４）を発見した場合、顕微鏡のＸＹステ
ージをＸ方向、Ｙ方向に移動させることにより、その定
量的な位置座標を決めることができる。本実施例におい
ては、素子分離を目的としたフォト工程において、この
目盛り（１３）を設けた。
置するスクライブライン（１２）に目盛り（１３）が半
導体の製造工程で設けられていて、半導体製造過程の外
観検査等で第１図のように前記ＩＣチップエリヤ（１１
）に異物等（１４）を発見した場合、顕微鏡のＸＹステ
ージをＸ方向、Ｙ方向に移動させることにより、その定
量的な位置座標を決めることができる。本実施例におい
ては、素子分離を目的としたフォト工程において、この
目盛り（１３）を設けた。
この位置座標を元に電子顕微鏡による再検査を行なう場
合、異物等の位置をスクライブライン（１２）に設けら
れた目盛り（１３）より得られた座標を電子顕微鏡のＸ
Ｙステージの座標に変換して容易に、それらの異物等（
１４）の位置に電子顕微鏡の視野をもっていくことがで
きる。
合、異物等の位置をスクライブライン（１２）に設けら
れた目盛り（１３）より得られた座標を電子顕微鏡のＸ
Ｙステージの座標に変換して容易に、それらの異物等（
１４）の位置に電子顕微鏡の視野をもっていくことがで
きる。
次に異物検査装置の場合では、異物検査装置は、電子顕
微鏡同様にＸＹステージにウェハーがバキュームによっ
て固定される。その後、Ｈｅ−Ｎｅレーザー（波長：６
３２．８ｎｍ）に代表されるレーザーの散乱光検出方式
や比較検査法により異物等（１４）を検出する。しかし
ながら、レーザーの入射角度やマスクの共通欠陥などに
よるウェハー基板への転写により、異物等（１４）を検
出できないことがある。この場合、スクライブライン（
１４）に設けられた目盛り（１３）によって、ウェハー
上の異物等（１４）を容易に検出することができる。
微鏡同様にＸＹステージにウェハーがバキュームによっ
て固定される。その後、Ｈｅ−Ｎｅレーザー（波長：６
３２．８ｎｍ）に代表されるレーザーの散乱光検出方式
や比較検査法により異物等（１４）を検出する。しかし
ながら、レーザーの入射角度やマスクの共通欠陥などに
よるウェハー基板への転写により、異物等（１４）を検
出できないことがある。この場合、スクライブライン（
１４）に設けられた目盛り（１３）によって、ウェハー
上の異物等（１４）を容易に検出することができる。
以上、本発明の一実施例を述べたが、これ以外に
１）半導体の製造工程において、第２図に示したような
Ｘ、 Ｙの原点を設定する目盛りの設は方。
Ｘ、 Ｙの原点を設定する目盛りの設は方。
２）半導体の製造工程において、半導体装置に対して４
方向、すべてのスクライブラインに目盛りを設ける事に
よって、測定の効率化を計る。
方向、すべてのスクライブラインに目盛りを設ける事に
よって、測定の効率化を計る。
３）半導体の製造工程において、指標をＩＣチップ内に
指標を設ける。
指標を設ける。
などについても、本実施例と同様の利点が得られること
はいうまでもない。
はいうまでもない。
［発明の効果］
以上のように、本発明によれば、
半導体装置上に、ＩＣチップ領域とスクライブライン領
域とを有する半導体装置の製造工程において、前記ＩＣ
チップ内の位置を特定するための指標を、前記スクライ
ブライン領域のＸ方向、Ｙ方向少なくとも一方向に設け
ることにより、従来の技術では、困難だったＩＣチップ
内の異物や欠陥の定量的な位置の特定ができ、電子顕微
鏡等での測定の時間短縮を計れるという効果を有する。
域とを有する半導体装置の製造工程において、前記ＩＣ
チップ内の位置を特定するための指標を、前記スクライ
ブライン領域のＸ方向、Ｙ方向少なくとも一方向に設け
ることにより、従来の技術では、困難だったＩＣチップ
内の異物や欠陥の定量的な位置の特定ができ、電子顕微
鏡等での測定の時間短縮を計れるという効果を有する。
第１図は、本発明の実施例の半導体装置製造方法によっ
て製造された半導体装置を示す図である。 第２図は、本発明の実施例での応用例の半導体装置を示
す図である。 第３図は、従来の半導体装置製造方法によって製造され
た半導体装置を示す図である。 １１・・・ＩＣチップ １２・・・スクライブライン １３・ ・・目盛り １４・・・異物 ２１・・・ＩＣチップ ２２・・・スクライブライン ２３・ ・ ・目盛り ３１・・・ＩＣチップ ３２・・・スクライブライン 以 上 出願人 セイコーエプソン株式会社 代理人 弁理士 鈴木喜三部 ｆｌｌ！！１名ｊ 第 １ 図 第 ２ 図
て製造された半導体装置を示す図である。 第２図は、本発明の実施例での応用例の半導体装置を示
す図である。 第３図は、従来の半導体装置製造方法によって製造され
た半導体装置を示す図である。 １１・・・ＩＣチップ １２・・・スクライブライン １３・ ・・目盛り １４・・・異物 ２１・・・ＩＣチップ ２２・・・スクライブライン ２３・ ・ ・目盛り ３１・・・ＩＣチップ ３２・・・スクライブライン 以 上 出願人 セイコーエプソン株式会社 代理人 弁理士 鈴木喜三部 ｆｌｌ！！１名ｊ 第 １ 図 第 ２ 図
Claims (1)
- 半導体装置上に、ＩＣチップ領域とスクライブライン領
域とを有する半導体装置の製造工程において、前記ＩＣ
チップ内の位置を特定するための指標を、前記スクライ
ブライン領域のＸ方向、Ｙ方向少なくとも一方向に設け
ることを特徴とする半導体装置製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19271890A JPH0479251A (ja) | 1990-07-20 | 1990-07-20 | 半導体装置製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19271890A JPH0479251A (ja) | 1990-07-20 | 1990-07-20 | 半導体装置製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0479251A true JPH0479251A (ja) | 1992-03-12 |
Family
ID=16295911
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19271890A Pending JPH0479251A (ja) | 1990-07-20 | 1990-07-20 | 半導体装置製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0479251A (ja) |
-
1990
- 1990-07-20 JP JP19271890A patent/JPH0479251A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TW389973B (en) | Method for inspecting wafer defects | |
| JPH0479251A (ja) | 半導体装置製造方法 | |
| JPH03155644A (ja) | 半導体装置 | |
| JPH06331653A (ja) | Ｘ−ｙ回路基板検査装置におけるプローブ間誤差測定方法 | |
| KR100620726B1 (ko) | 콘택 홀 형성 디파인 정도 검사 방법 및 그에 따른 장치 | |
| JP7197816B2 (ja) | 光電子デバイス製造支援装置 | |
| WO2002031877A1 (fr) | Procede d"analyse de specimen | |
| JPS60120519A (ja) | ホトマスクおよび自動欠陥検査装置 | |
| JPH0743323B2 (ja) | 表面異物検査装置 | |
| JP7197817B2 (ja) | 光電子デバイスの製造方法、及び光電子デバイス製造支援システム | |
| JP2913747B2 (ja) | ウェーハ検査装置 | |
| JPS6165444A (ja) | 被検査チツプの回路パタ−ン外観検査方法並びにその装置 | |
| US7491476B1 (en) | Photomask electrical monitor for production photomasks | |
| JPH0368126A (ja) | 半導体装置の製造方法 | |
| JPS6049643A (ja) | ウエハ検査装置 | |
| JPS594019A (ja) | パタ−ン比較検査方法 | |
| JPH08102478A (ja) | 結晶欠陥検出装置 | |
| JPH01305344A (ja) | パターン欠陥検査装置 | |
| JPS63122119A (ja) | 縮小投影露光装置用フオトマスクの検査方法 | |
| JPS6115340A (ja) | ウエハプロ−バ | |
| KR100256806B1 (ko) | 반도체 웨이퍼 결함 검사시의 원점 통일 패턴 | |
| KR0127661B1 (ko) | 반도체 제조용 레티클을 이용한 자동 노광방법 | |
| JPH01313952A (ja) | プローブカードとこれを用いた位置合せ方法 | |
| KR20070066805A (ko) | 디펙 검출용 포토마스크 | |
| US20030194618A1 (en) | Method of inspecting photo-mask |