JPH0477824A - 情報処理装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は電子式計算機を用いた情報処理装置に関するも
のである。

〔従来の技術］ 現在の情報処理装置ではパイプライン処理を行うことに
より性能向上を図っているが、この場合バイプラ胃ンに
空白ができてパイプラインが乱れることを抑制しいかに
処理を効率的に行えるかが性能向上に影響を与える。こ
のパイプラインの乱れの主な要因の１つとして分岐命令
時の処理がある。そこで分岐命令時にこのパイプライン
の乱れをいかに抑制するかは、重要な課題の１つである
。

第４図は従来の情報処理装置の構成図を示したものであ
る。本図において４０１は命令・データ混在の２ポート
・キャッシュメモリで、４１１゜４１２は夫々キャッシ
ュメモリ４０１が有する命令アクセス用の第１のポート
とデータアクセス用の第２のポートである。４０２はキ
ャッシュメモリの命令アクセス用ポート４１１から読出
した命令を取込む命令フェッチ部、４０３ばキャッシュ
メモリのデータアクセス用ボー１４１．２から読出した
データを取込むデータ・フェッチ部、４０４は命令の解
読を行う命令解読部、４０５ば命令アドレスを生成する
命令アドレス生成部で、分岐命令時には分岐不成立時の
シーケンシャルな命令アドレスと分岐成立時の分岐先の
命令アドレスとを同時に生成する。４０６はデータ・ア
ドレスを生成するデータ・アドレス生成部、４０７は分
岐命令時に分岐判定を行う分岐判定部、４０８は分岐命
令時に分岐成立の場合又は分岐不成立の場合のどちらか
一方の場合の予測を行う分１岐予測部、４０９は２人力
１出力のマルチプレクサで、分岐命令時に分岐予測部４
０８の予測結果に基づき命令アドレス生成部４０５で生
成された分岐不成立時のシーケンシャルな命令アドレス
と分岐成立時の分岐先の命令アドレスからどちらか一方
を選択して有効な命令アドレスとして出力するものであ
る。

４２１ばキャッシュメモリ４０１の第１ポート４１１か
ら読出した命令を命令フェッチ部４０２へ送る命令バス
、４２２は、キャッシュメモリ４０１の第２ポート４１
２から読出したデータをデータ・フェッチ部４０３へ送
るデータ・バス、４２３は命令フェッチ部４０２から命
令解読部４０４へ命令を伝える命令バス、４２４，４２
５は夫々命令アドレス生成部４０５で生成されるシーケ
ンシャルな命令アドレスと分岐命令時の分岐先の命令ア
ドレスをマルチプレクサ４０９へ伝えるアドレス・バス
、４２６はデータ・アドレス生成部４０６で生成された
データ・アドレスをキャシュメモリ４０１へ伝えるアド
レス・バス、４２７は分岐予測部４０８で分岐命令時に
予測された分岐成立または分岐不成立の分岐予測結果を
マルチプレクサ４０９へ伝える信号線、４２８は分岐命
令時にマルチプレクサ４０９で選択された有効な命令ア
ドレスを出力するアドレス・バスである。

尚この従来の情報処理装置は、命令の取込みを行う命令
フェッチ・ステージ、命令の解読を行うデコード・ステ
ージ、命令の実行を行う実行ステージ、命令の実行結果
を格納するス［・ア・ステージから成る４段のパイプラ
イン構成を取り、分岐命令時にはあらかじめ分岐判定結
果を予測することにより、分岐成立時の分岐先の命令ま
たは分岐不成立時のシーケンシャルな命令のどちらか一
方の命令をパイプラインに投入する分岐予測機構を備え
ている。

以上のように構成された従来の情報処理装置の動作につ
いて以下に説明する。ここで動作を分岐予測部４０８で
の分岐予測結果が分岐成立の場合と分岐不成立の場合、
更に夫々の分岐予測結果と分岐命令の分岐判定結果が一
致する場合と異なる場合の４種類の場合に分けて第５図
〜第８図を参照しつつ説明する。以下の図において、ｃ
ｌ、ｃ２等は情報処理装置の処理サイクルを表し、Ｂば
分岐命令、Ｃ，Ｄは分岐命令Ｂにこの順序で後続する分
岐不成立時のシーケンシャルな命令、Ｔは分岐命令Ｂの
分岐成立時の分岐先命令である。

（１）分岐予測結果が分岐成立で分岐予測結果と分岐命
令の分岐判定結果が一致する場合この場合の従来の情報
処理装置の動作を第４図と第５図を用いて説明する。

ｃ１ザイクル 分岐命令Ｂの命令フェッチ・ステージで、分岐命令Ｉ３
をキャッシュメモリ４０１のポート４１１から読出し命
令バス４２１を通じて命令フェッチ部４０２に取込む。

ｃ２ザイクル 分岐命令Ｂのデコード・ステージで、命令フェッチ部４
０２に取込んだ分岐命令Ｂを命令バス４２３を通じて命
令解読部４０４が受取り、命令の解読を行う。そして分
岐命令であることを解読すると、解読した結果を制御情
報として各部に伝える。その結果、命令アドレス生成部
４０５では分岐不成立時のシーケンシャルな命令りのア
ドレスと分岐成立時の分岐先の命令Ｔのアドレスとを同
時に生成して夫々アドレス・バス４２４と４２５を通じ
てマルチプレクサ４０９へ入力する。分岐予測部４０８
では分岐の成立を予測して予測結果を信号線４２７を通
じてマルチプレクサ４０９・＼入力する。続いてマルチ
プレクサ４０９ば予測結果に基づき分岐先の命令Ｔのア
ドレスを選択し、これをアドレス・ハス４２８へ出力す
る。

又命令Ｃの命令フェッチ・ステージであり、命令Ｃをキ
ャッシュメモリ４０１から読出し、命令フェッチ部４０
２に取込む。

ｃ３ザイクル 分岐命令Ｂは実行ステージで、分岐判定部４０７で分岐
の判定を行い、分岐判定結果は分岐成立となる。

命令Ｃはデコート・ステージで、命令解読部４０４にお
いて命令の解読を行う。

又ｃ２ザイクルでアドレス・ハス４２８へ出力されたア
ドレスにより、分岐命令Ｂの分岐先命令Ｔかフェッチ・
ステージに投入されて命令フェッチ部４０２に取込まれ
る。

６４勺イクル ｃ３サイクルの分岐判定結果を受けて、命令Ｃは無効命
令として実行ステージ以降は無効化される。

命令１′は有効な命令としてデコード・ステージへ投入
され、更にＣ５サイクル以降においての処理が進められ
る。

（２）分岐予測結果が分岐成立で分岐予測結果と分岐命
令の分岐判定結果が異なる場合 この場合の従来の情報処理装置の動作を第４図と第６図
を用いて説明する。

ｃ１サイクル、ｃ２サイクルについては、（１）の場合
と同じ動作であるため説明を省略する。

ｃ３サイクル 分岐命令Ｂは実行ステージで、分岐判定部４０７で分岐
の判定を行い、分岐判定結果は分岐不成立となる。

命令Ｃはデコード・ステージで、命令解読部４０４にお
いて命令の解読を行う。

又ｃ２サイクルでアドレス・パス４２８へ出力されたア
ドレスにより、分岐命令Ｂの分岐先命令Ｔがフェッチ・
ステージに投入されて命令フェッチ部４０２に取込まれ
る。

ｃ４サイクル ｃ３ザイクルの分岐判定結果を受けて、命令Ｃは有効命
令として実行ステージへ投入され、更にＣ５ザイクル以
降においての処理が進められる。

命令Ｔは、無効命令としてデコート・ステージ以降は無
効化される。

又命令Ｃに後続する命令として命令りが、フェッチ・ス
テージに投入されて命令フェッチ部４０２に取込まれ、
更にＣ５サイクル以降においての処理が進められる。

（３）分岐予測結果が分岐不成立で分岐予測結果と分岐
命令の分岐判定結果が一致する場合この場合の従来の情
報処理装置の動作を第４図と第７図を用いて説明する。

ｃ１ザイクル 分岐命令Ｂの命令フェッチ・ステージで、分岐命令Ｂを
キャッシュメモリ４０１のボー１−４１．１から読出し
命令バス４２１を通じて命令フェッチ部４０２に取込む
。

ｃ２ザイクル 分岐命令Ｂばデコード・ステージで、命令フェッチ部４
０２に取込んだ分岐命令Ｂを命令バス４２３を通じて命
令解読部４０４が受取り、命令の解読を行う。そして、
分岐命令であることを解読し、解読した結果を制御情報
として各部に伝える。

その結果、命令アドレス生成部４０５では分岐不成立時
のシーケンシャルな命令りのアドレスと分岐成立時の分
岐先の命令Ｔのアドレスとを同時に生成して夫々アドレ
ス・バス４２４と４２５を通じてマルチプレクサ４０９
へ入力する。分岐予測部４０８では分岐の不成立を予測
して予測結果を信号線４２７を通じてマルチプレクサ４
０９へ入力する。続いてマルチプレクサ４０９ば予測結
果に基づき命令Ｃに後続する命令りのアドレスを選択し
、これをアドレス・バス４２８へ出力する。

又命令Ｃの命令フェッチ・ステージであり、命令Ｃをキ
ャッシュメモリ４０１から読出し、命令フェッチ部４０
２に取込む。

Ｃ３サイクル 分岐命令Ｂは実行ステージで、分岐判定部４０７で分岐
の判定を行い、分岐判定結果は分岐不成立となる。

命令Ｃばデコード・ステージで、命令解読部４０４にお
いて命令の解読を行う。

又Ｃ２サイクルでアドレス・ハス４２８へ出力されたア
ドレスにより、命令Ｃに後続する命令りがフェッチ・ス
テージに投入されて命令フェッチ部４０２に取込まれる
。

Ｃ４サイクル Ｃ３サイクルの分岐判定結果を受けて、命令Ｃは有効命
令として実行ステージへ投入され、更にＣ５ザイクル以
降においての処理が進められる。

又命令りも有効な命令としてデコード・ステージへ投入
され、更にＣ５ザイクル以降においての処理が進められ
る。

（４）分岐予測結果が分岐不成立で分岐予測結果と分岐
命令の分岐判定結果が異なる場合この場合の従来の情報
処理装置の動作を第４図と第８図を用いて説明する。

Ｃ１サイクル、Ｃ２サイクルについては、（３）の場合
と同じ動作であるため説明を省略する。

Ｃ３サイクル 分岐命令Ｂは実行ステージで、分岐判定部４０７で分岐
の判定を行い、分岐判定結果は分岐成立となる。

命令Ｃばデコード・ステージで、命令解読部４０４にお
いて命令の解読を行う。

又Ｃ２サイクルでアドレス・バス４２８へ出力されたア
ドレスにより、命令Ｃに後続する命令りがフェッチ・ス
テージに投入されて命令フェッチ部４０２に取込まれる
。

Ｃ４サイクル Ｃ３サイクルの分岐判定結果を受けて、命令Ｃは無効命
令として実行ステージ以降は無効化される。

同様に命令りも無効命令としてデコード・ステージ以陣
は無効化される。

又Ｃ３サイクルの分岐判定結果から分岐先命令Ｔが、フ
ェッチ・ステージに投入されて命令フェッチ部４０２に
取込まれ、更にＣ５ザイクル以降においての処理が進め
られる。

以上説明したように従来の情報処理装置では、分岐予測
機構を備えることにより分岐命令時において分岐予測結
果と分岐命令の分岐判定結果が一致する限り、Ｃ３サイ
クル即ち分岐命令の実行ステージに取込まれた命令は有
効命令としてバイブラインに空白ができることなく処理
が進められる。

〔発明が解決しようとする課題〕

しかしながら、前記のような構成では命令はキャッシュ
メモリの命令アクセス用第１のポートから命令フェッチ
部へ１つずつしか取込めないため、分岐命令の際に分岐
命令の実行ステージでは、分岐予測部での予測結果によ
る分岐成立時の分岐先命令か、あるいは分岐不成立時の
シーケンシャルな命令のどちらか１つしか取込めない。

そのため分岐予測部での予測結果と分岐命令の分岐判定
結果が異なる場合は、前記の分岐命令の実行ステージで
取込んだ命令が無効となり、１ザイクル分バイブライン
に空白ができるという問題点を有していた。

本発明はこのような従来の問題点に鑑みてなされたもの
であって、パイプラインの空白をな（し処理の効率化を
図ることにより、性能向上を可能とした情報処理装置を
提供することを技術的課題とする。

〔課題を解決するだめの手段〕

本発明は命令アクセス用の第１のポートとデータアクセ
ス用及び分岐命令時の命令アクセス用の第２のポートの
２つのポートを有する命令・データ混在のキャッシュメ
モリと、キャッシュメモリの第２のポートへ入力すべき
アドレスを選択するアドレス・マルチプレクサと、キャ
ッシュメモリの第Ｊのポートより読出した命令を取込む
第１の命令フェッチ部と、第２のポートより読出した命
令を取込む第２の命令フェッチ部と、第２のポートより
読出したデータを取込むデータ・フェッチ部と、第１の
命令フエ・ンチ部と第２の命令フェッチ部に取込まれた
命令から分岐命令の分岐判定結果に基づき実行すべき命
令を選択する実行命令マルチプレクサと、命令をデコー
ドして分岐命令か否かによりアドレス・マルチプレクサ
の出力を選沢する命令解読部と、分岐命令の際に分岐不
成立時のシーケンシャルな命令アドレスと分岐成立時の
分岐先の命令アドレスとを生成して夫々キャッシュメモ
リとアドレスマルチプレクサに与える命令アドレス生成
部と、分岐命令の際に分岐判定を行い、分岐判定結果に
よって実行命令マルチプレクサの出力を選択する分岐判
定部と、を具備し、分岐命令の際にアドレス・マルチプ
レクサが分岐先の命令アドレスを選択し、キャッシュメ
モリの第１のポートから分岐不成立時のシーケンシャル
な命令を、第２のポートから分岐成立時の分岐先の命令
を夫々第１．第２の命令フェッチ部に並列に取込んで分
岐命令の分岐判定結果に基づき実行命令マルチプレクサ
でどちらか一方の命令を実行すべき命令として選択し処
理することを特徴とするものである。

〔作用〕

このような特徴を有する本発明によれば、分岐命令の際
にアドレス・マルチプレクサが分岐先の命令アドレスを
選択し、キャッシュメモリの第１のポートからは分岐不
成立時のシーケンシャルな命令を、第２のポートからは
分岐成立時の分岐先の命令を夫々第１の命令フェッチ部
と第２の命令フェッチ部に並列に取込み、分岐命令の分
岐判定結果に基づき実行命令マルチプレクサでどちらか
一方の命令を実行すべき命令として選択し処理する。従
って分岐の成立、不成立にかかわらず有効な命令が処理
されるため、前記のパイプラインの１サイクル分の空白
をなくすことが可能となる。

［実施例］ 第１図は、本発明の一実施例である情報処理装置の構成
図を示したものである。本図において１０１は命令・デ
ータ混在の２ボー［・・キャッシュメモリで、１．１１
．１１２は夫々キャッシュメモリ１０１が有する命令ア
クセス用の第１のポートとデータアクセス用及び分岐命
令時の命令アクセス用の第２のポートである。１０２は
キャッシュメモリの命令アクセス用の第１のボー１１１
１から読出した命令を取込む第１の命令フェッチ部、１
０３はキャッシュメモリのデータアクセス用及び分岐命
令時の命令アクセス用の第２のボー１−１１２から読出
した命令を取込む第２の命令フェッチ部、１０４はキャ
ッシュメモリのデータアクセス用及び分岐命令時の命令
アクセス用の第２のボー　１−１１２から読出したデー
タを取込むデータ・フェッチ部、１０５は命令の解読を
行う命令解読部、１０６は命令アドレスを生成する命令
アドレス生成部で、分岐命令時には分岐不成立時のシー
ケンシャルな命令アドレスと分岐成立時の分岐先の命令
アドレスとを同時に生成する。１０７ばデータ・アドレ
スを生成するデータ・アドレス生成部、１０８は分岐命
令時に分岐判定を行う分岐判定部、１０９は２人力ｌ出
力のマルチプレクサで、分岐命令時には、データのアク
セスが発生しないことを利用して命令アドレス生成部１
０６において生成された分岐成立時の分岐先の命令アド
レスを選択して出力し、それ以外の時にはデータ・アド
レス生成部１０７で生成されたデータ・アドレスを選択
して出力するもので、以下アドレスマルチプレクサと呼
ぶ。１１０は２人力１出力のマルチプレクザで、分岐命
令時には分岐判定部１０８の判定結果に基づき第１の命
令フェッチ部１．０２に取込まれた分岐不成立時のシー
ケンシャルな命令と第２の命令フェッチ部１０３に取込
まれた分岐成立時の分岐先の命令から１つを実行すべき
命令として選択して出力し、又は分岐命令時以外には第
１の命令フェッチ部１．０２に取込まれた命令を選択し
て命令解読部１０５に出力するもので、以下実行命令マ
ルチプレクサと呼ぶ。１２１はキャッシュメモリの第１
のポート］、　Ｉ　Ｊから読出した命令を第１の命令フ
ェッチ部１０２へ送る命令バス、１２２は分岐命令時に
キャッシュメモリの第２のボー１−１１２から読出した
分岐成立時の分岐先の命令を第２の命令フェッチ部１０
３へ送る命令バス、１２３はキャッシュメモリの第２の
ボー　１−１．１．２から読出したデータをデータ・フ
ェッチ部１０／ｌへ送るデータ・バス、１２４．１．２
５は夫々第１の命令フェッチ部に取込んだ命令と第２の
命令フェッチ部に取込んだ命令を実行命令マルチプレク
サ１１０へ伝える命令バス、１２６ば命令アドレス生成
部１０６で生成されるシーケンシャルな命令アドレスを
キャッシュメモリ１０１へ伝えるアドレス・バス、１２
７は命令アドレス生成部１０６で生成される分岐命令時
の分岐先の命令アドレスをアドレスマルチプレクサ１０
９へ伝えるアドレス・ハス、１２８はデータ・アドレス
生成部１０７で生成されるデータ・アドレスをキャッシ
ュメモリ１０１へ伝えるアドレス・ハス、１２９は命令
解読部１０５が分岐命令であることを解読したことをア
ドレス・マルチプレクサ１０９に伝える信号線、１３０
は分岐判定部で行われた分岐判定結果を実行命令マルチ
プレクサｊ１０へ伝える信号線、１３１は命令解読結果
が分岐命令であるかどうかを示す信号線１２９に基づき
分岐命令時の分岐先の命令アドレスを伝えるアトＩ／ス
・ハス１２７とデータ・アドレスを伝えるアドレス・バ
ス１２８から、アドレス・マルチプレクサ１０９で選択
されたアドレスをキヤ・７シプ７メモリ１０１へ伝える
アトルス・バス、１３２は分岐命令の分岐判定結果を示
す信号線１３０に基づき第１の命令フェッチ部からの命
令を伝える命令バス１２４と第２の命令フェッチ部から
の命令を伝える命令ハス１２５から実行命令マルチプレ
クサ１１０において選択された命令を命令解読部１０５
へ伝える命令ハスである。

尚この本発明の実施例における情報処理装置は、命令の
取込みを行う命令フェッチ・ステージ、命令の解読を行
うデコード・ステージ、命令の実行を行う実行ステージ
、命令の実行結果を格納するストア・ステージから成る
４段のバイブライン構成を取る情報処理装置である。

以上のように構成された本発明の実施例における情報処
理装置の動作について以下に説明する。

ここでは動作を分岐命令時に分岐判定結果が分岐成立の
場合と分岐不成立の場合の２種類の場合に分けて、第２
．３図を参照しつつ説明する。以下の図において、ｃｌ
、ｃ２等は本発明の実施例における情報処理装置の処理
サイクルを表し、Ｂは分岐命令、Ｃ，Ｄば分岐命令Ｂに
この順序で後続する分岐不成立時のシーケンシャルな命
令、Ｔは分岐命令Ｂの分岐成立時の分岐先命令である。

（１）分岐命令の分岐判定結果が分岐成立の場合この場
合の本発明の実施例における情報処理装置の動作を第１
図と第２図を用いて説明する。

ｃ１ザイクル 分岐命令Ｂの命令フェッチ・ステージで、分岐命令Ｂを
キャッシュメモリ１０１の第１のポート１１１から読出
し命令ハス１２１を通じて命令フェッチ部１０２に取込
み、命令ハス１２４を通じて実行命令マルチプレクサ１
１０へ送る。

ｃ２サイクル 分岐命令Ｂはデコード・ステージで、命令バス１３２を
通じて命令解読部１０５が命令Ｂを受取り、命令の解読
を行う。そして、分岐命令であることを解読し結果を信
号線１２９を通じてアドレス・マルチプレクサ１０９へ
伝えると同時に制御情報として各部に伝える。その結果
、命令アドレス生成部１０６では分岐不成立時のシーケ
ンシャルな命令りのアドレスと分岐成立時の分岐先の命
令Ｔのアドレスとを同時に生成して夫々アドレス・バス
１２６と１２７へ出力する。続いて、アドレス・マルチ
プレクサ１０９において命令解読結果が分岐命令である
かどうかを示す信号線１２９に基づき分岐成立時の分岐
先の命令Ｔのアドレスを伝えるアドレス・バス１２７を
選択し、アドレス・ハス１３１へ出力する。

又命令Ｃの命令フェッチ・ステージであり、命令Ｃをキ
ャッシュメモリ１０１から読出し、第１の命令フェッチ
部１０２に取込む。

ｃ３サイクル 分岐命令Ｂは実行ステージで、分岐判定結果０８で分岐
の判定を行い、分岐判定結果は分岐成立となり、結果は
信号線１３０へ出力される。

命令Ｃはデコード・ステージで、命令解読部１０５にお
いて命令の解読を行う。

又ｃ２ザイクルでアドレス・ハス１２６と１３１へ夫々
出力されたシーケンシャルな命令りのアドレスと分岐成
立時の分岐先の命令Ｔのアドレスによりキャッシュメモ
リ１．０１の第１のポート１１１と第２のポート１１２
を夫々並列にアクセスする。その結果、命令りが命令ハ
ス１２１を通じて第１の命令フェッチ部１０２へ取込ま
れて命令ハス１２４へ出力され、分岐先の命令Ｔが命令
ハス１２２を通じて第２の命令フェッチ部１０３へ取込
まれて命令ハス１２５へ出力される。

ｃ４サイクル ｃ３サイクルの分岐判定結果を受けて、命令Ｃば無効命
令として実行ステージ以降は無効化される。

又ｃ３ザイクルで分岐判定結果として出力された信号線
１３０に基づき、実行命令マルチプレクサ１．１０にお
いて分岐成立時の分岐先の命令Ｔを伝える命令バス１２
５が選択されて分岐先の命令Ｔが実行ずべき命令として
実行ステージへ投入され、更にＣ５サイクル以降におい
ての処理が進められる。

（２）分岐命令の分岐判定結果が分岐不成立の場合 この場合の本発明の実施例における情報処理装置の動作
を第１図と第３図を用いて説明する。

ｃ１ザイクル、ｃ２サイクルについては、（１）の場合
と同じ動作であるため説明を省略する。

ｃ３ザイクル 分岐命令Ｂば実行ステージで、分岐判定部１０８で分岐
の判定を行い、分岐判定結果は分岐不成立となり、結果
は信号線１３０へ出力される。

命令Ｃはデコード・ステージで、命令解読部１０５にお
いて命令の解読を行う。

又ｃ２ザイクルでアドレス・バス１２６と１３１へ夫々
出力されたシーケンシャルな命令りのアドレスと分岐成
立時の分岐先の命令Ｔのアドレスによりキャッシュメモ
リ１０１の第１のポート１１１と第２のボー１−１．１
．２を夫々並列にアクセスする。その結果命令りが命令
バス１２１を通じて第１の命令フェッチ部１０２へ取込
まれ命令バス１２４へ出力され、分岐先の命令Ｔが命令
ハス１２２を通じて第２の命令フェッチ部１０３へ取込
まれて命令バス１２５へ出力される。

ｃ４す・イクル ｃ３サイクルの分岐判定結果を受けて、命令Ｃは有効命
令として実行ステージへ投入され、更にＣ５サイクル以
降においての処理が進められる。

又ｃ３サイクルで分岐判定結果として出力された信号線
１３０に基づき、実行命令マルチプレクサ１１０におい
て分岐不成立時のシーケンシャルな命令りを伝える命令
バス１２４が選択されて命令りが実行ずべき命令として
実行ステージへ投入され、更にＣ５サイクル以降におい
ての処理が進められる。

以上説明したように、本発明の実施例における情報処理
装置では分岐命令の際にアドレス・マルチプレクサ１０
９が分岐先の命令アドレスを選択し、分岐命令の実行ス
テージにおいてキャッシュメモリの第１のボー１−１１
．１と第２のポート１１２とから分岐不成立時のシーケ
ンシャルな命令と分岐成立時の分岐先の命令を２つ夫々
第１の命令フェッチ部１０２と第２の命令フェッチ部１
０３に並列に取込み、分岐命令の分岐判定結果に基づき
実行命令マルチプレクサ１１０でどちらか一方の命令を
実行すべき命令として選択し処理するたＧ め、分岐の成立、不成立にかかわらず有効な命令が処理
され、従来の情報処理装置において発生したパイプライ
ンの１サイクル分の空白を無くすことが可能となる。

〔発明の効果］ 以上詳細に説明したように本発明によれば、分岐命令の
際にアドレス・マルチプレクサが、分岐先の命令アドレ
スを選択し、キャッシュメモリの第１のポートからば、
分岐不成立時のシーケンシャルな命令を、第２のポート
からは、分岐成立時の分岐先の命令を夫々第１の命令フ
ェッチ部と第２の命令フェッチ部に並列に取込み、分岐
命令の分岐判定結果に基づき実行命令マルチプレクサで
どちらか一方の命令を実行すべき命令として選択し処理
するようにしている。従って分岐の成立。

不成立にかかわらず有効な命令が処理され、パイプライ
ンの１サイクル分の空白をなくすことが可能となる。そ
の結果パイプライン処理の効率化が図れ、情報処理装置
の性能向」二が得られるという効果を有するものである
。

【図面の簡単な説明】

第１図は本発明の実施例における情報処置装置の構成図
、第２図は本発明の実施例における情報処置装置の分岐
命令の分岐判定結果が分岐成立の場合の動作を示すタイ
ミング図、第３図は本発明の実施例における情報処置装
置の分岐命令の分岐判定結果が分岐不成立の場合の動作
を示したタイミング図である。第４図は従来の情報処理
装置の構成図、第５図は従来の情報処理装置の分岐予測
結果が分岐成立で分岐予測結果と分岐命令の分岐判定結
果が一致する場合の動作を示したタイミング図、第６図
は従来の情報処理装置の分岐予測結果が分岐成立で分岐
予測結果と分岐命令の分岐判定結果が異なる場合の動作
を示したタイミング図、第７図は従来の情報処理装置の
分岐予測結果が分岐不成立で分岐予測結果と分岐命令の
分岐判定結果が一致する場合の動作を示したタイミング
図、第８図は従来の情報処理装置の分岐予測結果が分岐
不成立で分岐予測結果と分岐命令の分岐判定結果が異な
る場合の動作を示したタイミング図であ１０１−−−−
一命令・データ混在の２ポート・キャッシュメモリ、　
　１０２−−−−・−第１の命令フェッチ部、１０３−
−−−・−第２の命令フェッチ部、　　１０４データ・
フェッチ部、　　１０５−−−−−−一命令解読部、１
、０６−−−−−命令アドレス生成部、　　１０７−−
−−−−−データ・アトＩ／ス生成部、　　１０８−−
−−−一分岐判定部、１、０９−−−−アドレス・マル
チプレクサ、　　１１０実行命令マルチブレクザ。 特許出願人　松下電器産業株式会社

Claims (1)

【特許請求の範囲】
1. （１）命令アクセス用の第１のポートとデータアクセス
   用及び分岐命令時の命令アクセス用の第２のポートの２
   つのポートを有する命令・データ混在のキャッシュメモ
   リと、 前記キャッシュメモリの第２のポートへ入力すべきアド
   レスを選択するアドレス・マルチプレクサと、 前記キャッシュメモリの第１のポートより読出した命令
   を取込む第１の命令フェッチ部と、第２のポートより読
   出した命令を取込む第２の命令フェッチ部と、 第２のポートより読出したデータを取込むデータ・フェ
   ッチ部と、 前記第１の命令フェッチ部と第２の命令フェッチ部に取
   込まれた命令から分岐命令の分岐判定結果に基づき実行
   すべき命令を選択する実行命令マルチプレクサと、 命令をデコードして分岐命令か否かにより前記アドレス
   ・マルチプレクサの出力を選択する命令解読部と、 分岐命令の際に分岐不成立時のシーケンシャルな命令ア
   ドレスと分岐成立時の分岐先の命令アドレスとを生成し
   て夫々前記キャッシュメモリと前記アドレスマルチプレ
   クサに与える命令アドレス生成部と、 分岐命令の際に分岐判定を行い、分岐判定結果によって
   前記実行命令マルチプレクサの出力を選択する分岐判定
   部と、 を具備し、分岐命令の際に前記アドレス・マルチプレク
   サが分岐先の命令アドレスを選択し、前記キャッシュメ
   モリの第１のポートから分岐不成立時のシーケンシャル
   な命令を、第２のポートから分岐成立時の分岐先の命令
   を夫々前記第１、第２の命令フェッチ部に並列に取込ん
   で分岐命令の分岐判定結果に基づき前記実行命令マルチ
   プレクサでどちらか一方の命令を実行すべき命令として
   選択し処理することを特徴とする情報処理装置。