JPH047617B2

JPH047617B2 -

Info

Publication number: JPH047617B2
Application number: JP59138959A
Authority: JP
Inventors: Masahiro Hirayama; Toshuki Aihara; Hideaki Ogawa
Original assignee: KANTO DENSHI KK
Current assignee: KANTO DENSHI KK
Priority date: 1984-07-06
Filing date: 1984-07-06
Publication date: 1992-02-12
Also published as: JPS6119248A

Description

【発明の詳細な説明】〔発明の利用分野〕本発明は、単一ユニツトを階層構成とした光伝
送装置に関する。

〔従来技術〕

第１図は従来例を示す。この光伝送装置は送信
部Txと電気／光変換部Ｅ／Ｏとを持つ送信ユニ
ツトＴ１，Ｔ２，……，Ｔ２、光フアイバケーブ
ルＦ１，Ｆ２，……，Fn、電気／光変換部Ｏ／
Ｅと受信部Rxとを持つ受信ユニツトＲ１，Ｒ２，
……，Rnより成る。Ti−Fi−Ri（但し、ｉ＝１、
２、……、ｎ）で１つの伝送系路を構成する。全
部でｎ個の伝送系路より成る。ｎ個の伝送系路
は、それぞれ完全に独立な系路である。

各伝送系路の動作は以下となる。パラレルデー
タPDが入力し、送信部Txがパラ−シリ変換及び
コード変換を行い、電気／光変換部Ｅ／Ｏがシリ
アル出力を光出力に変換し、１個のフアイバケー
ブルFiを通じて送信する。光電気変換部Ｏ／Ｅは
光フアイバケーブルFiからの光シリアル信号
OSDを受信して電気信号に変換し、次いで受信
部Rxがこの電気信号をシリ−パラ変換、コード
復調を行い、パラレルデータPDを得る。

この光伝送装置は、ｎ個のPDを送るには、そ
れぞれ独立したｎ個伝送系路を必要とする。特に
光フアイバケーブルはｎ個必要とする。送信から
受信までの距離が長くなるに従つて、光フアイバ
ケーブルの使用量は無視できなくなり、設置も困
難となる。

一方、Tx，Rxでの伝送ビツト数ｍを増やせ
ば、光フアイバケーブルの回数を減少させること
は可能である。しかし、伝送したいビツト数に合
せてTx，Rxを作らねばならない。更に、伝送ビ
ツト数ｍを増加した場合、各Txへの入力端まで
のｍ個のデータ数の集合に手間がかかる。ｍ個の
データ数が異なるデータ発生源である時には、そ
の発源からわざわざ電気回線を通じて各データを
持つてこなければならないためである。このこと
は、Rxの出力側についても云える。更に、光通
信にあつては、デユテイ比をデータの内容によつ
て変化させ送信する伝送形式をとるため、送信す
るデータによつては広帯域な周波数を必要とし、
また、データの伝送誤りのチエツクが容易でない
という問題もある。

〔発明の目的〕

本発明の目的は、光フアイバケーブルの本数を
増加させることなく、しかも、必要とする周波数
の帯域がそれほど広くなく、更に伝送誤りのチエ
ツクが容易な光伝送装置を提供することにある。

〔発明の概要〕

本発明は、単一送信ユニツト及び単一受信ユニ
ツトを階層（ネステイング）構成としたことにあ
る。本発明によれば、上記ユニツトの扱うデータ
数がｍビツトである場合、該ユニツトの階層構成
によい、ｍ×（ｍ−１）個のデータの伝送が可能
となる。

また、本発明では、伝送するシリアルデータ
を、“１”と“０”との組合せよりなるパルス波
形であつて“１”と“０”とでデユーテイ比の異
なるパルス波形とし、且つ各ビツト単位にそのビ
ツトを示すデータの反転データを付加した構成と
する。これにより、周波数帯域はそれほど広がら
ず、しかも伝送誤りのチエツクが容易となる。

〔発明の実施例〕

第２図は本発明の光伝送装置の実施例を示す。
この実施例は、ｍチヤンネルのデータDi（０）〜
Di（ｎ）（但し、ｉ＝１、２、……、ｍ）を多重
化伝送するシステムである。この光伝送装置は、
ｎ個の送信部Ｔ１１〜Ｔ１ｎ、ｎ個の光フアイバ
ケーブルＦ１１〜Ｆ１ｎ、１個の送信部Ｔ２１、
一個の光フアイバケーブルＦ２０、１個個の受信
部Ｒ１０、電気／光変換部Ｃ１１〜Ｃ１ｎ、光／
電気変換部Ｃ１、電気／変換部Ｃ２、光／電気変
換部Ｃ３より成る。

ｎ個の送信部Ｔ１１〜Ｔ１ｎ及びＴ２１は同一
内部構成より成る単一送信ユニツトを持つ。Ｔ２
１はこの他に受信部（第５図）を持つ。この受信
部はＲ１０なる単一受信ユニツトと基本的に同じ
である。各送信部Ｔ１１〜Ｔ１ｎはパラレルデー
タPDを取込み、パラシリ変換を行い、且つコー
ド変換を行う。送信部Ｔ２１は、ｎ個の光フアイ
バケーブルＦ１１〜Ｆ１ｎを通じて送られてくる
データを光／電気変換部CIを介して取込み、パ
ラシリ変換を行う。受信部Ｒ１０は光フアイバケ
ーブルＦ２０を介して送られてくるシリアルデー
タを光／電気変換部Ｃ３を介して取込みシリパラ
変換、コード復調を行い、パラレルデータPDを
得る。

第３図は本発明の他の実施例を示す。この光伝
送装置は、送信部Ｔ／Ｏ、受信部Ｒ３０、ｎ個の
受信部Ｒ２１〜Ｒ２ｎ、光フアイバケーブルＦ１
０，Ｆ２１〜Ｆ２ｎ、光／電気変換部Ｃ５，Ｃ２
１〜Ｃ２ｎ、電気／光変換部Ｃ４，Ｃ６より成
る。

送信部Ｔ１０は第２図の送信部Ｔ２１と同一構
成であり、いわゆる単一送信ユニツトである。受
信部Ｒ３０，Ｒ２１〜Ｒ２ｎは第２図の受信部Ｒ
１０と同一構成であり、いわゆる単一受信ユニツ
トである。

送信部Ｔ１０では、ｎ個のパラデータPDを取
込みパラシリ変換し、コード変換を行う。このシ
リアル化したコード化情報は光フアイバケーブル
Ｆ１０を介して伝送される。受信部Ｒ３０は光／
電気変換部Ｃ５を介して光フアイバケーブルから
取込んだシリアルデータをシリパラ変換し出力す
る。受信部Ｒ２１〜Ｒ２ｎは光フアイバケーブル
Ｆ２１〜Ｆ２ｎからのデータを光／電気変換部Ｃ
２１〜Ｃ２ｎを介して取込みシリパラ変換し、コ
ード復調を行い、パラデータPDを得る。

第４図は本発明の他の実施例である。この光伝
送装置へは、送信部Ｔ３１〜Ｔ３ｎ，Ｔ３０、受
信部Ｒ４０，Ｒ４１〜Ｒ４ｎ、光フアイバケーブ
ルＦ３１〜Ｆ３ｎ，Ｆ４０，Ｆ４１〜Ｆ４ｎ、電
気／光変換部Ｃ３１〜Ｃ３ｎ，Ｃ７，Ｃ８より成
る。

送信部Ｔ３１〜Ｔ３ｎ，Ｔ３０は、第１図の送
信部Ｔ１１等と同じ単一送信ユニツトである。受
信部Ｒ４０〜Ｒ４ｎは第１図の受信部Ｒ１０と同
じ単一受信ユニツトである。

動作を簡単に述べる。ｎ個のパラデータPDを
各送信部Ｔ３１〜Ｔ３ｎが取込み、パラシリ変
換、コード変換を行い、光フアイバケーブルＦ３
１〜Ｆ３ｎに乗せる。送信部Ｔ３０は、光／電気
変換部Ｃ７を介してデータを取込みパラシリ変換
を行う。受信部Ｒ４０は、フアイバＦ４０を介し
てシリ出力を取込み、シリパラ変換を行う。受信
部Ｒ４１〜Ｒ４ｎは、フアイバケーブルＦ４１〜
Ｆ４ｎを介してのシリデータを取込みシリパラ変
換、コード復調を行い、パラデータPDを得る。

第２図、第３図、第４図の類似点と相異点とを
述べる。類似点は以下となる。いずれも、単一送
信ユニツト、単一受信ユニツトを使用して光伝送
を可能とした。光フアイバケーブルの量は、主要
回線が単一フアイバ回線（第２図のＴ２１→Ｒ１
０、第３図のＴ１０→Ｔ３０、第４図のＴ３０→
Ｔ４０の光フアイバケーブル）である故、回線数
が第１図の従来例に比してｎ本から１本ですむよ
うになつた。

相異点は以下となる。第２図は、送信側にｎ個
のユニツトを設け、受信側に１個のユニツトを設
けた。第３図は、送信側に１個のユニツトを設
け、受信側にｎ個のユニツトを設けた。第４図は
送信側、受信側ともにｎ個のユニツトを設けた。

第２図の実施例での送信部の詳細構成を第５図
に示す。ｎ個の送信部Ｔ１１〜Ｔ１ｎはそれぞれ
16ビツトのパラデータＤ０〜Ｄ１５を入力とす
る。このパラデータＤ０〜Ｄ１５は、16個のチヤ
ンネルの多重化データであり、Ｔ１１〜Ｔ１ｎに
対しての分配の仕方は以下となる。Ｔ１１に対し
ては、16個のチヤンネルの第１ビツト目を割当
て、Ｔ１２に対しては16個のチヤンネルの第２ビ
ツト目を割当てる。以下、同様にしてＴ１ｎに対
しては16個のチヤンネルに対して第15ビツト目を
割当てる。１ワードは16ビツトとした故に、16ビ
ツト目は同期信号用に使用した。これより、ｎと
はｎ＝15の場合である。

送信部Ｔは、ｎ個の光／電気変換部Ｃ５１〜Ｃ
５ｎ（第１図の変換部Ｃ１相当部分）、ｎ個の受信
部Ｒ５１〜Ｒ５ｎ、ｎ個のパラシリ変換回路PS
１１〜PS１ｎ、送信部Ｔ２０、カウンタCT１よ
り成る。

かかる構成での送信部Ｔ１１〜Ｔ１ｎの基本的
な機能を以下詳述する。

光通信にあつては、デユテイ比をデータの内容
によつて変化させて送出する伝送形式をとること
が多い。その場合、送出すべきデータの内容によ
つては広帯域な周波数域を必要とすることがあ
る。特に受信側の電気回路側での広帯域処理を必
要とする欠点がある。

そこで、広帯域な周波数領域を必要とすること
なく、且つ伝送誤りのチエツクの容易化のため
に、２値化信号の中の“１”と“０”とを、それ
ぞれ異なるデユテイ比のパルス状波形とし、且つ
各ビツトとしての“１”の後に上記“０”の時の
パルス状波形を追加し、各ビツトとしての“０”
の後に上記“１”の時のパルス状波形を追加した
データ形式をとるやり方を当該出願人は、特許出
願として出願した（特願昭59−14367号）。このこ
とを第６図で説明する。第６図イは、データ
“１”の時のフオーマツト、ロはデータ“０”の
時のフオーマツトを示す。“１”ではＴ：Ｔのデ
ユテイ比をとり、“０”では2T：Ｔのデユテイ比
をとる。3T；Ｔ等のデユテイ比をとつてもよい。

そこで、データ“１”の後に該データ“１”の
反転データ“０”をチエツクデータとして付加す
る。この例をハ図に示す。データ“０”の後に該
データ“０”の反転データ“１”をチエツクデー
タとして付加する。この例をニ図に示す。ホ図
は、２ビツトデータ“10”の時の送信データ形式
を示す。マークＭとは、データフレームのスター
ト又は終了を示すマークであり、“１”や“０”
とは異なるデユテイ比をとる。

第７図は、ｎビツトデータの送信データフレー
ム例を示す。ｎビツトデータ“d₁，d₂……d_o”に
対して、実際の送信データは“d₁，₁，d₂，₂
……d_o，_o”となる。スタートと終了とにマー
クＭが付加される。

送信部でのコード変換とは、デユテイ比のデー
タを作ること、及び反転データを各ビツト毎に付
加することである。

かかる送信部の機能を実現する回路即ち、単一
送信ユニツトの一例を第８図に示す。そのタイム
チヤートを第９図に示す。

第８図の送信部Ｔ１１は、パラ−シリ変換回路
１２、クロツク発振器１３、ビツトタイミング作
成回路１４、マーク信号作成回路１５、ビツト論
理選択回路１６、ナンドゲート１７、アンドゲー
ト１８、オアゲート１９より成る。

パラ−シリ変換回路１２は、インターフエース
部５からの並列出力Ｄ０〜Ｄ２１をラツチ信号１
７Ａ（LOAD）によつて受取り、直列出力Doutを
発生する。インターフエース部５からの16ビツト
は、１フレームで送出すべきデータのビツト数を
示し、一般的にはｎビツトでよい（但しｎはｎ≦
２）。22ビツトは一例にすぎない。

クロツク発振器１３は、クロツクφ及び４分周
クロツクφ／４を出力する。

ビツトタイミング作成回路１３は、“１”及び
“０”のデータＤ用のタイミング信号１４Ｂ，１
４Ｃ及びマーク信号用のタイミング信号１４Ａ、
クロツク用タイミング信号１４Ｄを作成し発生す
る。

ビツト論理選択回路１６は送出すべきデータ
Doutを受取り、Doutが“１”か“０”かによつ
て第２図に示す如き実質的送出ビツトデータｄを
選択する。この選択はビツトタイミング作成回路
１４の出力（１４Ｂ又は１４Ｃのいずれかの選
択）である第２図の如きビツト構成をもとに行
う。

マーク作成回路１５は、マーク信号の作成を行
う。

以上の構成をもとに、第９図のタイムチヤート
を利用して動作を説明する。ビツトタイミング作
成回路１４は、クロツク発振器１３のφ／４分周
出力１３Ａを取込み、タイミング信号１４Ａ，１
４Ｂ，１４Ｃ，１４Ｄを出力する。タイミング信
号１４Ａと１４Ｄとはクロツク１３Ａを４分周し
たパルスであつて、互いに逆相関係を持つ。タイ
ミング信号１４Ｂは、第６図に示す如き“０”対
応の信号ｄの作成用であり、この信号１４Ｂはタ
イミング信号１４Ａの周期に同期して次々に生起
する。タイミング信号１４Ｃは、第６図に示す如
き“１”対応の信号ｄの作成用であり、この信号
１４Ｃは、タイミング信号１４Ａの周期に同期し
て次々に生起する。

ビツト論理選択回路１６は、データDout、タ
イミング信号１４Ｂ，１４Ｃを取込み、Dout＝
１の時にはタイミング信号１４Ｃを選択して出力
１６Ａとして出力する。Dout＝０の時にはタイ
ミング信号１４Ｂを選択して出力１６Ａとして出
力する。タイミング信号１４Ｂ，１４Ｃは共に論
理反転ビツトを付加した信号である故に、選択出
力１６Ａは、データDoutに対して論理反転した
信号を付加した信号となる。

尚、フレームの先頭にはマーク信号を必要とす
るが、このマーク信号の存在すべき位置では
Doutは存在せず、従つてDout＝０と同じ扱いを
なす。従つて、出力１６Ａでマーク信号を付加す
べき部分は、Dout＝０用の信号ｄとなつている。

マーク作成回路１５は、タイミング信号１４Ｄ
を取込み、タイミング信号１５Ｂ、及びマーク作
成信号１５Ａを出力する。このマーク作成回路１
５は一種のカウンタであり、タイミング信号１４
Ｄを計数してマーク作成信号１５Ａを作成する。
タイミング信号１４Ｄは送出データのビツトに同
期している故に23ビツト毎にマーク作成信号１５
Ａを発生する。マーク信号１５Ａは、マーク部を
Ｌレベル、非マーク部をＨレベルで表現してい
る。

アンドゲート１８は、マーク作成信号１５Ａと
データ出力１６Ａとを取込み、マーク部のみをＬ
レベルとする信号１８Ａを出力する。オアゲート
１９では、この出力１８Ａと出力１４Ａとのオア
をとり、マーク部にマーク信号Ｍを付加してデー
タｄと共に出力する。この出力１９Ａは送出すべ
きフレーム単位の信号となる、出力１９Ａは光変
換回路７に送られる。

ナンドゲート１７は、タイミング信号１５Ｂと
タイミング信号１４Ａのそれぞれの反転信号を入
力とし、ロード信号１７Ａを発生する。このロー
ド信号１７Ａはパラ−シリ変換回路１２に入力
し、並列22ビツトデータＤ０〜Ｄ２１をパラ−シ
リ変換回路１２にラツチさせるラツチ信号とな
る。このラツチ信号１７Ａはフレーム終了毎に発
生し、フレーム開始に先立つて並列22ビツトデー
タのラツチを行う。この並列22ビツトデータの送
出については上述した手順となる。１フレーム送
出終了後、再びラツチ信号１７Ａが発生し、新し
く送るべき並列22ビツトデータをラツチする。以
下、次々にこれを繰返す。

第１０図は受信部Ｒ５１即ち、単一受信ユニツ
トの実施例を示す。第１１図はタイムチヤートを
示す。受信部は、ワンシヨツト回路２１、ビツト
判別回路２２、ビツト正誤判別回路２３、データ
取込み信号発生部２４、エラー検出回路２５、シ
リ−パラ変換回路２６、パラレルデータラツチ回
路２７とより成る。

ワンシヨツト回路２１は、光変換回路７で受信
した受信データを受取り波形整形を行う。ビツト
判別回路２２は、ワンシヨツト回路２１の出力を
受取りマーク信号、データＤ（“１”か“０”か）
の判別を行う。

ビツト正誤判別回路２３は、データビツトｄに
論理反転信号が付加しているか、正しい付加であ
るかの判別を行う。これによつてデータ転送エラ
ーの判別を行いうる。

データ取込み信号発生部２４は、受信データか
らデータ取込みのためのタイミング信号を発生す
る。エラー検出回路２５は、フレーム内のデータ
数が22ビツトであるか否かの検出を行い、22ビツ
トでなければ、エラー表示をなす。

シリ−パラ変換回路２６は、22ビツトデータを
シリアルに取込み、22ビツト並列データに変換す
る。パラレルデータラツチ回路２７は、22ビツト
並列データを一時的にラツチする。このラツチ出
力は、インターフエイス部５に送られる。

次に受信動作を第１１図のタイムチヤートを利
用して説明する。光変換回路７は、光信号１１を
受信し電気信号に変換する。ワンシヨツト回路２
１は電気信号７Ａを受けて波形整形する。第１１
図では光変換回路７のは、なまつた波形をなし、
ワンシヨツト回路２１はこの波形を受けて立上り
に同期する微小パルス巾信号を発生する。ワンシ
ヨツト回路２１の出力２１Ａ，２１Ｂは互いに逆
相関係のパルスをなす。

ビツト判別回路２２は、クロツクφ、信号２１
Ａとを取込み、マーク信号入力に対応するマーク
対応信号２２Ａ、該マーク対応信号２２Ａより若
干遅延した信号２２Ｂ、及び信号２１Ａのパルス
間隔に従つてデータビツトが“１”か“０”かの
判別信号２２Ｃ、及びマーク対応信号２２Ａに同
期する信号２２Ｄ，２２Ｅとを発生する。信号２
２Ｄと２２Ｅとは互いに逆相関係をなす。

ビツト正誤判別回路２３は、信号２２Ｃで信号
２１Ａを判別し、データビツトの中で論理反転ビ
ツトが付加されているか否かの判別を行う。付加
されていれば、その時のデータビツトは正しく転
送されてきたものとして、判別した“０”又は
“１”のシリアルデータ２３Ｂを出力する。信号
２２Ｅはリセツト信号となりフレーム毎にビツト
正誤判別回路２３のリセツトを行う。更に、信号
２３Ａを出力し、データサンプリングのための役
割を持たせる。

データ取込み信号発生部２４は、データサンプ
リングのための信号２３Ａによりデータ出力２１
Ｂからデータサンプリング信号２４Ａを得る。こ
のデータ取込み信号発生部２４は、フレーム毎に
信号２２Ｄによりリセツトを受ける。

エラー検出回路２５は、信号２２Ａ，２６Ａ，
２６Ｂ、クロツクφ／15（15分周クロツク）を受
け、フレームエラー及び信号線（光ケーブル）の
断線などのエラーの検出を行う。エラー検出信号
は信号２５Ｂとなる。

シリ−パラ変換回路２６は、シリアルデータ２
３Ｂを取込み、並列22ビツトデータに変換する。
このシリ−パラ変換回路２６はシフトレジスタを
主たる構成要素とし、その入力データ２３Ｂのラ
ツチはデータサンプリング信号２４Ａが行う。シ
リ−パラ変換回路２６は、信号２６Ａ，２６Ｂの
出力を行う。信号２６Ａは入力フレームが正規の
手順に従つた正しいものである時にそのフレーム
のマーク時に発生する信号である。信号２６Ｂは
１フレームが終つているはずなのにマークが入力
しない場合に発生する信号である。この２つの信
号２６Ａ，２６Ｂはエラー検出回路２５に入力
し、エラー検出に供される。更にシリ−パラ変換
回路２６は、フレーム毎にリセツト信号２２Ｂに
よつてリセツトを受ける。

パラレルデータラツチ回路２７は、22ビツトデ
ータＤ０〜Ｄ２１を並列取込みラツチする。この
ラツチは信号２２Ａによつて行う。

送信部Ｔ２０の詳細図を第１２図に示す。この
送信部Ｔ２０は、先の送信部Ｔ１１の構成と同一
構成部分の他に同期信号発生回路１２AAを持
つ。同期信号発生回路１２AAはワンシヨツト回
路１２aaを持ち、ナンドゲート１７の出力１７
Ａを端子に取込んでなる。更に、Ｂ端子、端
子は一定電源Vccにつながつている。ワンシヨツ
ト回路１２aaとしては「LS123」なるLSIを使用
した。Ｑ出力として同期信号TSYNCを発生す
る。この同期信号TSYNCは、パラ−シリ回路１
２がデータを取込んだ時に発生する信号である。

さて第第５図に戻るとカウンタCT１は、16ビ
ツトカウンタ１４AAとワンシヨツト回路１４
ABとを持つ。カウンタCT１の入力は上記同期
信号発生回路１２AAの出力TSYNCである。

以上の各部構成をもとに第５図の全体動作を以
下述べる。

送信部Ｔ１１〜Ｔ１ｎは、それぞれの16ビツト
パラ入力Ｄ０〜Ｄ１５を取込み、パラシリ変換、
コード変換を行う。コード変換とは、１ビツト毎
に“１”か“０”かでデユテイ比の異なるパルス
状波形を得ること、且つチエツク用のため反転デ
ータを各ビツト毎に付加することの処理を云う。
電気／光変換部Ｃ１１〜Ｃ１ｎは各シリアル出力
を光信号に変換し、各光フアイバケーブルＦ１１
〜Ｆ１ｎを介して送信部Ｔに送る。

各光フアイバケーブルＦ１１〜Ｆ１ｎのシリア
ル出力は光／電気変換部Ｃ５１〜Ｃ５ｎを介して
一旦、受信部Ｒ５１〜Ｒ５ｎに取込まれ、パラレ
ルデータに戻される。このパラ出力は、パラシリ
変換回路PS１１〜PS１ｎに入力し、シリアル化
される。

このパラシリ変換回路PS１１〜PS１ｎへのデ
ータラツチのタイミングは、カウンタCT１の出
力によつて行う。先ず、16ビツトカウンタ１４
AAが送信部Ｔ２０の同期信号TSYNCの立上り
をとらえてTSYNCの数を計数する。16個の計数
値になると、ワンシヨツト回路１４ABよりロー
ドLOAD出力が出て、各Ｒ１１〜Ｒ１ｎの出力
をパラシリ変換回路PS１１〜PS１ｎにラツチさ
せる。

ラツチされたパラデータは、Ｔ２０の同期信号
TSYNCの立上りのタイミングに従つて、次々に
シフトされ、オーバフロー分の１ビツトシリアル
データが次々に送信部Ｔ２０に入力する。

送信部Ｔ２０は、自身の同期信号TSYNCのタ
イミングでパラシリ変換回路PS１１〜PS１ｎよ
りのデータを取込み、更にシリアルデータに変換
して光フアイバーケーブルＦ２０に出力する。勿
論、電気／光変換部Ｃ２を介して光信号に変換し
た後で光フアイバケーブルＦ２０に乗せる。

送信部Ｔ２０のデータ端Ｄ１５には、16ビツト
カウンタ１４AAのキヤリをそのまま入力させて
いる。これは、受信部での同期信号として使用さ
れる。

尚、受信部Ｒ１１〜Ｒ１ｎとパラシリ変換回路
PS１１〜PS１ｎのタイミングは、非同期なの
で、パラシリ変換回路のラツチタイミングサイク
ルに対して各Ｒ１１〜Ｒ１ｎの出力サイクルは遅
くとる必要がある。一例としては、10倍程度の遅
さを要する。

第１３図は、受信部Ｒ１ｎでの入出力タイムチ
ヤートである。光フアイバケーブルＦ１ｎを通し
てシリアルデータが「マークＤ１５（ｎ），Ｄ１
４（ｎ），……，Ｄ０（ｎ）マーク」のフレーム
構成でシリアルに送られてくる。各ビツトには、
反転データが当然に付加している。これらのフレ
ームを受けて、Ｒ１ｎは、Ｄ１５（ｎ），Ｄ１４
（ｎ），……の如くラツチしてゆく。これによつて
パラデータを得る。Ｒ１ｎ以外の受信部でも同様
である。

第１４図は、パラシリ変換回路PS１ｎのタイ
ムチヤートを示す。ロード信号LOADのタイミ
ングで受信部Ｒ１ｎの出力を入力する。Ｒ１ｎと
PS１ｎとは非同期なので、パラシリ変換回路
LOAD信号（データサンプル信号）の10倍程度
のデータ巾が必要である。

第１５図は、送信部Ｔ２０でのデータ取込みの
様子を示すタイムチヤートである。各パラシリ変
換回路PS１１〜PS１ｎはTSYNC信号のタイミ
ングで１ビツトずつ出力し、SD０〜SD１４とし
てＴ２０に取込まれる。尚、TDとはタイムチヤ
ートデータの意であり、Ｄ１５（ｎ）の表示用で
ある。

送信部Ｔ２０は、入力したSD０〜SD１４及び
TDを光フアイバーケーブルＦ２０に出力する。
第１６図には、１フレームの構成をイに、ロに16
フレームの出力の様子を示す。即ち、イに示す如
きフレームを16回繰返し、Ｄ０（０）〜Ｄ１５
（１４）及びTDをすべて送信する。これらの様
子を更に詳しく説明したのが第１７図である。イ
でSD（０）〜SD１４及びTDをTSYNC信号のタ
イミングで取込み、これをロに示すようにフレー
ム単位とし、ハに示すように16個のフレームでシ
リアルに送出することになる。

本実施例で、Ｒ１１〜Ｒ１ｎで一旦もとのパラ
レルデータに戻している理由は以下である。も
し、このことをせずに、光フアイバーケーブルＦ
１１〜Ｆ１ｎをＴ２０に直接に入力させたとす
る。この場合、Ｔ２０は、そのケーブルからのデ
ータを本来の入力データ（Ｄ０〜Ｄ１５）の速度
に関係なく非常に高い周波数でサンプリングする
必要がある。これは、第１８図に示す如きプロト
コルに従つて光フアイバケーブル上を伝送してお
り、Ｔ２０に直接入力した場合、Ｔ２０は第１８
図の波形を正確に再現する必要があるために、光
フアイバケーブル上の波形の速度のさらに10倍以
上のサンプリングタイムが必要になるためであ
る。

このことを具体例で説明する。第１８図イは光
フアイバケーブルＦ１１内でのデータ伝送形式と
する。この伝送形式の波形をＴ２０に直接入力さ
せた場合を考える。先ず、フアイバケーブルＦ１
１上のパルス巾を50nsとする。更に、Ｔ１１とＴ
２０とは非同期とする。

従つて、Ｔ２０のデータサンプリングタイム
は、取込み位置誤差10％とした場合、ロに示す
5ns（200MHz）周期で行う必要がある。然るに、
Ｔ２０（Ｔ１１も同じ）のデータサンプリングタ
イムは、パラデータ16ビツトの場合、約13μsであ
る。従つて、Ｔ２０には、本来のＴ２０の持つ回
路に付加して約2600倍のサンプリングタイムを持
つ回路が必要になる。

この対策として、Ｔ２０，Ｔ１１の基本クロツ
クを下げることによりフアイバ上の光信号の周波
数を下げることが考えられる。しかし、データ伝
送速度は大幅に低下する。

本実施例では、Ｔ２０は、Ｔ１１〜Ｔ１ｎから
の送出データを一旦、各Ｔ１１〜Ｔ１ｎへの入力
時のパラデータに再現させている。この再現した
データをもとにサンプリングする方式を採用し
た。この本式の最大の利点は、Ｔ２０の入力線に
は、各Ｔ１１〜Ｔ１ｎのが再現されるので、Ｔ２
０は各Ｔ１１〜Ｔ１ｎがデータを取込むのと同じ
速度でサンプリングすることができる点である
（但し、各Ｔ１１〜Ｔ１n15台分の（240ビツト＋
TD）をサンプルするため、各Ｒ５１〜５ｎとパ
ラシリ変換回路PS１１〜１ｎ間のサンプルタイ
ムは1/16−即ち208μs−となる）。従つて、Ｔ２０
には、各Ｔ１１〜Ｔ１ｎと同じ回路を使用でき
る。

以上のことは、第３図の実施例でも同じであ
る。

次に、第２図の受信部Ｒ１０の具体例を第１９
図に示す。受信部Ｒ１０は、受信部Ｒ６０、ｎ個
のシリパラ変換回路SP２１〜２ｎ、ｎ個のデー
タラツチ回路DR２１〜DR２ｎより成る。受信
部Ｒ６０の構成を第２０図に示す。この受信部Ｒ
６０は、第１０図の受信部に同期信号発生回路２
７AAを付加したものである。同期信号発生回路
２７AAは、ワンシヨツト回路２７aaを持つ。こ
の同期信号発生回路２７AAは、シリパラ変換回
路２６の出力データをパラレルデータラツチ回路
２７がラツチすると、同期信号RSYNがアクテ
イブとなる。

さて、受信部Ｒ６０は、光フアイバケーブルＦ
２０の出力データをパラデータに変換する。シリ
パラ変換回路SP２１〜SP２ｎは、Ｒ６０より送
られてくるデータを同期信号RSYNCのタイミン
グで取込み、パラデータに変換する。データラツ
チ回路DR２１〜DR２ｎは、シリパラ変換回路
SP２１１〜SP２ｎの出力をTDアクテイブのタ
イミングでラツチする。

第２１図は、Ｒ６０での受信動作のタイムチヤ
ートを示す。Ｒ６０は、光フアイバケーブルＦ２
０の出力を入力し、Ｒ６０からみて１フレームづ
つパラレルに分割してゆく。分解されたデータは
SD０〜SD１４及びTDとして出力する。各シリ
パラ変換回路SP２１〜２ｎは、RSYNCタイミ
ングで各SDを取込み、16フレームでもとのＤ０
〜Ｄ１５を再生する。この様子を第２２図に示
す。但し、立上り（t₁）のタイミングで各SDを
シリパラ変換回路SP２１〜SP２ｎは取込み、
TDのt₂時点でデータラツチ回路DR２１〜DR２
ｎは、それ以前のＤ１５（ｎ）〜Ｄ０（ｎ）をラ
ツチする。

次に第３図の実施例での送信部Ｔ１０の具体例
を第２３図に示す。送信回路Ｔ１０は、ｎ個のパ
ラシリ変換回路PS２１〜PS２ｎ、送信部Ｔ６
０、16ビツトカウンタCT２より成る。送信部Ｔ
６０は第５図のＴ２０と同一構成である。

先ず、16ビツトカウンタCT２がＴ６０の
TSYNCを16回計数すると、ワンシヨツト回路１
５AAよりLOAD信号が出力し、このLOAD信号
のタイミングでパラシリ変換回路PS２１〜２ｎ
は、パラデータＤ０〜Ｄ１５をラツチする。パラ
シリ変換回路PS２１〜PS２ｎは、Ｔ６０の
TSYNCのタイミングでＴ６０に対し、ラツチし
たパラデータを１ビツトづつシリアルデータとし
て出力する。Ｔ６０は、TSYNCのタイミングで
各パラシリ変換回路PS２１〜２ｎよりのシリア
ルデータをTDを加えたSD０〜SD１４のパラデ
ータとして取込み、光フアイバケーブルＦ２０に
出力する。Ｔ６０に入力するTDは、受信側の同
期信号として使用される。尚、パラデータＤ０
（０）〜Ｄ１５（１４）は、光フアイバケーブル
Ｆ２０でのデータが16サイクルすることにより伝
送が完了する。

第２４図は、パラシリ変換回路PS２ｎでの取
込みタイミングを示す。LOAD信号のタイミン
グで各Ｄ０〜Ｄ１５を取込む。各Ｄ０〜Ｄ１５と
Ｔ１０とは非同期なので、各Ｄ０〜Ｄ１５は、サ
ンプルタイム（LOAD信号）に対して10倍以上
の時間幅が必要である。

第２５図は、Ｔ６０でのタイムチヤートを示
す。パラシリ変換回路PS２１〜PS２ｎの出力
は、シリアル信号として１ビツトづつSD０〜SD
１４としてTSYNCアクテイブ時に出力され、
TSYNCの立上りでＴ６０に入力してゆく。例え
ば、Ｄ１５（ｎ）に注目すると、TSYNCの立上
り（の部分）でパラシリ変換回路より出力した
SD０〜SD１４（Ｄ１５（０）〜Ｄ１５（１４））
は、TSYNCアクテイブ（の部分）でＴ６０へ
パラデータとして取込まれ（TDを含む）、光フ
アイバケーブルへと送出する。同様の動作がＤ１
４（０）〜Ｄ１４（１４），Ｄ１３（０）〜Ｄ１
３（１４），……，Ｄ０（０）〜Ｄ０（１４）と
全部16回（16フレーム）繰返されパラレルデータ
Ｄ０（０）〜Ｄ１５（１４）はすべてケーブル上
へ送出される。

第２６図は、第３図の受信部Ｒ３０，Ｒ２１〜
Ｒ２ｎを含めての具体例である。受信部Ｒ３０
は、受信部Ｒ３１、シリパラ変換回路SP３１〜
SP３ｎ、データラツチ回路DR３１〜DR３ｎ、
送信部Ｔ６１〜Ｔ６ｎより成る。

受信部Ｒ３１は、第２０図に示した回路を採用
する。送信部Ｔ６１〜Ｔ６ｎは、第８図に示した
回路を採用する。

動作は以下となる。受信部Ｒ３１は光フアイバ
ケーブルからのデータをSD０〜SD１４とTDと
に分解する。更に、SP３１〜３ｎは、それぞれ
SD０〜SD１４をRSYNC信号アクテイブで取込
む。全体の16フレームの受信によりSP３１〜３
ｎはパラデータＤ０〜Ｄ１５を再生する。データ
ラツチ回路DR３１〜DR３ｎは、16フレーム一
度アクテイブになるTD信号により各SP３１〜３
ｎのパラデータを取込みラツチする。各Ｔ６１〜
６ｎはデータラツチ回路DR３１〜DR３ｎのＤ
０〜Ｄ１５を取込み光信号として送出する。

第２７図は、第２６図のタイムチヤートを示
す。Ｒ３１はフアイバケーブルからの信号をSD
０〜SD１４及びTDに分解し、各SP３１〜３ｎ
はRSYNCのタイミングで１ビツトづつデータを
取込む。16フレームすべてのデータが各SP３１
〜３ｎに取込まれた時点で、16フレームに１回だ
けアクテイブとなるTDにより、DR３１〜３ｎ
は各SP３１〜３ｎの出力をラツチする。各DR３
１〜３ｎは再びＴ６１〜Ｔ６ｎに入力し、光信号
に変換され、各Ｒ２１〜Ｒ２ｎへ伝送される。

第４図の実施例での各部構成は、第２図の左側
部分と第３図の右側部分とを組合せたものである
故に、前述の説明の中から容易に理解できよう。

第２８図は、第２図〜第４図を何重にもネステ
イングした場合のブロツク図である。即ち、第２
図の左側の部分に相当するＴ１１〜Ｔ１ｎを複数
個用意し、それぞれＴ１１−１〜Ｔ１ｎ−１，Ｔ
１１−２〜Ｔ１ｎ−２，……の如き群を作り、且
つこれらの群の出力側にＴ２１相当のＴ２１−
１，Ｔ２１−２，……を作り、更にこのＴ２１−
１，Ｔ２１−２，……を群としてその出力側に同
様なＴ１１１を設けるといつた形式である。階層
関係は、何層でもよい。

以上の各実施例では、デユテイ比を異にする事
例を述べたが、これに限らない。

〔発明の効果〕本発明によれば、単一送信ユニツト、受信ユニ
ツトを使用して階層構成としたことにより、効率
的なデータ伝送が可能となり、しかも伝送するシ
リアルデータを、“１”と“０”との組合せより
なるパルス波形であつて“１”と“０”とでデユ
ーテイ比の異なるパルス波形とし、且つ各ビツト
単位にそのビツトを示すデータの反転データを付
加した構成としたので、周波数帯域はそれほど広
がらず、更に伝送誤りのチエツクも容易となる。

【図面の簡単な説明】

第１図は従来例図、第２図、第３図、第４図は
本発明の光伝送装置の実施例図、第５図は送信部
Ｔの実施例図、第６図は送信フオーマツト図、第
７図は１フレームのデータ形式例図、第８図は送
信部Ｔ１１の実施例図、第９図はタイムチヤー
ト、第１０図は受信部の実施例図、第１１図はタ
イムチヤート、第１２図は受信部の他の実施例
図、第１３図、第１４図、第１５図、第１６図、
第１７図、第１８図はそのタイムチヤート、第１
９図は受信部の実施例図、第２０図は受信部の他
の実施例図、第２１図、第２２図はそのタイムチ
ヤート、第２３図は送信部の実施例図、第２４
図、第２５図はタイムチヤート、第２６図は受信
部の実施例図、第２７図はタイムチヤート、第２
８図は本発明の光伝送装置の他の実施例図であ
る。Ｔ１１〜Ｔ１ｎ，Ｔ２１…送信部、Ｒ１…受信
部、Ｆ１１〜Ｆ１ｎ…光フアイバケーブル、Ｃ
１，Ｃ３…光／電気変換部、Ｃ２，Ｃ１１〜Ｃ１
ｎ…電気／光変換部。

Claims

【特許請求の範囲】１多チヤンネルｍのデータDi（０）〜Di（ｎ）
（但し、ｉ＝１、２、……、ｍ）をフレーム単位
に多重化して光伝送する光伝送装置であつて送信
側と受信側が第１の光フアイバケーブルで接続さ
れる光伝送装置において、 (A) 前記送信側は、 (イ) 上記Di（０）〜Di（ｎ）をD1（０）、D2
（０）、……、Dm（０）；D1(1)、D2(1)、……、
Dm(1)；……、D1（ｎ）、D2（ｎ）、……、Dm
（ｎ）のｎ個のグループに分け、該ｎ個のグ
ループ単位に対応して設けたｎ個の第１送信
部と、 (ロ) 該ｎ個の第１送信部のそれぞれのシリアル
出力を伝送するｎ個の第２の光フアイバケー
ブルと、 (ハ) 該ｎ個の第２の光フアイバケーブルの出力
を取り込みシリアル／パラレル変換し、前記
の元のグループに再生するｎ個の第１受信部
と、 (ニ) 該ｎ個の第１受信部対応の出力をパラレル
に取り込みシリアル化して前記第１の光フア
イバケーブルに出力する第２送信部とを備え、 (B) 前記受信側は、 (ホ) 前記第１の光フアイバケーブルからの出力
を取り込みシリアル／パラレル変換し元のｎ
個のグループのデータに分ける第２受信部
と、 (ヘ) 該第２受信部で分けられたｎ個のグループ
のデータをそれぞれパラレル／シリアル変換
するｎ個の第３送信部と、 (ト) 該ｎ個の第３送信部のそれぞれのシリアル
出力を伝送するｎ個の第３光フアイバケーブ
ルと、 (チ) 該ｎ個の第３光フアイバケーブルの出力を
それぞれ取り込みシリアル／パラレル変換す
るｎ個の第３受信部とを備え、 (リ) 前記第１、第２、第３送信部は、それぞれ
その送信信号を“１”と“０”との組み合わ
せよりなるパルス波形であつて“１”と
“０”とでデユーテイ比の異なるパルス波形
とし、且つ各ビツト単位にそのビツトを示す
データの反転データを付加し、かくして得た
各ビツト単位にシリアル出力する構成とし、（ヌ）前記各第１、第２、第３受信部は、受
信したデータに付加されている反転データか
ら受信データの正誤判定を行う構成としたことを特徴とする光伝送装置。