JPH0475672B2 - - Google Patents
Info
- Publication number
- JPH0475672B2 JPH0475672B2 JP21695682A JP21695682A JPH0475672B2 JP H0475672 B2 JPH0475672 B2 JP H0475672B2 JP 21695682 A JP21695682 A JP 21695682A JP 21695682 A JP21695682 A JP 21695682A JP H0475672 B2 JPH0475672 B2 JP H0475672B2
- Authority
- JP
- Japan
- Prior art keywords
- light emitting
- emitting diode
- sheet
- circuit board
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000011888 foil Substances 0.000 claims description 23
- 239000013078 crystal Substances 0.000 claims description 20
- 239000011347 resin Substances 0.000 claims description 14
- 229920005989 resin Polymers 0.000 claims description 14
- 239000004065 semiconductor Substances 0.000 claims description 7
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 12
- 239000011889 copper foil Substances 0.000 description 9
- 239000000853 adhesive Substances 0.000 description 7
- 230000001070 adhesive effect Effects 0.000 description 7
- 229910000679 solder Inorganic materials 0.000 description 7
- 239000002184 metal Substances 0.000 description 5
- 229910052751 metal Inorganic materials 0.000 description 5
- 125000006850 spacer group Chemical group 0.000 description 4
- 229910052802 copper Inorganic materials 0.000 description 3
- 239000010949 copper Substances 0.000 description 3
- 239000000945 filler Substances 0.000 description 3
- 239000004973 liquid crystal related substance Substances 0.000 description 3
- 229920000728 polyester Polymers 0.000 description 3
- 229910001220 stainless steel Inorganic materials 0.000 description 3
- 239000010935 stainless steel Substances 0.000 description 3
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 238000007747 plating Methods 0.000 description 2
- 230000003014 reinforcing effect Effects 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 1
- 235000008331 Pinus X rigitaeda Nutrition 0.000 description 1
- 235000011613 Pinus brutia Nutrition 0.000 description 1
- 241000018646 Pinus brutia Species 0.000 description 1
- 239000003522 acrylic cement Substances 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- 238000001816 cooling Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000009713 electroplating Methods 0.000 description 1
- 229920006332 epoxy adhesive Polymers 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 230000004927 fusion Effects 0.000 description 1
- 229910052733 gallium Inorganic materials 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 239000000155 melt Substances 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 239000009719 polyimide resin Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
- H01L33/483—Containers
- H01L33/486—Containers adapted for surface mounting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
- H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
- G09F13/00—Illuminated signs; Luminous advertising
- G09F13/20—Illuminated signs; Luminous advertising with luminescent surfaces or parts
- G09F13/22—Illuminated signs; Luminous advertising with luminescent surfaces or parts electroluminescent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
Description
【発明の詳細な説明】
〔発明の技術分野〕
この発明は、発光ダイオードに関する。
従来、発光ダイオードとしては、例えば第1図
あるいは、第2図に示すように構成されたものが
知られている。
あるいは、第2図に示すように構成されたものが
知られている。
即ち、第1図に示された発光ダイオードは、1
対のリードフレームであるアノード1とカソード
2とを平行に立設し、このカソード2の上端にP
−N結晶体3を載置して、P−N結晶体3のN型
電極を上記カソード2に接続し、また、P型電極
をワイヤーボンデング4により、上記アノード1
に接続し、この後、これらを樹脂5で略円柱状に
封止したものであり、一般に樹脂5の外径寸法は
約1〜2mm程度になつている。しかし、このよう
な発光ダイオードにおいては、P−N結晶体3の
P−N接合面が樹脂5の外径に対し直交している
ので、薄型化には、適さないという問題があつ
た。
対のリードフレームであるアノード1とカソード
2とを平行に立設し、このカソード2の上端にP
−N結晶体3を載置して、P−N結晶体3のN型
電極を上記カソード2に接続し、また、P型電極
をワイヤーボンデング4により、上記アノード1
に接続し、この後、これらを樹脂5で略円柱状に
封止したものであり、一般に樹脂5の外径寸法は
約1〜2mm程度になつている。しかし、このよう
な発光ダイオードにおいては、P−N結晶体3の
P−N接合面が樹脂5の外径に対し直交している
ので、薄型化には、適さないという問題があつ
た。
また、第2図に示された発光ダイオードは、ア
ノード6とカソード7を上下平行に配置し、これ
らの間に、P−N結晶体8を配置して、P−N結
晶体8の各電極を直接的に上記アノード6及びカ
ソード7に接続し、この後、これらを樹脂9でマ
ツチ箱状に封止したものであり、これら全体の厚
さは、約0.7〜0.9mm程度に形成されている。しか
し、このような発光ダイオードにあつては、P−
N結晶体8の上下にアノード6及びカソード7を
積層し、且つ、これら全体を樹脂9で封止しなけ
ればならないので、薄型化に限界があるという欠
点があつた。
ノード6とカソード7を上下平行に配置し、これ
らの間に、P−N結晶体8を配置して、P−N結
晶体8の各電極を直接的に上記アノード6及びカ
ソード7に接続し、この後、これらを樹脂9でマ
ツチ箱状に封止したものであり、これら全体の厚
さは、約0.7〜0.9mm程度に形成されている。しか
し、このような発光ダイオードにあつては、P−
N結晶体8の上下にアノード6及びカソード7を
積層し、且つ、これら全体を樹脂9で封止しなけ
ればならないので、薄型化に限界があるという欠
点があつた。
この発明は、上記のような事情を背景になされ
たもので、全体の厚さが極めて薄い発光ダイオー
ドを提供することにある。
たもので、全体の厚さが極めて薄い発光ダイオー
ドを提供することにある。
この発明は、上記のような目的を達成するため
に、陽極電極及び陰極電極を有する半導体結晶体
をシートに形成された貫通孔内に配置し、この半
導体結晶体の一方の電極を上記シートに積層され
て上記貫通孔と対応する箇所で2つに分割された
導電箔の一方に直接的に接続し、且つ他方の電極
を上記導電箔の他方にワイヤーボンデングにより
接続し、上記シートの貫通孔を樹脂封止したもの
である。
に、陽極電極及び陰極電極を有する半導体結晶体
をシートに形成された貫通孔内に配置し、この半
導体結晶体の一方の電極を上記シートに積層され
て上記貫通孔と対応する箇所で2つに分割された
導電箔の一方に直接的に接続し、且つ他方の電極
を上記導電箔の他方にワイヤーボンデングにより
接続し、上記シートの貫通孔を樹脂封止したもの
である。
以下、この発明の一実施例を第3図ないし第9
図に基づいて具体的に説明する。
図に基づいて具体的に説明する。
第3図は、この発明に係る発光ダイオードの製
造過程を示しており、図中10はポリイミド樹脂
よりなるフイルム状のシートである。このシート
10は第3図A1,A2に示すように、長方形に
形成されており、その下面には接着剤11が塗布
されている。この後、上記シート10は、第3図
B1,B2に示すように、打ち抜き加工され、そ
の中央部に貫通孔12が形成される。この場合、
貫通孔12の大きさは、デバイス(後述するP−
N結晶体15)よりも大きく形成されている。こ
の後、上記シート10の下面には、第3図C1,
C2に示すように、上記接着剤11を介して、銅
等よりなる導電箔14が貼着され、且つラミネー
トされる。この導電箔14は、シート10よりも
長く形成され、シート10の側方へ突出してい
る。そして、上記導電箔14は、第3図D1,D
2に示すように、シート10の貫通孔12に対応
する箇所の中央部分がエツチングにより取り除か
れ、左右2つに分割されて、相互導通しないよう
になつている。このように、導電箔14が設けら
れた上記シート10の貫通孔12内には、第3図
E1,E2に示すように、P−N結晶体15が配
置される。このP−N結晶体15は、第4図に示
すように、N型層16上にP型層17を形成し、
このP型層17の上面両側に陽極電極18,18
を設け、上記N型層16の下面に陰極電極19を
設けたものである。即ち、上記N型層16は、ガ
リウム・砒素(GaAs)基板にN型不純物を含む
ガリウム・アルミニウム・砒素(Ga1−xAlxAs)
を除冷して成長させたN型のエピタキシヤル層で
あり、また、上記P型層17は、上記N型層16
の表面に鉛(Zn)を拡散して得られた層であり、
これらN型層16及びP型層17の間には、P−
N接合面20が形成されている。なお、上記N型
層16のガリウム・砒素基板は取り除かれ、N
型,P型の各層16,17には、陽極電極19及
び陰極電極18,18が夫々蒸着されている。こ
のように構成されたP−N結晶体15は、第3図
E1,E2に示すように、シート10の貫通孔1
2内に配置されたときに、2つに分割された上記
導電箔14の一方、つまり、同図中左側の導電箔
14aに載置され、これにより、N型層16の陰
極電極19が上記導電箔14aに直接接触して接
続される。また、P型層17の陽極電極18は、
ワイヤー21により、2つに分割された導電箔1
4の他方、つまり、右側の導電箔14bにボンデ
ングされている。この後、第3図F1,F2に示
すように、上記P−N結晶体15が配置されたシ
ート10の貫通孔12内に樹脂22を充填して、
上記P−N結晶体15を樹脂封止する。これによ
り、全体の厚さが極めて薄い(約0.4mm程度)発
光ダイオードが得られる。
造過程を示しており、図中10はポリイミド樹脂
よりなるフイルム状のシートである。このシート
10は第3図A1,A2に示すように、長方形に
形成されており、その下面には接着剤11が塗布
されている。この後、上記シート10は、第3図
B1,B2に示すように、打ち抜き加工され、そ
の中央部に貫通孔12が形成される。この場合、
貫通孔12の大きさは、デバイス(後述するP−
N結晶体15)よりも大きく形成されている。こ
の後、上記シート10の下面には、第3図C1,
C2に示すように、上記接着剤11を介して、銅
等よりなる導電箔14が貼着され、且つラミネー
トされる。この導電箔14は、シート10よりも
長く形成され、シート10の側方へ突出してい
る。そして、上記導電箔14は、第3図D1,D
2に示すように、シート10の貫通孔12に対応
する箇所の中央部分がエツチングにより取り除か
れ、左右2つに分割されて、相互導通しないよう
になつている。このように、導電箔14が設けら
れた上記シート10の貫通孔12内には、第3図
E1,E2に示すように、P−N結晶体15が配
置される。このP−N結晶体15は、第4図に示
すように、N型層16上にP型層17を形成し、
このP型層17の上面両側に陽極電極18,18
を設け、上記N型層16の下面に陰極電極19を
設けたものである。即ち、上記N型層16は、ガ
リウム・砒素(GaAs)基板にN型不純物を含む
ガリウム・アルミニウム・砒素(Ga1−xAlxAs)
を除冷して成長させたN型のエピタキシヤル層で
あり、また、上記P型層17は、上記N型層16
の表面に鉛(Zn)を拡散して得られた層であり、
これらN型層16及びP型層17の間には、P−
N接合面20が形成されている。なお、上記N型
層16のガリウム・砒素基板は取り除かれ、N
型,P型の各層16,17には、陽極電極19及
び陰極電極18,18が夫々蒸着されている。こ
のように構成されたP−N結晶体15は、第3図
E1,E2に示すように、シート10の貫通孔1
2内に配置されたときに、2つに分割された上記
導電箔14の一方、つまり、同図中左側の導電箔
14aに載置され、これにより、N型層16の陰
極電極19が上記導電箔14aに直接接触して接
続される。また、P型層17の陽極電極18は、
ワイヤー21により、2つに分割された導電箔1
4の他方、つまり、右側の導電箔14bにボンデ
ングされている。この後、第3図F1,F2に示
すように、上記P−N結晶体15が配置されたシ
ート10の貫通孔12内に樹脂22を充填して、
上記P−N結晶体15を樹脂封止する。これによ
り、全体の厚さが極めて薄い(約0.4mm程度)発
光ダイオードが得られる。
このようにして得られた発光ダイオード23は
第5図及び第6図に示すように、回路基板24に
取り付けられる。即ち、上記回路基板24は、発
光ダイオード23よりも厚さが薄いフレキシブル
シートであり、その上下両面に、回路パターンが
形成されている。また、回路基板24の所定箇所
には、発光ダイオード23を収納配置する透孔2
5が形成されており、この透孔25の周縁部には
発光ダイオード23の各導電箔14a,14bに
対応して、1対の銅箔26,26が断面略「コ」
字状に形成されている。この銅箔26は、銅メツ
キ層、銅電解メツキ層、金メツキ層を順次積層し
たものである。銅箔26の一部は、回路基板24
の平面を延びて、回路パターンに接続されてい
る。このように、銅箔26,26が形成された回
路基板24の透孔25内には、第5図に示すよう
に、発光ダイオード23が遊嵌され、且つ発光ダ
イオード23の各導電箔14a,14bは、上記
銅箔26,26上に配置される。そして、上記発
光ダイオード23の側壁と上記銅箔26,26と
の間の隙間には、半田27,27が融着され、こ
れにより、発光ダイオード23は回路基板24に
取り付けられる。ところで、上記半田27,27
を融着する場合には、第5図に示すように、発光
ダイオード23を透孔25内に配遊嵌した状態
で、回路基板24を上下の治具28,29間にセ
ツトし、発光ダイオード23の側壁と銅箔26,
26との間の隙間に対応する箇所にペースト半田
を塗布する。この後、上記回路基板24及び発光
ダイオード23を治具28,29で押えて、ヒー
タ(またはホツトエア)30で加熱する。する
と、ペースト半田が溶けて、銅箔26,26に案
内され、上記隙間に流れ込むと共に、発光ダイオ
ード23の各導電箔14a,14bとの間にも流
れ込む。この後、冷却してペースト半田を硬化さ
せ、上下の治具28,29間より、発光ダイオー
ド23が取り付けられた回路基板24を取り出せ
ばよい。
第5図及び第6図に示すように、回路基板24に
取り付けられる。即ち、上記回路基板24は、発
光ダイオード23よりも厚さが薄いフレキシブル
シートであり、その上下両面に、回路パターンが
形成されている。また、回路基板24の所定箇所
には、発光ダイオード23を収納配置する透孔2
5が形成されており、この透孔25の周縁部には
発光ダイオード23の各導電箔14a,14bに
対応して、1対の銅箔26,26が断面略「コ」
字状に形成されている。この銅箔26は、銅メツ
キ層、銅電解メツキ層、金メツキ層を順次積層し
たものである。銅箔26の一部は、回路基板24
の平面を延びて、回路パターンに接続されてい
る。このように、銅箔26,26が形成された回
路基板24の透孔25内には、第5図に示すよう
に、発光ダイオード23が遊嵌され、且つ発光ダ
イオード23の各導電箔14a,14bは、上記
銅箔26,26上に配置される。そして、上記発
光ダイオード23の側壁と上記銅箔26,26と
の間の隙間には、半田27,27が融着され、こ
れにより、発光ダイオード23は回路基板24に
取り付けられる。ところで、上記半田27,27
を融着する場合には、第5図に示すように、発光
ダイオード23を透孔25内に配遊嵌した状態
で、回路基板24を上下の治具28,29間にセ
ツトし、発光ダイオード23の側壁と銅箔26,
26との間の隙間に対応する箇所にペースト半田
を塗布する。この後、上記回路基板24及び発光
ダイオード23を治具28,29で押えて、ヒー
タ(またはホツトエア)30で加熱する。する
と、ペースト半田が溶けて、銅箔26,26に案
内され、上記隙間に流れ込むと共に、発光ダイオ
ード23の各導電箔14a,14bとの間にも流
れ込む。この後、冷却してペースト半田を硬化さ
せ、上下の治具28,29間より、発光ダイオー
ド23が取り付けられた回路基板24を取り出せ
ばよい。
このようにして、発光ダイオード23が取り付
けられた回路基板24は、前述したP−N結晶体
15の各電極18,19に接続された各導電箔1
4a,14bが、上記半田27,27を介して銅
箔26,26に電気的に接続される。また、上記
回路基板24は、半田27,27が融着時に上下
の治具28,29で押えられて、発光ダイオード
23の上下方向に盛り上がることがないので、発
光ダイオード23の厚さよりも厚くなることがな
く、極めて薄く構成される。
けられた回路基板24は、前述したP−N結晶体
15の各電極18,19に接続された各導電箔1
4a,14bが、上記半田27,27を介して銅
箔26,26に電気的に接続される。また、上記
回路基板24は、半田27,27が融着時に上下
の治具28,29で押えられて、発光ダイオード
23の上下方向に盛り上がることがないので、発
光ダイオード23の厚さよりも厚くなることがな
く、極めて薄く構成される。
次に、上記のように、発光ダイオード23が取
り付けられた回路基板24をカード型小型電子式
計算機に適用する場合につき、第7図及び第9図
を参照して説明する。
り付けられた回路基板24をカード型小型電子式
計算機に適用する場合につき、第7図及び第9図
を参照して説明する。
第7図は、カード型小型電子式計算機を示し、
この計算機は全体の厚さが約0.8mm程度の極めて
薄いものであり、表示部31、太陽電池部32、
及びキーボード部34等を備え、第8図及び第9
図に示すように構成されている。即ち、最上部に
はキーシート35が配置されている。このキーシ
ート35は、ポリエステル等の透明な樹脂フイル
ムであり、このキーシート35には、上記表示部
31と、上記太陽電池部32とに対応する箇所に
表示窓35a,35bが設けられており、また、
キーボード部34に対応する箇所には、キー35
c……が印刷表示されている。
この計算機は全体の厚さが約0.8mm程度の極めて
薄いものであり、表示部31、太陽電池部32、
及びキーボード部34等を備え、第8図及び第9
図に示すように構成されている。即ち、最上部に
はキーシート35が配置されている。このキーシ
ート35は、ポリエステル等の透明な樹脂フイル
ムであり、このキーシート35には、上記表示部
31と、上記太陽電池部32とに対応する箇所に
表示窓35a,35bが設けられており、また、
キーボード部34に対応する箇所には、キー35
c……が印刷表示されている。
上記キーシート35の下面には、ステンレス製
の接点パネル36が接着剤37を介して接着され
ていると共に、この接点パネル36の下面には、
ステンレス製の金属フレーム38が接着剤39を
介して接着されている。即ち、上記接点パネル3
6及び上記金属フレーム38は、接着剤39によ
り、ラミネートされて積層されている。この場
合、上記接点パネル36には、上記表示窓35
a,35bと対応する箇所に開口36a,36b
が形成されていると共に、キー35c……と対応
する箇所に可動接点36c……が形成されてい
る。更に、上記接点パネル36の下面には、後述
する回路基板24の発光ダイオード23、LSI4
0、チツプ部品41等と対応する箇所に凹部36
d……が形成されている。なお、上記金属フレー
ム38は、接点パネル36の下部周囲を囲むもの
である。
の接点パネル36が接着剤37を介して接着され
ていると共に、この接点パネル36の下面には、
ステンレス製の金属フレーム38が接着剤39を
介して接着されている。即ち、上記接点パネル3
6及び上記金属フレーム38は、接着剤39によ
り、ラミネートされて積層されている。この場
合、上記接点パネル36には、上記表示窓35
a,35bと対応する箇所に開口36a,36b
が形成されていると共に、キー35c……と対応
する箇所に可動接点36c……が形成されてい
る。更に、上記接点パネル36の下面には、後述
する回路基板24の発光ダイオード23、LSI4
0、チツプ部品41等と対応する箇所に凹部36
d……が形成されている。なお、上記金属フレー
ム38は、接点パネル36の下部周囲を囲むもの
である。
上記金属フレーム38内における上記接点パネ
ル36の下面には、ポリエステル等の樹脂フイル
ムよりなるスペーサ42が接着剤43により接着
され、このスペーサ42の下面には、回路基板2
4が接着剤44で接着されている。この回路基板
24には、第6図に示すように、上下両面に回路
パターンが形成されていると共に、上記接点パネ
ル36の可動接点36c……と対応する箇所に固
定接点24c……が形成されている。また、上記
回路基板24には、その所定箇所に述したよう
に、発光ダイオード23が取り付けられていると
共に、LSI40、チツプ部品41等も取り付けら
れている。更に、上記回路基板24には、液晶表
示装置45及び太陽電池46がヒートシール45
a,46aを介して接続されている。この場合、
上記各ヒートシール45a,46aは、一端が回
路基板24に、他端が液晶表示装置45もしくは
太陽電池46に夫々熱圧着されている。また、上
記液晶表示装置45は、上記接点パネル36の開
口36a内に配置されて、キーシート35の表示
窓35aに対応しており、また、上記太陽電池4
6は、接点パネル36の開口36b内に配置され
て、キーシート35の表示窓35bに対応してい
る。
ル36の下面には、ポリエステル等の樹脂フイル
ムよりなるスペーサ42が接着剤43により接着
され、このスペーサ42の下面には、回路基板2
4が接着剤44で接着されている。この回路基板
24には、第6図に示すように、上下両面に回路
パターンが形成されていると共に、上記接点パネ
ル36の可動接点36c……と対応する箇所に固
定接点24c……が形成されている。また、上記
回路基板24には、その所定箇所に述したよう
に、発光ダイオード23が取り付けられていると
共に、LSI40、チツプ部品41等も取り付けら
れている。更に、上記回路基板24には、液晶表
示装置45及び太陽電池46がヒートシール45
a,46aを介して接続されている。この場合、
上記各ヒートシール45a,46aは、一端が回
路基板24に、他端が液晶表示装置45もしくは
太陽電池46に夫々熱圧着されている。また、上
記液晶表示装置45は、上記接点パネル36の開
口36a内に配置されて、キーシート35の表示
窓35aに対応しており、また、上記太陽電池4
6は、接点パネル36の開口36b内に配置され
て、キーシート35の表示窓35bに対応してい
る。
更に、上記回路基板24の下面及びその隙間、
並びに金属フレーム38の外周には、充填剤47
が充填されている。この充填剤47は、アクリル
系または、エポキシ系等の接着剤である。この充
填剤47の下には、ポリエステル等の樹脂フイル
ムよりなるバツクシート48を裏面にラミネート
したステンレス製の補強板50が配置され、加圧
されて硬化されている。そして、これらの外周
は、レーザカツトされている。
並びに金属フレーム38の外周には、充填剤47
が充填されている。この充填剤47は、アクリル
系または、エポキシ系等の接着剤である。この充
填剤47の下には、ポリエステル等の樹脂フイル
ムよりなるバツクシート48を裏面にラミネート
したステンレス製の補強板50が配置され、加圧
されて硬化されている。そして、これらの外周
は、レーザカツトされている。
このように構成されたカード型小型電子式計算
機によれば、発光ダイオード23がこれよりも厚
さの薄い回路基板24に、上記発光ダイオード2
3とほぼ同じ厚さで強固に取り付けられ、且つ、
回路基板24から突出した発光ダイオード23及
びLSI40、チツプ部品41等がスペーサ42の
厚さを介して、接点パネル36の凹部36d……
内に配置されるので、計算機全体の厚さを極めて
薄くすることができる。因に、上述したカード型
小型電子式計算機においては、回路基板24の厚
さが約0.2〜0.25mmで、その上部の厚さ(キーシ
ート35、接点パネル36、スペーサ42)が約
0.3mmで、回路基板24の下部の厚さ(補強板5
0、バツクシート48、及び発光ダイオード23
の下へ突出した分も含む)が約0.25〜0.3mmであ
り、これら全体の厚さが約0.8mmとなり、極めて
薄い計算機が得られる。
機によれば、発光ダイオード23がこれよりも厚
さの薄い回路基板24に、上記発光ダイオード2
3とほぼ同じ厚さで強固に取り付けられ、且つ、
回路基板24から突出した発光ダイオード23及
びLSI40、チツプ部品41等がスペーサ42の
厚さを介して、接点パネル36の凹部36d……
内に配置されるので、計算機全体の厚さを極めて
薄くすることができる。因に、上述したカード型
小型電子式計算機においては、回路基板24の厚
さが約0.2〜0.25mmで、その上部の厚さ(キーシ
ート35、接点パネル36、スペーサ42)が約
0.3mmで、回路基板24の下部の厚さ(補強板5
0、バツクシート48、及び発光ダイオード23
の下へ突出した分も含む)が約0.25〜0.3mmであ
り、これら全体の厚さが約0.8mmとなり、極めて
薄い計算機が得られる。
なお、この発明は上述したようなカード型小型
電子式計算機に限られることなく、他の小型電子
機器にも広く適用することができる。
電子式計算機に限られることなく、他の小型電子
機器にも広く適用することができる。
以上説明したように、この発明に係る発光ダイ
オードによれば、陽極電極及び陰極電極を有する
半導体結晶体をシートに形成された貫通孔内に配
置し、この半導体結晶体の一方の電極を上記シー
トに積層されて、上記貫通孔と対応する箇所で、
2つに分割された導電箔の一方に接続し、且つ他
方の電極を上記導電箔の他方にワイヤーボンデン
グにより接続し、上記シートの貫通孔を樹脂封止
した構成であるから、全体の厚さを極めて薄くす
ることができ、例えば、カード型小型電子式計算
機等に用いれば、計算機の薄型化を計ることがで
きる。
オードによれば、陽極電極及び陰極電極を有する
半導体結晶体をシートに形成された貫通孔内に配
置し、この半導体結晶体の一方の電極を上記シー
トに積層されて、上記貫通孔と対応する箇所で、
2つに分割された導電箔の一方に接続し、且つ他
方の電極を上記導電箔の他方にワイヤーボンデン
グにより接続し、上記シートの貫通孔を樹脂封止
した構成であるから、全体の厚さを極めて薄くす
ることができ、例えば、カード型小型電子式計算
機等に用いれば、計算機の薄型化を計ることがで
きる。
第1図及び第2図は、従来の発光ダイオードを
概略的に示した各斜視図、第3図ないし第9図は
この発明の一実施例を示し、第3図A1,A2〜
F1,F2は、発光ダイオードの製造過程を示す
図、第4図は、P−N結晶体の正面図、第5図
は、発光ダイオードを回路基板に取り付けるとき
の概略断面図、第6図は、発光ダイオードが取り
付けられた回路基板の平面図、第7図ないし第9
図は、発光ダイオードをカード型小型電子式計算
機に適用した場合を示し、第7図は、カード型小
型電子式計算機の外観斜視図、第8図は第7図の
−線断面図、第9図はその分解斜視図であ
る。 10……シート、12……貫通孔、14,14
a,14b……導電箔、15……P−N結晶体、
16……N型層、17……P型層、18……陽極
電極、19……陰極電極、21……ワイヤーボン
デング、22……樹脂。
概略的に示した各斜視図、第3図ないし第9図は
この発明の一実施例を示し、第3図A1,A2〜
F1,F2は、発光ダイオードの製造過程を示す
図、第4図は、P−N結晶体の正面図、第5図
は、発光ダイオードを回路基板に取り付けるとき
の概略断面図、第6図は、発光ダイオードが取り
付けられた回路基板の平面図、第7図ないし第9
図は、発光ダイオードをカード型小型電子式計算
機に適用した場合を示し、第7図は、カード型小
型電子式計算機の外観斜視図、第8図は第7図の
−線断面図、第9図はその分解斜視図であ
る。 10……シート、12……貫通孔、14,14
a,14b……導電箔、15……P−N結晶体、
16……N型層、17……P型層、18……陽極
電極、19……陰極電極、21……ワイヤーボン
デング、22……樹脂。
Claims (1)
- 1 少なくとも1つのP層とN層を有し、且つこ
れら各層に陽極電極及び陰極電極を有する半導体
結晶体と、この半導体結晶体を収納する貫通孔を
備えたシートと、このシートに積層され、上記貫
通孔に対応する箇所で2つに分割された導電箔と
を具備し、上記シートの貫通孔内に配置された上
記半導体結晶体の一方の電極を2つに分割された
上記導電箔の一方に接続し、且つ他方の電極を上
記導電箔の他方にワイヤーボンデングにより接続
し、上記シートの貫通孔を樹脂封止してなること
を特徴とする発光ダイオード。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP57216956A JPS59107584A (ja) | 1982-12-13 | 1982-12-13 | 発光ダイオ−ド |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP57216956A JPS59107584A (ja) | 1982-12-13 | 1982-12-13 | 発光ダイオ−ド |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS59107584A JPS59107584A (ja) | 1984-06-21 |
JPH0475672B2 true JPH0475672B2 (ja) | 1992-12-01 |
Family
ID=16696546
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP57216956A Granted JPS59107584A (ja) | 1982-12-13 | 1982-12-13 | 発光ダイオ−ド |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS59107584A (ja) |
Families Citing this family (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4926545A (en) * | 1989-05-17 | 1990-05-22 | At&T Bell Laboratories | Method of manufacturing optical assemblies |
TW507482B (en) * | 2000-06-09 | 2002-10-21 | Sanyo Electric Co | Light emitting device, its manufacturing process, and lighting device using such a light-emitting device |
DE10041328B4 (de) | 2000-08-23 | 2018-04-05 | Osram Opto Semiconductors Gmbh | Verpackungseinheit für Halbleiterchips |
US6949771B2 (en) * | 2001-04-25 | 2005-09-27 | Agilent Technologies, Inc. | Light source |
TW591990B (en) * | 2001-07-25 | 2004-06-11 | Sanyo Electric Co | Method for making an illumination device |
DE10228634A1 (de) * | 2002-06-26 | 2004-01-22 | Osram Opto Semiconductors Gmbh | Oberflächenmontierbare Miniatur-Lumineszenz-und/oder Photo-Diode und Verfahren zu deren Herstellung |
DE10361801A1 (de) * | 2003-12-30 | 2005-08-04 | Osram Opto Semiconductors Gmbh | Strahlungsemittierendes und/oder strahlungsempfangendes Halbleiterbauelement und Verfahren zu dessen Herstellung |
TWI275189B (en) | 2003-12-30 | 2007-03-01 | Osram Opto Semiconductors Gmbh | Radiation-emitting and/or radiation-receiving semiconductor component and method for producing such component |
JP2008047836A (ja) * | 2006-08-21 | 2008-02-28 | Hamamatsu Photonics Kk | 半導体装置および半導体装置製造方法 |
TWI431218B (zh) * | 2011-03-11 | 2014-03-21 | Lingsen Precision Ind Ltd | The manufacturing method and structure of LED light bar |
-
1982
- 1982-12-13 JP JP57216956A patent/JPS59107584A/ja active Granted
Also Published As
Publication number | Publication date |
---|---|
JPS59107584A (ja) | 1984-06-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2981385B2 (ja) | チップ部品型ledの構造及びその製造方法 | |
US4773955A (en) | Printed wiring board for mounting electronic parts and process for producing the same | |
US8860064B2 (en) | Light emitting device | |
EP0424530A1 (en) | Resin-sealed semiconductor device | |
TW508843B (en) | Chip type light emitting diode and method of manufacture thereof | |
US5016084A (en) | Semiconductor device | |
JPH0475672B2 (ja) | ||
WO2013186982A1 (ja) | フィルム配線基板および発光装置 | |
US6617200B2 (en) | System and method for fabricating a semiconductor device | |
JP2006156462A (ja) | 表面実装型発光ダイオード | |
US10818579B2 (en) | Lead frame and electronic component device | |
JP4746767B2 (ja) | 発光ダイオード | |
US5625224A (en) | Method and apparatus for an integrated circuit chip carrier having improved mounting pad density | |
JPH02146792A (ja) | 半導体装置の実装構造 | |
JP3576541B2 (ja) | 発光デバイス及び発光デバイスの製造方法 | |
JP4453004B2 (ja) | 発光素子搭載用の配線基板 | |
JP3585952B2 (ja) | 光結合装置 | |
JP2803334B2 (ja) | 半導体装置 | |
JP4086347B2 (ja) | 表面実装型フォトカプラの製造方法 | |
JPS63147352A (ja) | 超薄型モジユ−ル | |
JPH0687486B2 (ja) | Icカード用モジュール | |
JPH07123182B2 (ja) | 半導体装置 | |
JP3579973B2 (ja) | 段付きダム枠及び電子部品搭載用基板 | |
JP2004165646A (ja) | リードフレーム,樹脂封止型半導体装置及びその製造方法 | |
JP2803333B2 (ja) | 半導体装置 |