JPH0472437B2 - - Google Patents
Info
- Publication number
- JPH0472437B2 JPH0472437B2 JP57502404A JP50240482A JPH0472437B2 JP H0472437 B2 JPH0472437 B2 JP H0472437B2 JP 57502404 A JP57502404 A JP 57502404A JP 50240482 A JP50240482 A JP 50240482A JP H0472437 B2 JPH0472437 B2 JP H0472437B2
- Authority
- JP
- Japan
- Prior art keywords
- time slot
- time
- slot
- circuit
- station
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04M—TELEPHONIC COMMUNICATION
- H04M11/00—Telephonic communication systems specially adapted for combination with other electrical systems
- H04M11/06—Simultaneous speech and data transmission, e.g. telegraphic transmission over the same conductors
- H04M11/068—Simultaneous speech and data transmission, e.g. telegraphic transmission over the same conductors using time division multiplex techniques
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
- H04L12/42—Loop networks
- H04L12/427—Loop networks with decentralised control
- H04L12/43—Loop networks with decentralised control with synchronous transmission, e.g. time division multiplex [TDM], slotted rings
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/64—Hybrid switching systems
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04M—TELEPHONIC COMMUNICATION
- H04M9/00—Arrangements for interconnection not involving centralised switching
- H04M9/02—Arrangements for interconnection not involving centralised switching involving a common line for all parties
- H04M9/022—Multiplex systems
- H04M9/025—Time division multiplex systems, e.g. loop systems
Landscapes
- Engineering & Computer Science (AREA)
- Signal Processing (AREA)
- Computer Networks & Wireless Communication (AREA)
- Small-Scale Networks (AREA)
- Time-Division Multiplex Systems (AREA)
- Use Of Switch Circuits For Exchanges And Methods Of Control Of Multiplex Exchanges (AREA)
- Data Exchanges In Wide-Area Networks (AREA)
Description
【発明の詳細な説明】
技術分野
本発明は時分割ループ即ち環状通信システムに
おける空きタイムスロツトの捕捉を制御し、該タ
イムスロツトで情報を伝送すると共に該タイムス
ロツトを空き、即ち非予約状態に保持する方式に
関する。
おける空きタイムスロツトの捕捉を制御し、該タ
イムスロツトで情報を伝送すると共に該タイムス
ロツトを空き、即ち非予約状態に保持する方式に
関する。
発明の背景
ループ伝送施設は通信バス伝送施設と次の点に
おいて異なる。即ちループ伝送施設ではループ・
ネツトワーク中のデータ流はループ・ネツトワー
クに沿つて配置された各々のポートで逐次的に受
信可能であるのに対し、通信バス施設ではデータ
はすべてのポートに同時に伝送され、伝送時間は
無視し得るものと仮定される点が異る。
おいて異なる。即ちループ伝送施設ではループ・
ネツトワーク中のデータ流はループ・ネツトワー
クに沿つて配置された各々のポートで逐次的に受
信可能であるのに対し、通信バス施設ではデータ
はすべてのポートに同時に伝送され、伝送時間は
無視し得るものと仮定される点が異る。
米国特許第3731002号中で述べられている周知
のピアス(Pierce)ループおよび米国特許第
3597549号中で述べられているフアーマーニユー
ホール(Farmer−Newhall)ループを含む多数
のループ伝送システムが提案されている。
のピアス(Pierce)ループおよび米国特許第
3597549号中で述べられているフアーマーニユー
ホール(Farmer−Newhall)ループを含む多数
のループ伝送システムが提案されている。
ループ・ネツトワークは主としてデイジタル的
に符号化されたデータ信号の形で情報を伝送する
のに適していると考えられて来た。しかしルー
プ・ネツトワーク・アーキテクチユアを電話音声
通信に使用することはデータと音声に対して適用
される規則が基本的に異なるために問題があつ
た。その主たる理由は電話音声通信では通常タイ
ムスロツトの設定要求、アドレシング、アクノレ
ジメントおよび予約時間と比べて比較的長い保留
時間を有する特定の呼にチヤネル、即ちタイムス
ロツトを専用使用させる点にある。他方、種々の
データ伝送の多くはタイムスロツトの設定時間に
比べて短くかつバースト的であるという特徴を有
する。更に、ある種のデータは伝送においてある
程度遅延マージンを有しており、伝送が不成功で
あつた場合には何回か再送を試みることが可能で
ある。
に符号化されたデータ信号の形で情報を伝送する
のに適していると考えられて来た。しかしルー
プ・ネツトワーク・アーキテクチユアを電話音声
通信に使用することはデータと音声に対して適用
される規則が基本的に異なるために問題があつ
た。その主たる理由は電話音声通信では通常タイ
ムスロツトの設定要求、アドレシング、アクノレ
ジメントおよび予約時間と比べて比較的長い保留
時間を有する特定の呼にチヤネル、即ちタイムス
ロツトを専用使用させる点にある。他方、種々の
データ伝送の多くはタイムスロツトの設定時間に
比べて短くかつバースト的であるという特徴を有
する。更に、ある種のデータは伝送においてある
程度遅延マージンを有しており、伝送が不成功で
あつた場合には何回か再送を試みることが可能で
ある。
従来のシステムがジー・テイー・ホプキン
(G.T.Hopkin)の「MITRENET上の多重モー
ド通信」と題する論文“コンピユータネツトワー
クス”(Computer Networks)1980年10/11月
号に述べられている。該論文はバス・システムに
おける音声およびデータ通信について述べてい
る。この通信バス中のある特定数のタイムスロツ
トは音声通信用に予約されており、残りはデー
タ・サービス専用に予約されている。
MITRENETシステムでは、2つのチヤネル、
即ちタイムスロツトが各々のポート対の間の音声
通信のために予約する必要がある。即ち1つのチ
ヤネルはポートAからポートBへの音声伝送に、
第2のチヤネルはポートBからポートAへの音声
伝送に使用される。1つのタイムスロツトでステ
ーシヨン間の同時データ伝送を行うことは不可能
である。音声伝送のために一定のタイムスロツト
を有するMITRENETシステムでは、すべての
利用可能なチヤネルが使用中のときにデータを伝
送したいことが生じる。同様に、このシステムで
はデータ用のチヤネルが実際にデータ・トラフイ
ツクによつて使用されていないときに音声トラフ
イツクを伝送するためのチヤネルがほしいことが
生じる。しかしこれらいずれの場合にも一定チヤ
ネルを割当てるシステムでは加えられたトラフイ
ツクを処理するために付加的なチヤネルを捕捉す
ることは出来ない。
(G.T.Hopkin)の「MITRENET上の多重モー
ド通信」と題する論文“コンピユータネツトワー
クス”(Computer Networks)1980年10/11月
号に述べられている。該論文はバス・システムに
おける音声およびデータ通信について述べてい
る。この通信バス中のある特定数のタイムスロツ
トは音声通信用に予約されており、残りはデー
タ・サービス専用に予約されている。
MITRENETシステムでは、2つのチヤネル、
即ちタイムスロツトが各々のポート対の間の音声
通信のために予約する必要がある。即ち1つのチ
ヤネルはポートAからポートBへの音声伝送に、
第2のチヤネルはポートBからポートAへの音声
伝送に使用される。1つのタイムスロツトでステ
ーシヨン間の同時データ伝送を行うことは不可能
である。音声伝送のために一定のタイムスロツト
を有するMITRENETシステムでは、すべての
利用可能なチヤネルが使用中のときにデータを伝
送したいことが生じる。同様に、このシステムで
はデータ用のチヤネルが実際にデータ・トラフイ
ツクによつて使用されていないときに音声トラフ
イツクを伝送するためのチヤネルがほしいことが
生じる。しかしこれらいずれの場合にも一定チヤ
ネルを割当てるシステムでは加えられたトラフイ
ツクを処理するために付加的なチヤネルを捕捉す
ることは出来ない。
このような従来の技術における問題点は、音声
またはデータのいずれかを伝送するため利用可能
なタイムスロツトを要求しかつ予約するためには
複雑で効率の悪い手順を必要とすることにある。
このような手順はバースト状データ・パケツトの
伝送する場合には特に面倒で時間がかかる。何故
ならバースト状データ・パケツトの時間幅は所望
のデータ伝送を行うためにチヤネルを要求し、捕
捉し、アクノレジし、そして予約するのに必要な
時間に比べてずつと短いのが普通であるからであ
る。
またはデータのいずれかを伝送するため利用可能
なタイムスロツトを要求しかつ予約するためには
複雑で効率の悪い手順を必要とすることにある。
このような手順はバースト状データ・パケツトの
伝送する場合には特に面倒で時間がかかる。何故
ならバースト状データ・パケツトの時間幅は所望
のデータ伝送を行うためにチヤネルを要求し、捕
捉し、アクノレジし、そして予約するのに必要な
時間に比べてずつと短いのが普通であるからであ
る。
発明の要約
前述および他の問題点は本発明の原理に従い解
決されるが、その1実施例ではタイムスロツトの
繰返し系列は、電話音声通信に使用するのに予約
されたタイムスロツトが予め定められたチヤネル
予約ビツトで識別し得るような仕方でループ・ス
イツチング・ネツトワーク中において時分割化さ
れている。タイムスロツトを中継するループ・ネ
ツトワーク中のポートは前記識別ビツトに注意を
払い、該ビツトを含んでいるタイムスロツトがそ
の目的ポートで受信されるまで常に妨害すること
なくループに沿つて該タイムスロツトを前送りす
る。目的ポートは次にこのタイムスロツトを2方
向通信の第2の部分に対する返信用に使用する。
決されるが、その1実施例ではタイムスロツトの
繰返し系列は、電話音声通信に使用するのに予約
されたタイムスロツトが予め定められたチヤネル
予約ビツトで識別し得るような仕方でループ・ス
イツチング・ネツトワーク中において時分割化さ
れている。タイムスロツトを中継するループ・ネ
ツトワーク中のポートは前記識別ビツトに注意を
払い、該ビツトを含んでいるタイムスロツトがそ
の目的ポートで受信されるまで常に妨害すること
なくループに沿つて該タイムスロツトを前送りす
る。目的ポートは次にこのタイムスロツトを2方
向通信の第2の部分に対する返信用に使用する。
他のタイムスロツトも同様に生起トラフイツク
に応じて電話通信のためのチヤネルを要求するポ
ートにより予約される。電話音声トラフイツクの
ために使用されていないすべてのタイムスロツト
はバースト状データ・トラフイツクが存在する任
意のポートにより加えられるトラフイツクに応じ
て捕捉され使用される。捕捉は空きタイムスロツ
トを徴用してその中に情報ビツトのパケツトを挿
入するのがそのタイムスロツトの状態は変えな
い。しかしバースト状データを有するポートが非
予約タイムスロツトを捕捉する前に、特定の利用
可能なスロツトを捕捉することが適当かどうかに
関して局所的な判定が行なわれる。この判定は利
用可能なスロツトによりバースト状データ・トラ
フイツクが加えるポートが、もしそのスロツト中
にデータ情報が入つている場合、該データ情報を
押しのけて、それ自身のデータを代りに入れると
いう前提に根底を置いている。トラフイツクが少
い場合には、捕捉を行うポートがそれ自身のデー
タを挿入するとき、捕捉されたスロツトが実際に
データを有していない確率は可成り大きい。しか
しバースト状データが多くなると、データ・パケ
ツトが押しのけられる確率は増大する。成功裡に
伝送されるデータ・パケツトのシステム・スルー
プツトをあげるため、統計的にみた場合に捕捉し
ない方が良いスロツトを捕捉することを防止する
ためにタイムスロツト捕捉判定回路が設けられて
いる。従つて、ポートが送出するデータ・トラフ
イツクを有し到来する予約されていない、即ち空
きのスロツト中に加え得る場合でさえも、該ポー
トはそれ自身のデータのためにそのスロツトを必
ずしも捕捉せず、統計的に決定されるある時間期
間待つことになる。空き状態であつても、タイム
スロツトは上流側ポートによる捕捉の結果として
情報ビツトを含むことがある。それにも拘らずポ
ートは非予約スロツトを捕捉し、そのデータを挿
入するが、それによつて挿入されたデータが過度
にデータ・トラフイツクに妨害を与える確率が押
えられる。タイムスロツト捕捉判定回路の動作の
基本は各ポートにおいて統計的アルゴリズムと回
路を利用することにより成功裡に伝送されるデー
タ・パケツトの総数を最大化することであり、こ
のことは本発明の重要な特徴である。
に応じて電話通信のためのチヤネルを要求するポ
ートにより予約される。電話音声トラフイツクの
ために使用されていないすべてのタイムスロツト
はバースト状データ・トラフイツクが存在する任
意のポートにより加えられるトラフイツクに応じ
て捕捉され使用される。捕捉は空きタイムスロツ
トを徴用してその中に情報ビツトのパケツトを挿
入するのがそのタイムスロツトの状態は変えな
い。しかしバースト状データを有するポートが非
予約タイムスロツトを捕捉する前に、特定の利用
可能なスロツトを捕捉することが適当かどうかに
関して局所的な判定が行なわれる。この判定は利
用可能なスロツトによりバースト状データ・トラ
フイツクが加えるポートが、もしそのスロツト中
にデータ情報が入つている場合、該データ情報を
押しのけて、それ自身のデータを代りに入れると
いう前提に根底を置いている。トラフイツクが少
い場合には、捕捉を行うポートがそれ自身のデー
タを挿入するとき、捕捉されたスロツトが実際に
データを有していない確率は可成り大きい。しか
しバースト状データが多くなると、データ・パケ
ツトが押しのけられる確率は増大する。成功裡に
伝送されるデータ・パケツトのシステム・スルー
プツトをあげるため、統計的にみた場合に捕捉し
ない方が良いスロツトを捕捉することを防止する
ためにタイムスロツト捕捉判定回路が設けられて
いる。従つて、ポートが送出するデータ・トラフ
イツクを有し到来する予約されていない、即ち空
きのスロツト中に加え得る場合でさえも、該ポー
トはそれ自身のデータのためにそのスロツトを必
ずしも捕捉せず、統計的に決定されるある時間期
間待つことになる。空き状態であつても、タイム
スロツトは上流側ポートによる捕捉の結果として
情報ビツトを含むことがある。それにも拘らずポ
ートは非予約スロツトを捕捉し、そのデータを挿
入するが、それによつて挿入されたデータが過度
にデータ・トラフイツクに妨害を与える確率が押
えられる。タイムスロツト捕捉判定回路の動作の
基本は各ポートにおいて統計的アルゴリズムと回
路を利用することにより成功裡に伝送されるデー
タ・パケツトの総数を最大化することであり、こ
のことは本発明の重要な特徴である。
時間のかかるチヤネル要求、アクノレジメント
および予約手順を必要とすることなくデータが利
用し得るタイムスロツトで伝送されることは本発
明の1つの特徴である。各ポートはタイムスロツ
トのチヤネル予約ビツトを検査し、そのスロツト
が何時バースト状データ伝送のために利用出来る
か確認するように作られている。ポート回路は予
約されていないタイムスロツトを捕捉し、該タイ
ムスロツトを予約することなく、即ち話中状態と
することなくバースト状データを伝送する。デー
タ・パケツトが所定のポートに接近すると、タイ
ムスロツト・データは入力バツフア中に加えら
れ、それによつて該スロツト中の情報が調べら
れ、利用可能になる。ポート中の論理回路と共同
動作する出力バツフアはそのポート・データを捕
捉されたスロツト中に入れて、ループに沿つて目
的ポートに伝送する。伝送されたデータは下流の
ポート中で生じるタイムスロツト捕捉によりルー
プから分路されることがある。他方データ・パケ
ツトが1タイムスロツトで同時に複数の目的ポー
トに成功裡に伝送されることもある。
および予約手順を必要とすることなくデータが利
用し得るタイムスロツトで伝送されることは本発
明の1つの特徴である。各ポートはタイムスロツ
トのチヤネル予約ビツトを検査し、そのスロツト
が何時バースト状データ伝送のために利用出来る
か確認するように作られている。ポート回路は予
約されていないタイムスロツトを捕捉し、該タイ
ムスロツトを予約することなく、即ち話中状態と
することなくバースト状データを伝送する。デー
タ・パケツトが所定のポートに接近すると、タイ
ムスロツト・データは入力バツフア中に加えら
れ、それによつて該スロツト中の情報が調べら
れ、利用可能になる。ポート中の論理回路と共同
動作する出力バツフアはそのポート・データを捕
捉されたスロツト中に入れて、ループに沿つて目
的ポートに伝送する。伝送されたデータは下流の
ポート中で生じるタイムスロツト捕捉によりルー
プから分路されることがある。他方データ・パケ
ツトが1タイムスロツトで同時に複数の目的ポー
トに成功裡に伝送されることもある。
目的ポートでタイムスロツトの伝送を調べ、該
目的ポートは適当なアクノレジメント信号パケツ
トを形成し、該パケツトをその出力バツフア中に
加えて、目的ポートへデータを伝送するのと同じ
仕方で起呼ポートに伝送する。即ち、目的ポート
においてアクノレジメント信号を送るために予約
されていないスロツトの捕捉が行なわれるが、こ
の場合捕捉されたタイムスロツトを予約すること
および予約手順を実行することは行なわれない。
即ち本発明はチヤネル予約/解放およびスロツト
捕捉の概念を導入することにより回路開閉構造と
多重アクセス・ループの両者を合体させたものと
言える。
目的ポートは適当なアクノレジメント信号パケツ
トを形成し、該パケツトをその出力バツフア中に
加えて、目的ポートへデータを伝送するのと同じ
仕方で起呼ポートに伝送する。即ち、目的ポート
においてアクノレジメント信号を送るために予約
されていないスロツトの捕捉が行なわれるが、こ
の場合捕捉されたタイムスロツトを予約すること
および予約手順を実行することは行なわれない。
即ち本発明はチヤネル予約/解放およびスロツト
捕捉の概念を導入することにより回路開閉構造と
多重アクセス・ループの両者を合体させたものと
言える。
本発明の1つの特徴はループ伝送装置に沿つて
配置された複数個のステーシヨン・ポートに音声
とデータの統合されたサービスを提供するため時
分割ループ通信システムにタイムスロツト捕捉装
置を設けたことである。時分割多重化は複数個の
相続く反復して生じる時間フレームを伴い、各フ
レームは、そのタイムスロツトの予約/非予約状
態を示す少くとも1つのビツトとデイジタル的に
符号化された情報ビツトより成る複数個のタイム
スロツトを含んでいる。各々のステーシヨン・ポ
ートはタイムスロツトの内の1つが空き状態であ
ることを指示するビツトを受信することおよびス
ロツト要求信号が加えられることに応動して該タ
イムスロツトの捕捉を制御して情報ビツトを伝送
する回路を含んでいる。各ステーシヨン・ポート
中の装置は制御回路によつて駆動され、該ポート
からループ伝送装置に捕捉された1つのタイムス
ロツトで空き状態を指示するビツトとステーシヨ
ン情報ビツトを伝送する。
配置された複数個のステーシヨン・ポートに音声
とデータの統合されたサービスを提供するため時
分割ループ通信システムにタイムスロツト捕捉装
置を設けたことである。時分割多重化は複数個の
相続く反復して生じる時間フレームを伴い、各フ
レームは、そのタイムスロツトの予約/非予約状
態を示す少くとも1つのビツトとデイジタル的に
符号化された情報ビツトより成る複数個のタイム
スロツトを含んでいる。各々のステーシヨン・ポ
ートはタイムスロツトの内の1つが空き状態であ
ることを指示するビツトを受信することおよびス
ロツト要求信号が加えられることに応動して該タ
イムスロツトの捕捉を制御して情報ビツトを伝送
する回路を含んでいる。各ステーシヨン・ポート
中の装置は制御回路によつて駆動され、該ポート
からループ伝送装置に捕捉された1つのタイムス
ロツトで空き状態を指示するビツトとステーシヨ
ン情報ビツトを伝送する。
本発明の顕著な特徴は予約されていないタイム
スロツトの選択的捕捉を制御するためのスロツト
判定回路を有するループ・インタフエースが設け
られていることである。判定回路はスロツト捕捉
要求に応動し、捕捉タイミング回路の制御の下で
タイムスロツト捕捉信号を発生するべく入力バツ
フアおよびタイムスロツト・バツフアの内容を解
析する。タイミング回路はループ・システムの伝
送達成回数を最大化し、複数個のステーシヨンが
同一のタイムスロツトを捕捉することにより同時
伝送を行なわせるようスロツト捕捉を統計的に制
御する。
スロツトの選択的捕捉を制御するためのスロツト
判定回路を有するループ・インタフエースが設け
られていることである。判定回路はスロツト捕捉
要求に応動し、捕捉タイミング回路の制御の下で
タイムスロツト捕捉信号を発生するべく入力バツ
フアおよびタイムスロツト・バツフアの内容を解
析する。タイミング回路はループ・システムの伝
送達成回数を最大化し、複数個のステーシヨンが
同一のタイムスロツトを捕捉することにより同時
伝送を行なわせるようスロツト捕捉を統計的に制
御する。
ステーシヨン・ポートが利用可能な予約されて
いないタイムスロツトの捕捉を試みるまえに待た
ねばならない時間期間を捕捉タイミング回路が規
定することは本発明の1つの特徴である。該捕捉
タイミング回路は伝送すべきデータがループ中の
中間ステーシヨンの同一タイムスロツト捕捉によ
つて押しのけられることなく所望の目的ポートに
成功裡に伝送される確率が大となるまでスロツト
捕捉信号の発生を統計的に抑制する。
いないタイムスロツトの捕捉を試みるまえに待た
ねばならない時間期間を捕捉タイミング回路が規
定することは本発明の1つの特徴である。該捕捉
タイミング回路は伝送すべきデータがループ中の
中間ステーシヨンの同一タイムスロツト捕捉によ
つて押しのけられることなく所望の目的ポートに
成功裡に伝送される確率が大となるまでスロツト
捕捉信号の発生を統計的に抑制する。
捕捉タイミング回路はステーシヨン・ポートが
利用可能な、非予約タイムスロツトの捕捉を試み
るまえにステーシヨン・ポートが待たねばならな
い時間期間を規定する予め定められた整数の計数
値に設定可能なカウンタを含んでいることは本発
明の1つの特徴である。このカウンタの設定は短
いバースト状データ・アイテムを伝送するためタ
イムスロツトを捕捉する準備のできた他のステー
シヨン・ポートの数を推定する装置によつて制御
される。このカウンタの設定は更に準備の出来た
ステーシヨンによつてスロツトの捕捉が実行され
るまえに待つべき時間の変動範囲を規定する整数
によつて制御されている。カウンタの設定は待ち
時間が経過するまでスロツト判定制御回路によつ
て予め定められたクロツクの時点において減少さ
れる。その後制御回路は次の空きタイムスロツト
に対する捕捉信号を発生してバースト状データ・
アイテムを該スロツトで送信するが該スロツトの
非予約状態を変更しない。
利用可能な、非予約タイムスロツトの捕捉を試み
るまえにステーシヨン・ポートが待たねばならな
い時間期間を規定する予め定められた整数の計数
値に設定可能なカウンタを含んでいることは本発
明の1つの特徴である。このカウンタの設定は短
いバースト状データ・アイテムを伝送するためタ
イムスロツトを捕捉する準備のできた他のステー
シヨン・ポートの数を推定する装置によつて制御
される。このカウンタの設定は更に準備の出来た
ステーシヨンによつてスロツトの捕捉が実行され
るまえに待つべき時間の変動範囲を規定する整数
によつて制御されている。カウンタの設定は待ち
時間が経過するまでスロツト判定制御回路によつ
て予め定められたクロツクの時点において減少さ
れる。その後制御回路は次の空きタイムスロツト
に対する捕捉信号を発生してバースト状データ・
アイテムを該スロツトで送信するが該スロツトの
非予約状態を変更しない。
本発明の他の特徴は伝送されたバースト状デー
タ・アイテムの受信が成功したことを知らせる所
望の目的回路からの信号の受信をチエツクする回
路をスロツト判定回路中に有していることであ
る。このチエツク回路はアクノレジメント信号が
受信されねばならない時間期間を発生する他のタ
イマを含んでいる。アクノレジメント信号がその
期間中に受信されないと、タイマはアクノレジメ
ント信号を受信していないことに反映して捕捉タ
イミング回路カウンタの予め定められた整数の計
数値を変更し、スロツト判定制御回路によつて他
のスロツトの捕捉が行なわれるまえに予想待ち時
間を増加させる。
タ・アイテムの受信が成功したことを知らせる所
望の目的回路からの信号の受信をチエツクする回
路をスロツト判定回路中に有していることであ
る。このチエツク回路はアクノレジメント信号が
受信されねばならない時間期間を発生する他のタ
イマを含んでいる。アクノレジメント信号がその
期間中に受信されないと、タイマはアクノレジメ
ント信号を受信していないことに反映して捕捉タ
イミング回路カウンタの予め定められた整数の計
数値を変更し、スロツト判定制御回路によつて他
のスロツトの捕捉が行なわれるまえに予想待ち時
間を増加させる。
第1図は光フアイバまたは同軸ケーブルにより
構成し得るループに沿つて配置されたマスタ・ノ
ード11およびポート12の如き複数個のポート
を有する時分割多重ループ伝送システム10を示
す。信号はループ・システム10上を一方向のみ
に伝播する。各ノードは1つの入りリンクと1つ
の出リンクを有している。例えばノード12の場
合には入りリンク13と出リンク14が存在す
る。システムの信頼性を増すため、互いに反対方
向に情報を伝送する2組のループ伝送システム1
0を設けることも可能である。
構成し得るループに沿つて配置されたマスタ・ノ
ード11およびポート12の如き複数個のポート
を有する時分割多重ループ伝送システム10を示
す。信号はループ・システム10上を一方向のみ
に伝播する。各ノードは1つの入りリンクと1つ
の出リンクを有している。例えばノード12の場
合には入りリンク13と出リンク14が存在す
る。システムの信頼性を増すため、互いに反対方
向に情報を伝送する2組のループ伝送システム1
0を設けることも可能である。
情報(データであれ音声であれ)の伝送は同期
式時分割多重方式によりループ・システム10を
通して行なわれる。一定の時間期間、例えば1秒
はfフレームに分割されており、各フレームはm
スロツトに分割されており、各スロツトはnビツ
トを含んでいる。
式時分割多重方式によりループ・システム10を
通して行なわれる。一定の時間期間、例えば1秒
はfフレームに分割されており、各フレームはm
スロツトに分割されており、各スロツトはnビツ
トを含んでいる。
1つのノード11はマスタ・ノードと名付けら
れ、該ノードはループ全体にタイミング信号を提
供する。他のノードはループ・システム10上の
ビツト流から夫々のクロツクを抽出する。エラス
テイツク・メモリがノード11に設けられてお
り、それによつてループ・システム10を形成す
るノードおよびデータ・リンクを通過することに
より遅延されたビツト流は次のフレームと同期を
とることが可能となる。
れ、該ノードはループ全体にタイミング信号を提
供する。他のノードはループ・システム10上の
ビツト流から夫々のクロツクを抽出する。エラス
テイツク・メモリがノード11に設けられてお
り、それによつてループ・システム10を形成す
るノードおよびデータ・リンクを通過することに
より遅延されたビツト流は次のフレームと同期を
とることが可能となる。
第2図は2つの部分、即ちループ・インタフエ
ース15およびステーシヨン・インタフエース1
6より成るノード12の一般的な構造を示してい
る。ステーシヨン・インタフエースは、制御信号
および情報信号をループ・インタフエース15
と、端末装置(図示せず)、電話機、データ・セ
ツトおよびテレメータ装置との間で相互にやりと
りする役目をする。
ース15およびステーシヨン・インタフエース1
6より成るノード12の一般的な構造を示してい
る。ステーシヨン・インタフエースは、制御信号
および情報信号をループ・インタフエース15
と、端末装置(図示せず)、電話機、データ・セ
ツトおよびテレメータ装置との間で相互にやりと
りする役目をする。
ステーシヨン12はnビツトのデータ・パケツ
トを伝送するために空きスロツトを捕捉する機能
を有している。(これをスロツト捕捉と呼ぶ。)ス
テーシヨン12にはまた伝送を行うために各フレ
ームの特定のスロツトを予約する機能も有してい
る。この場合、ステーシヨンはnfビツト/秒の容
量を有するチヤネルを獲得することになる。ステ
ーシヨン12はバースト状のデータ・アイテムを
伝送するためにスロツトを捕捉するか、または長
い保留時間を有する音声および/またはデータ通
信を行いたいという要求に応えるためにチヤネル
を予約するか選択が出来るようになつている。
トを伝送するために空きスロツトを捕捉する機能
を有している。(これをスロツト捕捉と呼ぶ。)ス
テーシヨン12にはまた伝送を行うために各フレ
ームの特定のスロツトを予約する機能も有してい
る。この場合、ステーシヨンはnfビツト/秒の容
量を有するチヤネルを獲得することになる。ステ
ーシヨン12はバースト状のデータ・アイテムを
伝送するためにスロツトを捕捉するか、または長
い保留時間を有する音声および/またはデータ通
信を行いたいという要求に応えるためにチヤネル
を予約するか選択が出来るようになつている。
ループ・インタフエース15はループ伝送シス
テム10とステーシヨン・インタフエース16の
間での制御と情報転送を行う。チヤネル予約およ
びチヤネル解放手順の実行はループ・インタフエ
ース15で行なわれる。重要なことはスロツト捕
捉がループ・インタフエース15で効率的に行な
われることである。従つて第2図においてルー
プ・インタフエースは強調するため太線で囲つて
あり、第6,7および10図に更に詳細に示され
ている。
テム10とステーシヨン・インタフエース16の
間での制御と情報転送を行う。チヤネル予約およ
びチヤネル解放手順の実行はループ・インタフエ
ース15で行なわれる。重要なことはスロツト捕
捉がループ・インタフエース15で効率的に行な
われることである。従つて第2図においてルー
プ・インタフエースは強調するため太線で囲つて
あり、第6,7および10図に更に詳細に示され
ている。
第3,4および5図はループ伝送システム10
で使用されているフオーマツトを示している。各
スロツトはnビツトより成り、第3図に示すよう
に各スロツトのCRおよびDCと名付けられた最初
の2つのビツトは特定の目的に使用されている。
CRビツトはチヤネル予約ビツトであり、チヤネ
ルが予約されているか否かを示すのに使用され
る。DCビツトは残りのn−2ビツトがコマンド
であるかあるいは音声またはデータ・サンプルの
集合であるかを示すのに使用されるデータ/コマ
ンド・ビツトである。
で使用されているフオーマツトを示している。各
スロツトはnビツトより成り、第3図に示すよう
に各スロツトのCRおよびDCと名付けられた最初
の2つのビツトは特定の目的に使用されている。
CRビツトはチヤネル予約ビツトであり、チヤネ
ルが予約されているか否かを示すのに使用され
る。DCビツトは残りのn−2ビツトがコマンド
であるかあるいは音声またはデータ・サンプルの
集合であるかを示すのに使用されるデータ/コマ
ンド・ビツトである。
CRビツトは各スロツトを、長い保留時間を有
する通信サービスに対する“予約されたチヤネ
ル”とすることも、またバースト状データ・トラ
フイツクに対する“捕捉されたスロツト”とする
ことも可能にする。換言すると各スロツトを種類
の異なる通信サービスに対し動的に割当てること
が出来る。
する通信サービスに対する“予約されたチヤネ
ル”とすることも、またバースト状データ・トラ
フイツクに対する“捕捉されたスロツト”とする
ことも可能にする。換言すると各スロツトを種類
の異なる通信サービスに対し動的に割当てること
が出来る。
第4図はデータおよび音声サンプルに対するフ
オーマツトを示す。誤り検出および誤り訂正情報
は(もし存在する場合には)n−2ビツトの中に
適当に埋め込まれる。
オーマツトを示す。誤り検出および誤り訂正情報
は(もし存在する場合には)n−2ビツトの中に
適当に埋め込まれる。
第5図はCRおよびDCビツト、目的地および発
生地アドレス・ビツトそしてコマンド・コードを
含むコードのフオーマツトを示す。このコマンド
は以下で述べるようにチヤネルの予約、チヤネル
の解放、アクノレジメントおよび他のシステム機
能を実行するのに使用される。
生地アドレス・ビツトそしてコマンド・コードを
含むコードのフオーマツトを示す。このコマンド
は以下で述べるようにチヤネルの予約、チヤネル
の解放、アクノレジメントおよび他のシステム機
能を実行するのに使用される。
第6図はループ・インタフエース15のブロツ
ク図であつて、該インタフエースは入りループ・
リンク13を介して各タイムスロツトのコマン
ド、音声およびデータ・サンプルならびにCRお
よびDCビツトより成るビツトを逐次受信する。
該インタフエース15は図示の如く8つの基本機
能ブロツクより成る。即ち入力バツフア17、ビ
ツト流遅延回路18、スロツトおよびビツト認識
回路19、データおよび音声挿入制御回路20、
出力バツフア21、出力ビツト流発生器22、バ
イパス判定回路23、および出力セレクタ回路2
4である。
ク図であつて、該インタフエースは入りループ・
リンク13を介して各タイムスロツトのコマン
ド、音声およびデータ・サンプルならびにCRお
よびDCビツトより成るビツトを逐次受信する。
該インタフエース15は図示の如く8つの基本機
能ブロツクより成る。即ち入力バツフア17、ビ
ツト流遅延回路18、スロツトおよびビツト認識
回路19、データおよび音声挿入制御回路20、
出力バツフア21、出力ビツト流発生器22、バ
イパス判定回路23、および出力セレクタ回路2
4である。
入力バツフア17はnビツトのレジスタであつ
て、1タイムスロツト中の到来ビツトを逐次累積
し、該ビツトを記憶してデコードしかつ分配す
る。nビツトのパケツトがインタフエース15に
よつてサービスを受けるステーシヨン12に向け
られたメツセージでない場合には、該パケツトは
バツフア17において次のタイムスロツトで受信
されたパケツトにより書き換えられる。
て、1タイムスロツト中の到来ビツトを逐次累積
し、該ビツトを記憶してデコードしかつ分配す
る。nビツトのパケツトがインタフエース15に
よつてサービスを受けるステーシヨン12に向け
られたメツセージでない場合には、該パケツトは
バツフア17において次のタイムスロツトで受信
されたパケツトにより書き換えられる。
ビツト流遅延回路18はリンク13からの入力
データ路で使用され1ビツト時間の遅延が導入さ
れ、それによつてループ・インタフエース15中
の種々の構成素子が前述した各タイムスロツトの
最初に送られるビツトであるCRビツトを使用す
る時間的余裕が与えられる。
データ路で使用され1ビツト時間の遅延が導入さ
れ、それによつてループ・インタフエース15中
の種々の構成素子が前述した各タイムスロツトの
最初に送られるビツトであるCRビツトを使用す
る時間的余裕が与えられる。
第6図の回路19は1つのフレームの各タイム
スロツトおよび該タイムスロツト中のビツトを認
識する機能を有している。該回路はローカルクロ
ツク25を含んでおり、該クロツク25はそのク
ロツク出力を到来ビツト列に同期させ、スロツ
ト・カウンタ26および第1ビツト・パルス回路
27を駆動する。カウンタ26はクロツク25か
らの出力クロツク・パルスに応動して各フレーム
に対し0からm−1までスロツトを計数する。回
路27は各タイムスロツト中の第1のビツト時間
が到来するときそのときに限り1出力を発生す
る。回路構成素子25,26および27は全体と
してタイミング回路を形成し、ループ・インタフ
エース15の種々の回路素子にタイミング信号を
提供する。
スロツトおよび該タイムスロツト中のビツトを認
識する機能を有している。該回路はローカルクロ
ツク25を含んでおり、該クロツク25はそのク
ロツク出力を到来ビツト列に同期させ、スロツ
ト・カウンタ26および第1ビツト・パルス回路
27を駆動する。カウンタ26はクロツク25か
らの出力クロツク・パルスに応動して各フレーム
に対し0からm−1までスロツトを計数する。回
路27は各タイムスロツト中の第1のビツト時間
が到来するときそのときに限り1出力を発生す
る。回路構成素子25,26および27は全体と
してタイミング回路を形成し、ループ・インタフ
エース15の種々の回路素子にタイミング信号を
提供する。
第6図の挿入制御回路20は現在生起している
タイムスロツト中への音声およびデータの挿入を
制御する。このため該回路20はステーシヨン1
2によつて、またはステーシヨン12のために予
約されたチヤネル番号を記録するのに使用される
予約チヤネル番号レジスタ28を含んでいる。番
号の記録は、チヤネル判定回路30の制御の下で
予約されるべきチヤネルとスロツトとを認識する
タイムスロツト・カウンタにより実行される。チ
ヤネル整数回路29はレジスタ28中に記憶され
たチヤネル番号をスロツト・カウンタ26の内容
と比較し、予約されたスロツトが何時通過するか
を出力ビツト流発生器22に通過する。発生器2
2の詳細は第7図に示されている。チヤネル判定
回路30は受信した予約および解放入力信号に応
動してチヤネル予約およびチヤネル解放手順を実
行するがこれについては第8図と関連して詳述す
る。スロツト判定回路31は第10図に示すスロ
ツト捕捉手順を実行する。
タイムスロツト中への音声およびデータの挿入を
制御する。このため該回路20はステーシヨン1
2によつて、またはステーシヨン12のために予
約されたチヤネル番号を記録するのに使用される
予約チヤネル番号レジスタ28を含んでいる。番
号の記録は、チヤネル判定回路30の制御の下で
予約されるべきチヤネルとスロツトとを認識する
タイムスロツト・カウンタにより実行される。チ
ヤネル整数回路29はレジスタ28中に記憶され
たチヤネル番号をスロツト・カウンタ26の内容
と比較し、予約されたスロツトが何時通過するか
を出力ビツト流発生器22に通過する。発生器2
2の詳細は第7図に示されている。チヤネル判定
回路30は受信した予約および解放入力信号に応
動してチヤネル予約およびチヤネル解放手順を実
行するがこれについては第8図と関連して詳述す
る。スロツト判定回路31は第10図に示すスロ
ツト捕捉手順を実行する。
予約されたチヤネルで伝送される音声、データ
およびコマンドはステーシヨン・インタフエース
16からチヤネル出力バツフア32に送られ、後
で発生器22により使用される。同様にスロツト
捕捉により伝送されるデータおよびコマンドは最
初ステーシヨン12のスロツト出力バツフア33
中に加えられる。
およびコマンドはステーシヨン・インタフエース
16からチヤネル出力バツフア32に送られ、後
で発生器22により使用される。同様にスロツト
捕捉により伝送されるデータおよびコマンドは最
初ステーシヨン12のスロツト出力バツフア33
中に加えられる。
ループの信頼性を増すため、出力セレクタ回路
24を制御するノード・バイパス判定回路23が
設けられている。ノードが障害を起したとき、ま
たは保守のためにノードを切離すとき、ノード・
バイパス判定回路23は1出力を発生し、該1出
力はセレクタ回路24を活性化して発生器22を
出リンク14から切離し、到来ビツト流を変更す
ることなく出力に通過させる。
24を制御するノード・バイパス判定回路23が
設けられている。ノードが障害を起したとき、ま
たは保守のためにノードを切離すとき、ノード・
バイパス判定回路23は1出力を発生し、該1出
力はセレクタ回路24を活性化して発生器22を
出リンク14から切離し、到来ビツト流を変更す
ることなく出力に通過させる。
第7図は出力ビツト流発生器22を示す。
第7図において、出力ビツト流発生器22は複
数個のANDおよびORゲート34〜42より成
り、該回路は第6図の回路からの信号を論理的に
組合わせて出力セレクタ回路24を介して出リン
ク14を駆動するのに使用される。ゲート34〜
39はチヤネル予約および解放動作期間中、およ
びステーシヨン12に対しサービスが行なわれて
いないときに各タイム・スロツトのCRビツトの
“0”および“1”(予約なしおよび予約あり)の
マーキングを行うために使用される。ゲート40
〜42はコマンドまたはデータあるいは音声サン
プルの残りのビツトを形成するのに使用される。
数個のANDおよびORゲート34〜42より成
り、該回路は第6図の回路からの信号を論理的に
組合わせて出力セレクタ回路24を介して出リン
ク14を駆動するのに使用される。ゲート34〜
39はチヤネル予約および解放動作期間中、およ
びステーシヨン12に対しサービスが行なわれて
いないときに各タイム・スロツトのCRビツトの
“0”および“1”(予約なしおよび予約あり)の
マーキングを行うために使用される。ゲート40
〜42はコマンドまたはデータあるいは音声サン
プルの残りのビツトを形成するのに使用される。
ANDゲート34はCR(第1の)ビツトおよび
遅延された到来ビツト流の第1のビツトのみを抽
出する。該ゲート34はこの動作を第6図のビツ
ト流遅延回路18の出力43と第6図の第1ビツ
ト・パルス回路27の出力44を論理的に組合わ
せることにより実行する。ゲート34の組合わさ
れた出力45はANDゲート37に対する1つの
入力となる。該ANDゲート37は、現在ノー
ド・ステーシヨン12において、目下予約されて
いるチヤネルを形成しているタイムスロツトが、
以下で述べるように解放過程におかれる場合を除
いて、遅延されたCRビツトを変更することなく
ゲート38および39、導線46および出力セレ
クタ回路24を介して出リンク14に送出する働
きをする。
遅延された到来ビツト流の第1のビツトのみを抽
出する。該ゲート34はこの動作を第6図のビツ
ト流遅延回路18の出力43と第6図の第1ビツ
ト・パルス回路27の出力44を論理的に組合わ
せることにより実行する。ゲート34の組合わさ
れた出力45はANDゲート37に対する1つの
入力となる。該ANDゲート37は、現在ノー
ド・ステーシヨン12において、目下予約されて
いるチヤネルを形成しているタイムスロツトが、
以下で述べるように解放過程におかれる場合を除
いて、遅延されたCRビツトを変更することなく
ゲート38および39、導線46および出力セレ
クタ回路24を介して出リンク14に送出する働
きをする。
ゲート37は、ゲート35の出力47から供給
されるその第2の入力上の信号によつて解放状態
が報知される。ゲート35は第6図のチヤネル判
定回路30のチヤネル解放出力48と第6図のチ
ヤネル整合回路29からのチヤネル整合出力49
を論理的に組合わせる。出力47はゲート37で
反転され、それによつてCRビツトは“0”とマ
ークされ、該タイム・スロツトが不使用(即ち空
き、あるいは予約されていない)状態であること
を示す。CRビツト“0”はゲート38および3
9、導線46およびセレクタ回路24を通して出
リンク14に伝えられる。
されるその第2の入力上の信号によつて解放状態
が報知される。ゲート35は第6図のチヤネル判
定回路30のチヤネル解放出力48と第6図のチ
ヤネル整合回路29からのチヤネル整合出力49
を論理的に組合わせる。出力47はゲート37で
反転され、それによつてCRビツトは“0”とマ
ークされ、該タイム・スロツトが不使用(即ち空
き、あるいは予約されていない)状態であること
を示す。CRビツト“0”はゲート38および3
9、導線46およびセレクタ回路24を通して出
リンク14に伝えられる。
ゲート36はCRビツトを“1”にセツトし、
現在ノード・ステーシヨン12を循環しているタ
イムスロツトを予約し、話中状態とする。チヤネ
ル判定回路30は導線50を介してチヤネルを何
時予約すべきかを知らせる。導線50上の信号が
回路27からの第1ビツト・パルスと同時に生起
するとゲート36はゲート33の出力51におい
てCRビツトを“1”にマークし、該ビツトを前
述の信号路を介して出リンク14に伝送する。
現在ノード・ステーシヨン12を循環しているタ
イムスロツトを予約し、話中状態とする。チヤネ
ル判定回路30は導線50を介してチヤネルを何
時予約すべきかを知らせる。導線50上の信号が
回路27からの第1ビツト・パルスと同時に生起
するとゲート36はゲート33の出力51におい
てCRビツトを“1”にマークし、該ビツトを前
述の信号路を介して出リンク14に伝送する。
要約すると、ORゲート38は出リンク14を
介して伝送される出て行くビツト流のCR(第1)
ビツトの“0”または“1”状態を決定する。残
りのn−1ビツトはすべてANDゲート40〜4
2によつて発生される。
介して伝送される出て行くビツト流のCR(第1)
ビツトの“0”または“1”状態を決定する。残
りのn−1ビツトはすべてANDゲート40〜4
2によつて発生される。
ゲート40は単に導線43上の遅延されたn−
1ビツトの到来ビツトをゲート39、導線41お
よびセレクタ回路24を介して出力リンク14に
伝送する役目を果す。この状態はステーシヨン1
2がスロツト捕捉を要求せず、現在のチヤネルが
ステーシヨン12によつて、またはステーシヨン
12のために予約されているないときに生じる。
1ビツトの到来ビツトをゲート39、導線41お
よびセレクタ回路24を介して出力リンク14に
伝送する役目を果す。この状態はステーシヨン1
2がスロツト捕捉を要求せず、現在のチヤネルが
ステーシヨン12によつて、またはステーシヨン
12のために予約されているないときに生じる。
ゲート41は、ステーシヨン12がバースト状
データ伝送のためにタイムスロツトの捕捉を要求
するとき、スロツト出力バツフア33のビツトの
内容をゲート39、導線46およびセレクタ回路
24を介して出リンク14に伝える。ステーシヨ
ン12がタイムスロツトを捕捉するとき、スロツ
ト判定回路31はゲート40を閉じ、リンク13
上の到来ビツト流が出リンク14に達することを
阻止する。従つて、到来ビツト流はループ・シス
テム中のステーシヨン12の後に続くステーシヨ
ンには伝えられない。ゲート41は従つてスロツ
ト判定回路31の出力53、スロツト出力バツフ
ア33の出力35および第1ビツト・パルス回路
27を論理的に組合わせて、タイムスロツトの予
約されていない状態を変更することなく予約され
ていないタイム・スロツトでバースト状データを
伝送することになる。
データ伝送のためにタイムスロツトの捕捉を要求
するとき、スロツト出力バツフア33のビツトの
内容をゲート39、導線46およびセレクタ回路
24を介して出リンク14に伝える。ステーシヨ
ン12がタイムスロツトを捕捉するとき、スロツ
ト判定回路31はゲート40を閉じ、リンク13
上の到来ビツト流が出リンク14に達することを
阻止する。従つて、到来ビツト流はループ・シス
テム中のステーシヨン12の後に続くステーシヨ
ンには伝えられない。ゲート41は従つてスロツ
ト判定回路31の出力53、スロツト出力バツフ
ア33の出力35および第1ビツト・パルス回路
27を論理的に組合わせて、タイムスロツトの予
約されていない状態を変更することなく予約され
ていないタイム・スロツトでバースト状データを
伝送することになる。
ゲート42はステーシヨン12がチヤネルを予
約していて、該チヤネルがステーシヨン12で処
理されているとき、チヤネル出力バツフア32の
ビツトの内容をゲート39、導線46およびセレ
クタ回路24を通して出リンクに伝送する。ゲー
ト42はチヤネル整合回路29の出力49、チヤ
ネル出力バツフア32の出力54および第1ビツ
ト・パルス回路27の出力44を論理的に組合わ
せる。
約していて、該チヤネルがステーシヨン12で処
理されているとき、チヤネル出力バツフア32の
ビツトの内容をゲート39、導線46およびセレ
クタ回路24を通して出リンクに伝送する。ゲー
ト42はチヤネル整合回路29の出力49、チヤ
ネル出力バツフア32の出力54および第1ビツ
ト・パルス回路27の出力44を論理的に組合わ
せる。
次に第6,7および8図を参照して、ループ・
システム中のノード・ステーシヨン12に対する
チヤネル予約操作に係わる処理ステツプ(呼の設
定ステツプ)と回路の動作について述べる。この
操作を完了するにはタイムスロツトの3つの相続
くフレームを必要とする。第1のフレーム期間
中、各タイム・スロツトの予約・非予約状態がチ
エツクされ、通信チヤネルとして使用するのに適
した非予約スロツトを見出す。このチエツクはチ
ヤネル予約要求の後で非予約スロツトが見出され
るまでCRビツトを調べることにより実行される。
非予約スロツトが見出されると、そのCRビツト
は“1”(予約状態)にマークされ、チヤネル番
号が記憶される。
システム中のノード・ステーシヨン12に対する
チヤネル予約操作に係わる処理ステツプ(呼の設
定ステツプ)と回路の動作について述べる。この
操作を完了するにはタイムスロツトの3つの相続
くフレームを必要とする。第1のフレーム期間
中、各タイム・スロツトの予約・非予約状態がチ
エツクされ、通信チヤネルとして使用するのに適
した非予約スロツトを見出す。このチエツクはチ
ヤネル予約要求の後で非予約スロツトが見出され
るまでCRビツトを調べることにより実行される。
非予約スロツトが見出されると、そのCRビツト
は“1”(予約状態)にマークされ、チヤネル番
号が記憶される。
このタイムスロツトが第2のフレームに到着す
ると、ノード・ステーシヨン12は記憶されたタ
イムスロツト番号を到着したタイムスロツト番号
と比較する。整合がとれると、呼処理コマンドが
ステーシヨン12によりタイムスロツトのn−1
ビツト中に挿入され、ループを回つて目的ステー
シヨンに伝送される。ステーシヨン12はその
後、後続するタイム・フレーム中の同じタイムス
ロツト期間中被呼ステーシヨンからの応答を待
つ。
ると、ノード・ステーシヨン12は記憶されたタ
イムスロツト番号を到着したタイムスロツト番号
と比較する。整合がとれると、呼処理コマンドが
ステーシヨン12によりタイムスロツトのn−1
ビツト中に挿入され、ループを回つて目的ステー
シヨンに伝送される。ステーシヨン12はその
後、後続するタイム・フレーム中の同じタイムス
ロツト期間中被呼ステーシヨンからの応答を待
つ。
タイムスロツトが再び第3のフレームに到着す
ると、もう一度チヤネル整合が生じる。記憶され
たチヤネル番号と到着したタイムスロツト番号が
整合すると、被呼ステーシヨンによる応答および
呼の受け入れに対するチエツクが行なわれる。呼
が受け入れられない場合には記憶されたチヤネル
番号は消去される。呼がループ・システムの被呼
ステーシヨンにより受け入れられると、音声およ
びデータ伝送は通信チヤネルを形成する第4およ
び後続のタイム・フレームの予約されたタイム・
スロツトで実行される。
ると、もう一度チヤネル整合が生じる。記憶され
たチヤネル番号と到着したタイムスロツト番号が
整合すると、被呼ステーシヨンによる応答および
呼の受け入れに対するチエツクが行なわれる。呼
が受け入れられない場合には記憶されたチヤネル
番号は消去される。呼がループ・システムの被呼
ステーシヨンにより受け入れられると、音声およ
びデータ伝送は通信チヤネルを形成する第4およ
び後続のタイム・フレームの予約されたタイム・
スロツトで実行される。
ステーシヨン12が音声またはデータ通信のた
めのチヤネルの予約を要求するとき、チヤネル予
約要求信号が第8図のフローチヤートに示すよう
にステーシヨン・インタフエース16によつて第
6図のチヤネル判定回路30に供給される。第1
のフレーム期間中、回路30は導線56′を介し
て第6図の入力バツフア17をモニタし、その中
に記憶されたCRビツトが“0”であるか“1”
であるかを調べる。“1”は現在ノード・ステー
シヨン12で処理されているタイムスロツト(チ
ヤネル)の予約状態を示す。“0”は空き、即ち
非予約状態のタイムスロツトを表わす。第1のフ
レーム中の非予約タイムスロツトが検出される
と、回路30はそのチヤネル予約出力50も高レ
ベルにセツトし、該高レベルは第6図の回路27
からの第1ビツト・パルスと共に第7図のゲート
36を開き、出リンク14上のCRビツトを“1”
にセツトする。これは出力50に信号を発生する
ことにより実行され、該信号はゲート38および
39ならびに導線46を通して出力セレクタ回路
24に伝えられる。それと同時に、第8図に示す
如く、タイムスロツト番号はチヤネル判定回路3
0からの導線58およびタイムスロツト・カウン
タ26からの導線57の制御の下で第6図の予約
チヤネル番号レジスタ中に記憶され、それによつ
てループ・インタフエース15は予約したチヤネ
ルを正確に知ることになる。
めのチヤネルの予約を要求するとき、チヤネル予
約要求信号が第8図のフローチヤートに示すよう
にステーシヨン・インタフエース16によつて第
6図のチヤネル判定回路30に供給される。第1
のフレーム期間中、回路30は導線56′を介し
て第6図の入力バツフア17をモニタし、その中
に記憶されたCRビツトが“0”であるか“1”
であるかを調べる。“1”は現在ノード・ステー
シヨン12で処理されているタイムスロツト(チ
ヤネル)の予約状態を示す。“0”は空き、即ち
非予約状態のタイムスロツトを表わす。第1のフ
レーム中の非予約タイムスロツトが検出される
と、回路30はそのチヤネル予約出力50も高レ
ベルにセツトし、該高レベルは第6図の回路27
からの第1ビツト・パルスと共に第7図のゲート
36を開き、出リンク14上のCRビツトを“1”
にセツトする。これは出力50に信号を発生する
ことにより実行され、該信号はゲート38および
39ならびに導線46を通して出力セレクタ回路
24に伝えられる。それと同時に、第8図に示す
如く、タイムスロツト番号はチヤネル判定回路3
0からの導線58およびタイムスロツト・カウン
タ26からの導線57の制御の下で第6図の予約
チヤネル番号レジスタ中に記憶され、それによつ
てループ・インタフエース15は予約したチヤネ
ルを正確に知ることになる。
第2のフレーム期間中、第6図のチヤネル整合
回路29は、第8図に示すように整合が見出され
るまでレジスタ28中に記憶された番号をカウン
タ26中のタイムスロツト・カウンタと比較す
る。その間に、呼処理コマンドはステーシヨン・
インタフエース16によつて第6図のチヤネル出
力バツフア32中に挿入され、第8に示す如くチ
ヤネルの整合がとれた後に出力ビツト流発生器2
2の制御の下で予約されたタイムスロツトにおい
て出リンク14を介して伝送される。このように
してコマンドは目的のステーシヨンに伝送され
る。その後ノード・ステーシヨン12は次の時間
フレームの予約されたタイムスロツト中の応答を
受信するべく待機する。
回路29は、第8図に示すように整合が見出され
るまでレジスタ28中に記憶された番号をカウン
タ26中のタイムスロツト・カウンタと比較す
る。その間に、呼処理コマンドはステーシヨン・
インタフエース16によつて第6図のチヤネル出
力バツフア32中に挿入され、第8に示す如くチ
ヤネルの整合がとれた後に出力ビツト流発生器2
2の制御の下で予約されたタイムスロツトにおい
て出リンク14を介して伝送される。このように
してコマンドは目的のステーシヨンに伝送され
る。その後ノード・ステーシヨン12は次の時間
フレームの予約されたタイムスロツト中の応答を
受信するべく待機する。
チヤネル整合回路29はこの次のフレームにお
いてその各タイムスロツトでレジスタ28中に記
憶された番号とカウンタ26中のタイムスロツ
ト・カウンタが整合するかどうか調べる。整合が
見出されると、第6図のチヤネル判定回路30は
入力バツフア17の内容をモニタして予約タイム
スロツトにおいて被呼ステーシヨンが応答を行つ
たかどうかを判定する。応答が行なわれなかつた
場合には、ループ・インタフエース回路15はす
ぐ前の2つのステツプを繰返す。応答を受信する
と、判定回路30は呼が受け入れられたか否かを
確認するチエツクを行う。呼が受け入れられない
場合には判定回路30は導線57を介してレジス
タ28をリセツトし、そこから予約されたタイム
スロツト番号を消去する。それに対し、呼が受け
入れられると、予約されたタイムスロツトで周知
の仕方で通信が行なわれる。即ち第6図のチヤネ
ル出力バツフア32からビツト流発生器22およ
び出力セレクタ回路24を通して出リンク24へ
の伝送が行なわれる。
いてその各タイムスロツトでレジスタ28中に記
憶された番号とカウンタ26中のタイムスロツ
ト・カウンタが整合するかどうか調べる。整合が
見出されると、第6図のチヤネル判定回路30は
入力バツフア17の内容をモニタして予約タイム
スロツトにおいて被呼ステーシヨンが応答を行つ
たかどうかを判定する。応答が行なわれなかつた
場合には、ループ・インタフエース回路15はす
ぐ前の2つのステツプを繰返す。応答を受信する
と、判定回路30は呼が受け入れられたか否かを
確認するチエツクを行う。呼が受け入れられない
場合には判定回路30は導線57を介してレジス
タ28をリセツトし、そこから予約されたタイム
スロツト番号を消去する。それに対し、呼が受け
入れられると、予約されたタイムスロツトで周知
の仕方で通信が行なわれる。即ち第6図のチヤネ
ル出力バツフア32からビツト流発生器22およ
び出力セレクタ回路24を通して出リンク24へ
の伝送が行なわれる。
第9図はステーシヨン12によつて予約され
た、またはステーシヨン12のために予約された
チヤネルを解放する際にステーシヨン12が実行
する操作のフローチヤートを示す。ステーシヨン
12はステーシヨン・インターフエース16を通
して第6図のチヤネル判定回路30にチヤネル解
放要求を送信する。この要求を受信すると、チヤ
ネル解放コマンドが第6図のチヤネル出力バツフ
ア32に加えられる。チヤネル整合回路29は第
6図のレジスタ28中の予約されたチヤネル番号
を第6図のカウンタ26のタイムスロツト番号と
比較する。整合が見出されると、チヤネル解放コ
マンドがバツフア32から発生器22、出力セレ
クタ回路24および出リンク14を通して目的ス
テーシヨンに伝送される。
た、またはステーシヨン12のために予約された
チヤネルを解放する際にステーシヨン12が実行
する操作のフローチヤートを示す。ステーシヨン
12はステーシヨン・インターフエース16を通
して第6図のチヤネル判定回路30にチヤネル解
放要求を送信する。この要求を受信すると、チヤ
ネル解放コマンドが第6図のチヤネル出力バツフ
ア32に加えられる。チヤネル整合回路29は第
6図のレジスタ28中の予約されたチヤネル番号
を第6図のカウンタ26のタイムスロツト番号と
比較する。整合が見出されると、チヤネル解放コ
マンドがバツフア32から発生器22、出力セレ
クタ回路24および出リンク14を通して目的ス
テーシヨンに伝送される。
相続くタイム・フレームの同じタイムスロツト
期間中、ループ・インタフエース回路15はチヤ
ネル整合をチエツクし、次いで被呼ステーシヨン
からのアクノレジメント信号の受信をチエツクす
る。受信されたアクノレジメント信号は第6図の
入力バツフア17中に加えられ、チヤネル判定回
路30によりチエツクされる。アクノレジメント
信号を受信すると、判定回路30は導線57を通
して予約されたチエツク番号レジスタ28をリセ
ツトし、その中にある予約されたチエツク番号を
消去し、それと同時に発生器22を駆動してCR
ビツトを“0”にリセツトし、該タイムスロツト
を他のステーシヨンが使用できるよう空きにす
る。
期間中、ループ・インタフエース回路15はチヤ
ネル整合をチエツクし、次いで被呼ステーシヨン
からのアクノレジメント信号の受信をチエツクす
る。受信されたアクノレジメント信号は第6図の
入力バツフア17中に加えられ、チヤネル判定回
路30によりチエツクされる。アクノレジメント
信号を受信すると、判定回路30は導線57を通
して予約されたチエツク番号レジスタ28をリセ
ツトし、その中にある予約されたチエツク番号を
消去し、それと同時に発生器22を駆動してCR
ビツトを“0”にリセツトし、該タイムスロツト
を他のステーシヨンが使用できるよう空きにす
る。
次に第10、および11図と関連してステーシ
ヨン12によるスロツト捕捉処理ステツプおよび
スロツト判定回路31の動作について述べる。第
10図に示す如く、判定回路31はスロツト判定
制御回路59、捕捉タイミング回路60およびア
クノレジメント・チエツク回路61より成る。制
御回路59はタイミング回路60およびチエツク
回路61に対するクロツクおよび制御信号を発生
する。該回路59はまたスロツト捕捉要求に応動
し、第6図の入力バツフア17およびスロツト・
カウンタ26の内容を解析する。該回路59は第
6図の出力ビツト流発生器22を動作させるスロ
ツト捕捉信号を発生し、データ・パケツトを伝送
する。
ヨン12によるスロツト捕捉処理ステツプおよび
スロツト判定回路31の動作について述べる。第
10図に示す如く、判定回路31はスロツト判定
制御回路59、捕捉タイミング回路60およびア
クノレジメント・チエツク回路61より成る。制
御回路59はタイミング回路60およびチエツク
回路61に対するクロツクおよび制御信号を発生
する。該回路59はまたスロツト捕捉要求に応動
し、第6図の入力バツフア17およびスロツト・
カウンタ26の内容を解析する。該回路59は第
6図の出力ビツト流発生器22を動作させるスロ
ツト捕捉信号を発生し、データ・パケツトを伝送
する。
捕捉タイミング回路60は、ステーシヨン12
が利用可能な予約されていないタイムスロツトの
捕捉を試みる前に待たねばならない時間期間を規
定する機能を有している。実際には該回路60は
スロツト捕捉信号の発生を統計的に制御し、それ
によつて伝送すべきデータが中間ステーシヨンの
同一スロツトの捕捉により阻害されることなく所
望の目的ステーシヨンに伝送される確率は合理的
な値をとることになる。
が利用可能な予約されていないタイムスロツトの
捕捉を試みる前に待たねばならない時間期間を規
定する機能を有している。実際には該回路60は
スロツト捕捉信号の発生を統計的に制御し、それ
によつて伝送すべきデータが中間ステーシヨンの
同一スロツトの捕捉により阻害されることなく所
望の目的ステーシヨンに伝送される確率は合理的
な値をとることになる。
チエツク回路61はスロツト判定制御回路59
によつて、ステーシヨン12から目的ステーシヨ
ンへのデータ伝送を行つた後、予め定められた時
間期間内に目的ステーシヨンからアクノレジメン
ト信号が戻つて来るかどうかをチエツクするよう
動作する。このチエツクにより回路61はアクノ
レジメント信号を受信していないとき回路60の
タイミングを調整し、回路59により他のスロツ
ト捕捉信号が発生される前に待ち期間を増大さ
せ、それによつて後続の伝送が成功する確率をよ
り高いものとする。チエツク回路61はアクノレ
ジメント信号が予め定められた期間内に受信され
るときには何らの機能も果さない。
によつて、ステーシヨン12から目的ステーシヨ
ンへのデータ伝送を行つた後、予め定められた時
間期間内に目的ステーシヨンからアクノレジメン
ト信号が戻つて来るかどうかをチエツクするよう
動作する。このチエツクにより回路61はアクノ
レジメント信号を受信していないとき回路60の
タイミングを調整し、回路59により他のスロツ
ト捕捉信号が発生される前に待ち期間を増大さ
せ、それによつて後続の伝送が成功する確率をよ
り高いものとする。チエツク回路61はアクノレ
ジメント信号が予め定められた期間内に受信され
るときには何らの機能も果さない。
判定制御回路59は導線62によりスロツト捕
捉要求信号を受信し、捕捉タイミング回路60と
共同して導線53上にスロツト捕捉信号を発生す
る。制御回路59は導線63を通してクロツクお
よび制御信号をQカウンタ64に供給し、該Qカ
ウンタ64は短いバースト状のデータ・アイテム
を伝送するためにタイムスロツトを捕捉する準備
の出来ている他のステーシヨンの数の推定値を表
わす整数Qなる計数値を形成する。最初Qの計数
値は第11図に示す如く0にセツトされる。カウ
ンタ64のQの内容は導線66を介してモジユー
ルR+Qのカウンタ65を駆動する。カウンタ6
5のプリセツトR入力信号は判定制御回路59に
より導線67を介して供給される。Rはステーシ
ヨン12によつてスロツト捕捉が行なわれる前に
待つべき時間期間の変動範囲を規定する正の整数
である。カウンタ65は導線68を介して制御回
路59から受信されたクロツク信号の制御の下で
R+Q−1まで連続的に計数を行う。
捉要求信号を受信し、捕捉タイミング回路60と
共同して導線53上にスロツト捕捉信号を発生す
る。制御回路59は導線63を通してクロツクお
よび制御信号をQカウンタ64に供給し、該Qカ
ウンタ64は短いバースト状のデータ・アイテム
を伝送するためにタイムスロツトを捕捉する準備
の出来ている他のステーシヨンの数の推定値を表
わす整数Qなる計数値を形成する。最初Qの計数
値は第11図に示す如く0にセツトされる。カウ
ンタ64のQの内容は導線66を介してモジユー
ルR+Qのカウンタ65を駆動する。カウンタ6
5のプリセツトR入力信号は判定制御回路59に
より導線67を介して供給される。Rはステーシ
ヨン12によつてスロツト捕捉が行なわれる前に
待つべき時間期間の変動範囲を規定する正の整数
である。カウンタ65は導線68を介して制御回
路59から受信されたクロツク信号の制御の下で
R+Q−1まで連続的に計数を行う。
導線70を介して制御回路59から加えられた
セレクト・エネイブル信号に応動するNセレクト
回路69は導線72を介して受信されるようカウ
ンタ65の現時点の内容をNカウンタ71に伝え
る。0からR+Q−1′までの等確率の任意の整数
がカウンタ71中に加えられ、それによつて準備
の出来たステーシヨン12が利用可能な予約され
ていないタイムスロツトの捕捉を試みる前に該ス
テーシヨン12が待たねばならない待ち時間期
間、即ちNの値が規定される。整数Nはすべての
準備の出来たステーシヨンによるスロツト捕捉お
よび伝送が成功する総数を増加させるように選ば
れる。
セレクト・エネイブル信号に応動するNセレクト
回路69は導線72を介して受信されるようカウ
ンタ65の現時点の内容をNカウンタ71に伝え
る。0からR+Q−1′までの等確率の任意の整数
がカウンタ71中に加えられ、それによつて準備
の出来たステーシヨン12が利用可能な予約され
ていないタイムスロツトの捕捉を試みる前に該ス
テーシヨン12が待たねばならない待ち時間期
間、即ちNの値が規定される。整数Nはすべての
準備の出来たステーシヨンによるスロツト捕捉お
よび伝送が成功する総数を増加させるように選ば
れる。
実際の待ち時間期間は導線73を介して制御回
路59から受信されたクロツク・パルスに応動し
てNカウンタ71をNから0に向つて減少させる
ことにより規定される。0なる計数値は待ち時間
期間の終了を規定する。0検出回路74は導線7
5上のカウンタ71の0なる計数値を検出し、導
線76上に“1”出力を発生し、ゲート77を部
分的にエネイブルする。ゲートは導線78を介し
て加えられる制御回路59の出力により完全にエ
ネイブルされ、導線79上のスロツト捕捉エネイ
ブル信号を発生する。制御回路59はこのエネイ
ブル信号に応動して導線53上にスロツト捕捉信
号を発生し、予約されていないタイムスロツトを
直ちに捕捉させる。回路59はそれと同時に導線
81を介してタイマ・カウンタ80をプリセツト
し、その後導線82を介して加えるクロツク・パ
ルスに応動する該カウンタをカウンと・ダウンさ
せ、それによつてデータ・パケツトの伝送により
指定された目的ステーシヨンからアクノレジメン
ト信号が受信されねばならない時間期間を規定す
る。タイマ80が減少して0となると、0検出回
路83は導線84上のこの状態を検出し、導線8
5を介してQカウンタ64の増加させ、それによ
つてアクノレジメント信号が受信されなかつたこ
と、データ・パケツト伝送が多分失敗したであろ
うことおよび他のステーシヨン、即ちステーシヨ
ン12がメツセージの再送を待つていることを動
的に示す。
路59から受信されたクロツク・パルスに応動し
てNカウンタ71をNから0に向つて減少させる
ことにより規定される。0なる計数値は待ち時間
期間の終了を規定する。0検出回路74は導線7
5上のカウンタ71の0なる計数値を検出し、導
線76上に“1”出力を発生し、ゲート77を部
分的にエネイブルする。ゲートは導線78を介し
て加えられる制御回路59の出力により完全にエ
ネイブルされ、導線79上のスロツト捕捉エネイ
ブル信号を発生する。制御回路59はこのエネイ
ブル信号に応動して導線53上にスロツト捕捉信
号を発生し、予約されていないタイムスロツトを
直ちに捕捉させる。回路59はそれと同時に導線
81を介してタイマ・カウンタ80をプリセツト
し、その後導線82を介して加えるクロツク・パ
ルスに応動する該カウンタをカウンと・ダウンさ
せ、それによつてデータ・パケツトの伝送により
指定された目的ステーシヨンからアクノレジメン
ト信号が受信されねばならない時間期間を規定す
る。タイマ80が減少して0となると、0検出回
路83は導線84上のこの状態を検出し、導線8
5を介してQカウンタ64の増加させ、それによ
つてアクノレジメント信号が受信されなかつたこ
と、データ・パケツト伝送が多分失敗したであろ
うことおよび他のステーシヨン、即ちステーシヨ
ン12がメツセージの再送を待つていることを動
的に示す。
アクノレジメント信号が第6図の入力バツフア
17中に受信されると、該信号は第10図の導線
56を介してスロツト判定制御回路59によつて
検出され、該回路59はカウンタ64,65およ
び71ならびにタイマ・カウンタ80を0にリセ
ツトし、それによつて回路60が新らしい待ち時
間を生成する準備を整える。
17中に受信されると、該信号は第10図の導線
56を介してスロツト判定制御回路59によつて
検出され、該回路59はカウンタ64,65およ
び71ならびにタイマ・カウンタ80を0にリセ
ツトし、それによつて回路60が新らしい待ち時
間を生成する準備を整える。
第1図は複数個のノード・ステーシヨン、入り
および出リンクおよびマスタ・ノードを有するル
ープ状通信システムの全体としての概略図、第2
図はループおよびステーシヨンとのインタフエー
スを有するノード・ステーシヨンのブロツク図、
第3図は1つのタイムスロツトで伝送可能なコマ
ンドまたは音声/データ・サンプルのパケツトの
一般的なフオーマツトを示す図、第4図は音声ま
たはデータ・サンプルを有するパケツトを示す
図、第5図はコマンド・フオーマツトを示す図、
第6図はループ・インタフエース装置をブロツク
図として示す図、第7図は第6図の出力ビツト流
発生器の概略図、第8および第9図はチヤネル約
およびチヤネル解放の実行手順を示すフロー・チ
ヤートを示す図、第10図はスロツト決定回路の
ブロツク図、第11図はスロツト捕捉およびデー
タ・パケツト伝送手順のフローチヤートを示す図
である。 主要部分の符号の説明、ループ伝送システム…
…10、ノード……11,12、入りリンク……
13、出リンク……14、ループインターフエー
ス……15、ステーシヨンインターフエース……
16。
および出リンクおよびマスタ・ノードを有するル
ープ状通信システムの全体としての概略図、第2
図はループおよびステーシヨンとのインタフエー
スを有するノード・ステーシヨンのブロツク図、
第3図は1つのタイムスロツトで伝送可能なコマ
ンドまたは音声/データ・サンプルのパケツトの
一般的なフオーマツトを示す図、第4図は音声ま
たはデータ・サンプルを有するパケツトを示す
図、第5図はコマンド・フオーマツトを示す図、
第6図はループ・インタフエース装置をブロツク
図として示す図、第7図は第6図の出力ビツト流
発生器の概略図、第8および第9図はチヤネル約
およびチヤネル解放の実行手順を示すフロー・チ
ヤートを示す図、第10図はスロツト決定回路の
ブロツク図、第11図はスロツト捕捉およびデー
タ・パケツト伝送手順のフローチヤートを示す図
である。 主要部分の符号の説明、ループ伝送システム…
…10、ノード……11,12、入りリンク……
13、出リンク……14、ループインターフエー
ス……15、ステーシヨンインターフエース……
16。
Claims (1)
- 【特許請求の範囲】 1 ループ伝送手段に沿つて配置された複数のス
テーシヨンポートを備えた時分割多重ループ通信
システムにおいて、タイムスロツトの各々は、デ
ータ情報ビツト領域と該タイムスロツトの予約又
は空き状態を示す少なくとも1つの状態ビツト領
域とを含み、各タイムスロツトの状態ビツトを検
査して空きタイムスロツトを同定し、複数のタイ
ムスロツトから空きのタイムスロツトを捕捉し、
該捕捉したタイムスロツトによりループ伝送路上
にデータ情報ビツトのパケツトを伝送する方法に
おいて、長い保留時間を有する通信に際しては、
該捕捉したタイムスロツトの状態ビツトを予約状
態にマークしてデータ情報ビツトを伝送し、保留
時間の短いバースト状データの通信に際しては、
統計的に定められるタイミング期間の終了を待つ
て空きタイムスロツトを捕捉し、該捕捉した空き
タイムスロツトにより、状態ビツトを空き状態と
したままデータ情報ビツトを伝送する時分割多重
ループ通信システムにおける空きタイムスロツト
の捕捉と伝送のための方法。 2 ループ伝送手段に沿つて配置された複数のス
テーシヨンポートを備えた時分割多重ループ通信
システムにおいて、タイムスロツトの各々は、デ
ータ情報ビツト領域と該タイムスロツトの予約又
は空き状態を示す少なくとも1つの状態ビツト領
域とを含み、各タイムスロツトの状態ビツトを検
査して空きタイムスロツトを同定し複数のタイム
スロツトから空きのタイムスロツトを捕捉し、該
捕捉したタイムスロツトによりループ伝送路上に
データ情報ビツトのパケツトを伝送する装置にお
いて、各ステーシヨンポートは、長い保留時間を
有する通信に際して、該捕捉したタイムスロツト
の状態ビツトを予約状態にマークしてデータ情報
ビツトを伝送する手段、及び保留時間の短いバー
スト状データの通信に際して、カウンタによるタ
イミング期間の終了を待つて空きタイムスロツト
を捕捉し、該捕捉した空きタイムスロツトによ
り、状態ビツトを空き状態としたままデータ情報
ビツトを伝送する手段からなる時分割多重ループ
通信システムにおける空きタイムスロツトの捕捉
と伝送のための装置。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US284738JPSE | 1981-07-20 | ||
| US06/284,738 US4383315A (en) | 1981-07-20 | 1981-07-20 | Idle time slot seizure and transmission facilities for loop communication system |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS58501155A JPS58501155A (ja) | 1983-07-14 |
| JPH0472437B2 true JPH0472437B2 (ja) | 1992-11-18 |
Family
ID=23091344
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57502404A Granted JPS58501155A (ja) | 1981-07-20 | 1982-06-28 | ル−プ通信システムのための空きタイムスロツト捕捉および伝送装置 |
Country Status (8)
| Country | Link |
|---|---|
| US (1) | US4383315A (ja) |
| EP (1) | EP0083632B1 (ja) |
| JP (1) | JPS58501155A (ja) |
| CA (1) | CA1168770A (ja) |
| DE (1) | DE3274510D1 (ja) |
| GB (1) | GB2103054B (ja) |
| IE (1) | IE53245B1 (ja) |
| WO (1) | WO1983000412A1 (ja) |
Families Citing this family (64)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5745757A (en) * | 1980-09-03 | 1982-03-15 | Hitachi Ltd | Ring type communication system of equal level |
| JPS586637A (ja) * | 1981-07-06 | 1983-01-14 | Hitachi Ltd | ル−プ式デ−タウエイシステムの回線制御方法 |
| US4409593A (en) * | 1982-01-11 | 1983-10-11 | General Electric Company | Threshold-less collision detection and bit arbitration in a CFSK data system |
| US4504946A (en) * | 1982-06-11 | 1985-03-12 | Rca Corporation | Time division multiple access communication systems |
| US4534024A (en) * | 1982-12-02 | 1985-08-06 | At&T Bell Laboratories | System and method for controlling a multiple access data communications system including both data packets and voice packets being communicated over a cable television system |
| NL8300033A (nl) * | 1983-01-06 | 1984-08-01 | Philips Nv | Werkwijze voor het overdragen van digitale informatie over een transmissiering. |
| GB2138652B (en) * | 1983-04-23 | 1986-04-23 | Standard Telephones Cables Ltd | Distributed pabx |
| US4550404A (en) * | 1983-05-11 | 1985-10-29 | At&T Bell Laboratories | Switching system having remote switching capability |
| USRE32900E (en) * | 1983-12-06 | 1989-04-04 | American Telephone And Telegraph Company, At&T Bell Laboratories | Fast circuit switching system |
| DE3402076A1 (de) * | 1984-01-21 | 1985-08-01 | Philips Patentverwaltung Gmbh, 2000 Hamburg | Verfahren und anordnung zur datenuebertragung |
| US4665518A (en) * | 1984-02-13 | 1987-05-12 | Fmc Corporation | Synchronous/asynchronous communication system |
| US4549292A (en) * | 1984-02-17 | 1985-10-22 | Burroughs Corporation | Method of efficiently and simultaneously transmitting both isochronous and nonisochronous data in a computer network |
| US4566098A (en) * | 1984-05-14 | 1986-01-21 | Northern Telecom Limited | Control mechanism for a ring communication system |
| GB8417910D0 (en) * | 1984-07-13 | 1984-08-15 | British Telecomm | Communications network |
| US4587650A (en) * | 1984-10-30 | 1986-05-06 | Burroughs Corporation | Method of simultaneously transmitting isochronous and nonisochronous data on a local area network |
| CA1266137A (en) * | 1984-11-20 | 1990-02-20 | Kazutoshi Maeno | Channel assignment system for loop network |
| US4697262A (en) * | 1984-12-20 | 1987-09-29 | Siemens Aktiengesellschaft | Digital carrier channel bus interface module for a multiplexer having a cross-connect bus system |
| US4675863A (en) | 1985-03-20 | 1987-06-23 | International Mobile Machines Corp. | Subscriber RF telephone system for providing multiple speech and/or data signals simultaneously over either a single or a plurality of RF channels |
| JPS61264835A (ja) * | 1985-05-17 | 1986-11-22 | Kawamura Denki Sangyo Kk | 光フアイバ−デ−タリンクシステム |
| US4647925A (en) * | 1985-06-26 | 1987-03-03 | Burroughs Corporation | Circuit employing intercoupled state machines for transmitting and receiving multiformatted sequences of voice and data characters |
| US4710916A (en) * | 1985-08-02 | 1987-12-01 | Gte Laboratories Incorporated | Switching apparatus for burst-switching communications system |
| JPH0771097B2 (ja) * | 1985-12-20 | 1995-07-31 | 株式会社日立製作所 | 時分割多重通信方式 |
| CA1261080A (en) * | 1985-12-30 | 1989-09-26 | Shunichiro Tejima | Satellite communications system with random multiple access and time slot reservation |
| GB8605613D0 (en) * | 1986-03-07 | 1986-04-16 | Limb J O | Traffic scheduler |
| US4768190A (en) * | 1986-04-30 | 1988-08-30 | Og Corporation | Packet switching network |
| US5062035A (en) * | 1986-06-24 | 1991-10-29 | Kabushiki Kaisha Toshiba | Time slot allocation for loop networks |
| US4750168A (en) * | 1986-07-07 | 1988-06-07 | Northern Telecom Limited | Channel allocation on a time division multiplex bus |
| GB8618118D0 (en) * | 1986-07-24 | 1986-09-03 | British Telecomm | Communications system |
| SE460750B (sv) * | 1988-03-02 | 1989-11-13 | Ericsson Telefon Ab L M | Telekommunikationssystem i vilket tal- och datainformation i tidsuppdelad form oeverfoers oever bussar i ett matrisformat naet |
| NL8801033A (nl) * | 1988-04-21 | 1989-11-16 | At & T & Philips Telecomm | Schakelstelsel voor circuit- en/of pakketgeschakelde communicatie. |
| US5229993A (en) * | 1991-02-25 | 1993-07-20 | Old Dominion University | Control of access through local carrier sensing for high data rate networks and control of access of synchronous messages through circulating reservation packets |
| FR2674394B1 (fr) * | 1991-03-22 | 1993-09-17 | Bull Sa | Station appartenant a un reseau de communication en forme d'anneau. |
| US5404392A (en) * | 1991-06-12 | 1995-04-04 | International Business Machines Corp. | Digital Cellular Overlay Network (DCON) |
| US5363367A (en) * | 1991-09-19 | 1994-11-08 | Honda Giken Kogyo Kabushiki Kaisha | Data transmission system using an optical fiber loop |
| US5546383A (en) | 1993-09-30 | 1996-08-13 | Cooley; David M. | Modularly clustered radiotelephone system |
| JPH07231483A (ja) * | 1993-12-22 | 1995-08-29 | Matsushita Electric Ind Co Ltd | 無線データ通信システム |
| US5570364A (en) * | 1994-04-14 | 1996-10-29 | Lucent Technologies Inc. | Control for multimedia communication on local access table |
| DE19503212C1 (de) * | 1995-02-02 | 1996-10-02 | Becker Gmbh | Verfahren zur Übertragung von digitalen Daten |
| MY121893A (en) * | 1995-04-28 | 2006-03-31 | Qualcomm Inc | Method and apparatus for providing variable rate data in a communications system using statistical multiplexing. |
| US5859840A (en) * | 1996-05-31 | 1999-01-12 | Qualcomm Incorporated | Spread spectrum communication system which defines channel groups comprising selected channels that are additional to a primary channel and transmits group messages during call set up |
| US6496543B1 (en) | 1996-10-29 | 2002-12-17 | Qualcomm Incorporated | Method and apparatus for providing high speed data communications in a cellular environment |
| US6173007B1 (en) | 1997-01-15 | 2001-01-09 | Qualcomm Inc. | High-data-rate supplemental channel for CDMA telecommunications system |
| US6335922B1 (en) | 1997-02-11 | 2002-01-01 | Qualcomm Incorporated | Method and apparatus for forward link rate scheduling |
| US7751370B2 (en) | 2001-07-13 | 2010-07-06 | Qualcomm Incorporated | Method and apparatus for forward link rate scheduling |
| US6480521B1 (en) | 1997-03-26 | 2002-11-12 | Qualcomm Incorporated | Method and apparatus for transmitting high speed data in a spread spectrum communications system |
| US6115756A (en) * | 1997-06-27 | 2000-09-05 | Sun Microsystems, Inc. | Electro-optically connected multiprocessor and multiring configuration for dynamically allocating time |
| US6574211B2 (en) | 1997-11-03 | 2003-06-03 | Qualcomm Incorporated | Method and apparatus for high rate packet data transmission |
| US9118387B2 (en) | 1997-11-03 | 2015-08-25 | Qualcomm Incorporated | Pilot reference transmission for a wireless communication system |
| US7184426B2 (en) * | 2002-12-12 | 2007-02-27 | Qualcomm, Incorporated | Method and apparatus for burst pilot for a time division multiplex system |
| US6009106A (en) | 1997-11-19 | 1999-12-28 | Digi International, Inc. | Dynamic bandwidth allocation within a communications channel |
| WO1999053627A1 (en) | 1998-04-10 | 1999-10-21 | Chrimar Systems, Inc. Doing Business As Cms Technologies | System for communicating with electronic equipment on a network |
| WO2000016517A2 (en) * | 1998-09-11 | 2000-03-23 | Sharewave, Inc. | Method and apparatus for accessing a computer network communication channel |
| FI108203B (fi) * | 1998-11-27 | 2001-11-30 | Nokia Mobile Phones Ltd | Menetelmä ja järjestely tiedon siirtämiseksi pakettiradiopalvelussa |
| US8064409B1 (en) | 1999-08-25 | 2011-11-22 | Qualcomm Incorporated | Method and apparatus using a multi-carrier forward link in a wireless communication system |
| US6621804B1 (en) | 1999-10-07 | 2003-09-16 | Qualcomm Incorporated | Method and apparatus for predicting favored supplemental channel transmission slots using transmission power measurements of a fundamental channel |
| DE10024860A1 (de) * | 2000-05-19 | 2001-11-29 | Siemens Ag | Gesicherte dynamische Bandbreitenzuteilung in Mehrkanal-Übertragungssystemen |
| US6973098B1 (en) * | 2000-10-25 | 2005-12-06 | Qualcomm, Incorporated | Method and apparatus for determining a data rate in a high rate packet data wireless communications system |
| US7068683B1 (en) | 2000-10-25 | 2006-06-27 | Qualcomm, Incorporated | Method and apparatus for high rate packet data and low delay data transmissions |
| US8064356B1 (en) * | 2005-01-11 | 2011-11-22 | Verizon Services Corp. | System and methods for measuring network performance |
| US7747921B2 (en) * | 2005-08-05 | 2010-06-29 | Sony Corporation | Systems and methods for transmitting data over lossy networks |
| US8811200B2 (en) | 2009-09-22 | 2014-08-19 | Qualcomm Incorporated | Physical layer metrics to support adaptive station-dependent channel state information feedback rate in multi-user communication systems |
| JP2013143575A (ja) * | 2012-01-06 | 2013-07-22 | Fujitsu Mobile Communications Ltd | 無線通信端末装置及び無線通信端末装置制御方法 |
| US9204382B1 (en) | 2014-05-09 | 2015-12-01 | Qualcomm Incorporated | Systems and methods for using a channel access scheme of a first network to synchronize with a second network during an active call on a multi-SIM device |
| US11211748B2 (en) * | 2020-03-02 | 2021-12-28 | Dell Products L.P. | Network port connector ejection system |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3597549A (en) * | 1969-07-17 | 1971-08-03 | Bell Telephone Labor Inc | High speed data communication system |
| JPS511090B1 (ja) * | 1970-02-27 | 1976-01-13 | ||
| US3731002A (en) * | 1970-10-08 | 1973-05-01 | Bell Telephone Labor Inc | Interconnected loop data block transmission system |
| US4063220A (en) * | 1975-03-31 | 1977-12-13 | Xerox Corporation | Multipoint data communication system with collision detection |
| JPS53128206A (en) * | 1977-04-14 | 1978-11-09 | Fujitsu Ltd | Loop transmission system |
| US4251880A (en) * | 1979-07-31 | 1981-02-17 | Bell Telephone Laboratories, Incorporated | Digital loop switch for controlling data information having differing transmission characteristics |
-
1981
- 1981-07-20 US US06/284,738 patent/US4383315A/en not_active Expired - Lifetime
-
1982
- 1982-06-28 WO PCT/US1982/000866 patent/WO1983000412A1/en not_active Ceased
- 1982-06-28 EP EP82902402A patent/EP0083632B1/en not_active Expired
- 1982-06-28 JP JP57502404A patent/JPS58501155A/ja active Granted
- 1982-06-28 DE DE8282902402T patent/DE3274510D1/de not_active Expired
- 1982-07-06 CA CA000406714A patent/CA1168770A/en not_active Expired
- 1982-07-19 GB GB08220870A patent/GB2103054B/en not_active Expired
- 1982-07-19 IE IE1731/82A patent/IE53245B1/en not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| EP0083632A1 (en) | 1983-07-20 |
| IE53245B1 (en) | 1988-09-14 |
| GB2103054B (en) | 1985-02-06 |
| EP0083632B1 (en) | 1986-11-26 |
| GB2103054A (en) | 1983-02-09 |
| DE3274510D1 (en) | 1987-01-15 |
| CA1168770A (en) | 1984-06-05 |
| JPS58501155A (ja) | 1983-07-14 |
| EP0083632A4 (en) | 1984-10-29 |
| US4383315A (en) | 1983-05-10 |
| WO1983000412A1 (en) | 1983-02-03 |
| IE821731L (en) | 1983-01-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0472437B2 (ja) | ||
| EP0100662B1 (en) | Digital communication system | |
| US4726018A (en) | Method of providing priority access to a transmission communication ring | |
| EP0160443B1 (en) | Packet and circuit switched communications network | |
| US6356559B1 (en) | Combined synchronous and asynchronous message transmission | |
| US5487066A (en) | Distributed intelligence network using time and frequency multiplexing | |
| US4862451A (en) | Method and apparatus for switching information between channels for synchronous information traffic and asynchronous data packets | |
| US4661952A (en) | Method for transmitting data in a telecommunications exchange | |
| US5377189A (en) | Hybrid data communications systems | |
| EP1128612A2 (en) | Transmission of high-priority, real-time traffic on low-speed communications links | |
| US4538263A (en) | Variable-band switching system for voice and data communication | |
| US5210750A (en) | Method and apparatus for distributed queue multiple access in a communication system | |
| EP0430955B1 (en) | Communication system | |
| EP0282198A2 (en) | Communications system and components and methods for use therein | |
| JPH02135833A (ja) | 複数チヤネルを有するネツトワークの伝送方式 | |
| JPH10285180A (ja) | デジタル通信システム | |
| US6594283B1 (en) | Network communication device | |
| JPH0145261B2 (ja) | ||
| US6151303A (en) | Method of asynchronous transfer mode (ATM) switching and an ATM switching equipment | |
| US7042901B1 (en) | Method and system for processing data in a server | |
| JP3100612B2 (ja) | 交換機における課金方法および装置 | |
| EP0474698A1 (en) | Hybrid data communications system. | |
| JPH063925B2 (ja) | 共用チヤネルアクセス制御回路 | |
| JPS59110240A (ja) | 時分割多重通信方式 | |
| JPH1051406A (ja) | デジタル通信方式 |