JPH046894A - 固体撮像チップ用プリント基板 - Google Patents

固体撮像チップ用プリント基板

Info

Publication number
JPH046894A
JPH046894A JP2109365A JP10936590A JPH046894A JP H046894 A JPH046894 A JP H046894A JP 2109365 A JP2109365 A JP 2109365A JP 10936590 A JP10936590 A JP 10936590A JP H046894 A JPH046894 A JP H046894A
Authority
JP
Japan
Prior art keywords
solid
state imaging
imaging chip
printed circuit
circuit board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2109365A
Other languages
English (en)
Inventor
Shinichi Yoshikawa
伸一 吉川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP2109365A priority Critical patent/JPH046894A/ja
Publication of JPH046894A publication Critical patent/JPH046894A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/0097Processing two or more printed circuits simultaneously, e.g. made from a common substrate, or temporarily stacked circuit boards
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/403Edge contacts; Windows or holes in the substrate having plural connections on the walls thereof

Landscapes

  • Solid State Image Pick-Up Elements (AREA)
  • Non-Metallic Protective Coatings For Printed Circuits (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〈産業上の利用分野〉 本発明は、固体撮像素子の固体撮像チップが直接マウン
トされる固体撮像チップ用プリント基板に関する。
〈従来の技術〉 固体撮像素子は、光電変換機能を有する半導体素子とし
てビデオカメラ等に幅広(利用されている。
かかる固体撮像素子は、固体撮像チップをり−Fフレー
ムのアイランドにダイボンディングし、さらに固体撮像
チップのポンディングパッドと各インナリードとをワイ
ヤボンディングで接続した後に、リードフレームごとセ
ラミック等のパッケージで密封して構成されている。そ
して、パッケージから突出したアウタリードでもってプ
リント基板に搭載するのが一般的である。
〈発明が解決しようとする課題〉 しかしながら、固体撮像素子はDRAM等の一般の半導
体素子に比較して高価である。固体撮像素子を封止する
セラミックからなるパッケージは、非常に高精度が要求
されるからである。このため、その価格が利用範囲の拡
大の障害となっている。
この問題を解消するには、パッケージを廃止して、固体
撮像チップをプリント基板に直接マウントして価格を低
く抑えることが考えられる。
しかし、プリント基板は、1枚の原基板を切断用溝から
切断することで複数枚を同時に形成するようになってい
る。原基板は、ガラスエポキシやフェノール等の樹脂で
成形されているので、切断面からは微細なゴミが発生す
る。また、プリント基板にスルーホール等を切削する際
にもゴミの発生は避けられない。また、切断、切削加工
後にフ。
リント基板を洗浄しても、切断面等は剥き出し状態にあ
るので、ゴミの発生は避けられなし)。かかるゴミが、
固体撮像チップに付着すると、画像品質が低下するので
、固体撮像チ・ンプをプリント基板に直接マウントする
ことは困難であった。
本発明は上記事情に鑑みて創案されたもので、切断面等
から画像品質の低下を招く原因となるコ′ミが発生しな
いような固体撮像チ・ンプ用プリント基板を提供するこ
とを目的としている。
〈課題を解決するための手段〉 本発明に係る固体撮像チ・ンプ用プリント基板は、固体
撮像チップが直接マウントされるものであって、切断、
切削加工が施された部分にメ・ンキ処理或いは樹脂封止
処理が施されている。
〈作用〉 切断、切削加工が施された部分がメ・ンキあまQsは樹
脂で覆われているので、この部分からはゴミか発生しな
い。
〈実施例〉 以下、図面を参照して本発明に係る一実施例を説明する
第1図は本実施例に係る固体撮像チップ等がマウントさ
れた固体撮像チップ用プリント基板の概略的平面図、第
2図は固体撮像チップ用プリント基板の要部断面図、第
3図は原基板の平面図である。
なお、以下の説明において、固体撮像チップ20とは、
ウェハからブレーキングされて、ボンディングがなされ
ていないペアチップ状の固体撮像素子をいう。
本実施例に係る固体撮像チップ用プリント基板10は、
固体撮像素子の固体撮像チップ20が直接マウントされ
るものであって、スルーホール12や切断面11等が半
田メッキ30で覆われている。
かかる固体撮像チップ用プリント基板10の製造手順に
ついて説明しつつ、その構成を明らかにする。
固体撮像チップ用プリント基板10は、第3図に示すよ
うな切断溝110が予め形成された1枚の原基板100
を切断して得られる。かかる原基板100は、通常のプ
リント基板と同様にガラスエポキシやフェノール等の樹
脂から成形されている。なお、第3図には、田の字形状
に合計4枚の固体描像チップ用プリント基板10が配列
された原基板100が示されている。
前記切断用溝110で切断された固体撮像チップ用プリ
ント基板10には、必要に応じてスルーホール12等が
NC加工等で開設される。なお、固体撮像チップ用プリ
ント基板10の4隅には、ハリが残ることがあるが、こ
のパリも同時に除去することが望ましい。
次に、固体撮像チップ用プリント基板10の切断面11
及びスルーホール12に半田メッキ30が施される。こ
の半田メッキ30は、剥き出し状態にある切断面11等
を覆って該部分からゴミが発生しないようにするもので
ある。
かかる処理が施された固体撮像チップ用プリント基板1
0に、周辺回路を構成する所定の電子部品40が図外の
部品装着機等で実装される。さらに、図外の自動半田付
機等によって電子部品40と、固体撮像チップ用プリン
ト基板10の表面に形成された配線パターン(図示省略
)との接続が行われる。
そして、固体撮像チップ用プリント基板からゴミを完全
に除去するために洗浄する。
かかる固体撮像チップ用プリント基Fi10に、固体撮
像チップ20を直接マウントする。このマウントは、ゴ
ミの付着を防くためにクリーンルームで行うのが望まし
い。さらに、当該固体撮像チップ20のポンディングパ
ッド(図示省略)と固体撮像チップ用プリント基板10
に形成された配線パターンとをボンディングワイヤ(図
示省略)で接続した後に、当該固体撮像チップ20を保
護用の透明な樹脂50で封止する。
なお、上述した実施例では、従来からの作業工程を考慮
して半田メッキ30で切断面11等を覆っているが、本
発明がこれに限定されるわけではない。
例えば、作業工程の増加を厭わなければエポキシ等の樹
脂や、他のメンキ等で切断面11等を覆ってもよい。
〈発明の効果〉 本発明に係る固体撮像素子チップ用プリント基板は、切
断面等を半田メッキで覆っているので、固体撮像チップ
を直接マウントした場合に画像品質の低下の原因となる
ゴミが発生しない。従って、固体撮像素子のコストダウ
ンに貢献することができる。また、固体撮像チップ用プ
リント基板に周辺回路を搭載することができるので、固
体撮像素子のシステム化を図ることができ、より広い普
及に貢献することができる。
【図面の簡単な説明】
第1図は本実施例に係る固体撮像チップ等がマウントさ
れた固体撮像チップ用プリント基板の概略的平面図、第
2図は固体撮像チップ用プリント基板の要部断面図、第
3図は原基板の平面図である。 10・・・固体撮像チップ用プリント基板、11・・切
断面、12・・・スルーホール、20・・・固体撮像チ
ップ、30・・・半田メッキ。

Claims (1)

    【特許請求の範囲】
  1. (1)固体撮像チップが直接マウントされる固体撮像チ
    ップ用プリント基板において、切断、切削加工が施され
    た部分にメッキ処理或いは樹脂封止処理が施されている
    ことを特徴とする固体撮像チップ用プリント基板。
JP2109365A 1990-04-24 1990-04-24 固体撮像チップ用プリント基板 Pending JPH046894A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2109365A JPH046894A (ja) 1990-04-24 1990-04-24 固体撮像チップ用プリント基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2109365A JPH046894A (ja) 1990-04-24 1990-04-24 固体撮像チップ用プリント基板

Publications (1)

Publication Number Publication Date
JPH046894A true JPH046894A (ja) 1992-01-10

Family

ID=14508387

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2109365A Pending JPH046894A (ja) 1990-04-24 1990-04-24 固体撮像チップ用プリント基板

Country Status (1)

Country Link
JP (1) JPH046894A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005191448A (ja) * 2003-12-26 2005-07-14 Ibiden Co Ltd エリアイメージセンサモジュール用パッケージ

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005191448A (ja) * 2003-12-26 2005-07-14 Ibiden Co Ltd エリアイメージセンサモジュール用パッケージ

Similar Documents

Publication Publication Date Title
KR100333388B1 (ko) 칩 사이즈 스택 패키지 및 그의 제조 방법
US20020195701A1 (en) Electronic component and method for producing the electronic component
CA2159243A1 (en) Method of Manufacturing Chip-Size Package-Type Semiconductor Device
JPH1126478A (ja) 半導体パッケージの製造方法
JP2001044324A (ja) 樹脂封止型半導体装置及びその製造方法
JP2000012745A (ja) 半導体パッケージおよびその製造方法
JPH046894A (ja) 固体撮像チップ用プリント基板
JPH02126685A (ja) 固体イメージセンサー
JP2001077279A (ja) リードフレームとそれを用いた樹脂封止型半導体装置の製造方法
KR100254277B1 (ko) 인쇄회로기판의 홀 가공방법
JP2822990B2 (ja) Csp型半導体装置
JPH07249707A (ja) 半導体パッケージ
KR20000045084A (ko) 반도체패키지 및 그 제조방법
KR200172710Y1 (ko) 칩 크기의 패키지
KR100352115B1 (ko) 반도체패키지
KR100420433B1 (ko) 반도체패키지용 필름 접착제
JP2882102B2 (ja) 電子部品
KR100306230B1 (ko) 반도체 패키지 구조
JPH0222886A (ja) 混成集積回路
JPH09223767A (ja) リードフレーム
JPH065756A (ja) 樹脂封止型半導体装置および製造方法
KR20000008756U (ko) 하이브리드 패키지
KR100328835B1 (ko) 팬아웃 타입 μ-BGA용 기판 및 팬아웃 타입 μ-BGA 제조 방법
KR19990006189A (ko) 패턴 필름 및 이를 이용한 적층형 패키지
JPH0456253A (ja) 半導体集積回路装置