JPH0464236A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPH0464236A
JPH0464236A JP17910790A JP17910790A JPH0464236A JP H0464236 A JPH0464236 A JP H0464236A JP 17910790 A JP17910790 A JP 17910790A JP 17910790 A JP17910790 A JP 17910790A JP H0464236 A JPH0464236 A JP H0464236A
Authority
JP
Japan
Prior art keywords
film
aluminum
thin
copper
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP17910790A
Other languages
English (en)
Inventor
Katsuhiro Hirata
勝弘 平田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP17910790A priority Critical patent/JPH0464236A/ja
Publication of JPH0464236A publication Critical patent/JPH0464236A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は半導体装置の製造方法特にアルミ配線形成方
法に関するものである。
〔従来の技術〕
従来からアルミ膜は半導体装置の内部配線として、一般
的に広く用いられてきた。特に近年、半導体装置の高集
積化にともない、配線幅は著しく細<、l、0μm以下
レベルになる場合がある。この場合、字真製版技術によ
って、微細なレジストパターンをアルミ膜上に形成する
必要があるのであるが、アルミ膜の光に対する反射率が
高いため。
精度良く、微細バクーンを形成する事が困難となってい
る。そのため、アルミ膜上に反射防止膜を形成した後、
レジストのバターニングを実施する事が一般的である。
反射防止膜としてはアルミ7アスシリコン膜が良く用い
られるか、膜形成時に半導体基体外に飛来し之シリコン
膜が剥れやすく。
パターン欠陥になりやすい欠点がある。又、アルミ膜の
パターニング後にフロン系ガスにて除去しないと、アル
ミと容易に相互拡散し、アルミ配線の信頼性が著しく低
下する事が知られている。
一方、アルミ配線の微細化にともない、配線を流れる電
流の密度が増大する。電子の運動量がアルミ原子に置換
されて発生する配線の電気的信頼性不jL (エレクト
ロマイグレーション不良)が加速される。このために、
微細配線でも高信頼性を確保するために1従来から良く
、用いられているアルミシリコン合金に原子量の大きい
鋼を添加する方法が一般的である。この場合、添加され
た銅がアルミ膜中で偏析し、アルミ膜のエツチング時に
、塩素系ガスと反応して不揮発性の塩化第2銅を生じ、
パターン欠陥の原因となって製品の歩留り低下の主因と
なる欠点がある。
〔発明が解決しようとする課題〕
従来の半導体装置の製造方法は以上のように形成されて
いたので、配線膜形成として、アルミシリコン鋼を用い
るため配線膜バターニング時に鋼を含むエツチング残渣
が生じる事及び1反射防止属として形成し念アモルファ
スシリコン膜を除去する工程が必要で、工程が複雑であ
る等の問題点があった。
この発明は上記のような問題点を解消するため罠なされ
たもので、電気的信頼性の高いアルミ系配線を、複雑な
工程を加える事なく得る事を目的とする。
〔課題を解決するための手段〕
この発明に係る半導体装置の製造方法は、配線用アルミ
薄膜形成時に基板加熱を加える事により。
アルミ薄膜の結晶化を促進させた後、アルミの表面反射
率を押える目的で鋼薄膜をアルミ膜に重ねて形成すると
ともに、この複合膜をバターニングした後にも除去しな
いでアルミ膜上に残留させ、引き続き加えられる熱処理
によってアルミ[と−体化させるようにしたものである
〔作 用〕
この発明における反射防止用鋼薄膜は、下層のアルミ薄
膜と一体化させる場合に、アルミ結晶の粒界に偏析する
割合が高い。ところが前述のエレクトロマイグレーショ
ン不良が電子の流れる運動エネルギーが配線材のアルミ
原子に置換された結果発生するもので、且つアルミの結
晶粒界に沿ってアルミ原子が最も動き易い性質がある事
から。
アルミ結晶粒界に原子量の大きい鋼を偏析させる事は、
この樵の不良を防止するのに最も有効である0 〔実施例〕 以下、この発明の一実施例を図についてi!5!明する
。第1図(IL)〜(θ)はこの発明の一実施例である
半導体装置の製造工程を示す断面図で、以下各製造工程
に従って説明する。Wc1図(IL)はシリコン基体(
1)上に遺択的に分離用酸化硅素膜(2)が形成された
もので1通常の半導体装置の製造方法においては。
ゲート酸化膜を形成する工程、ゲート電極を形成する工
程が引き続き加えられるが、ここでは、簡単のため省略
する。(31はp−n接合を形成するために、イオン注
入法によって、形成された不純物領域である。(b)図
は←)図の状態に引き続いて平坦化絶縁膜(スムースコ
ート膜)(4)を形成し所定の熱処理を経た後、電極形
成用開口部(5)を設けたところを示している。(C)
図は電極配線用アルミ合金薄膜(6)を形成し念工程で
ある。アルξ合金としては、開口部のシリコン基板との
反応を防ぐ目的で。
約1wt %程度の硅素が含まれているが一般的である
。このアルミ薄膜を被着させる工程において。
被着させるべき基体K 150℃〜300℃の範囲で加
熱を行う事により、アルミ合金膜が多結晶化する。
この多結晶化によって、アルミのグレイン粒界が形成さ
れるが、前記の温度範囲が加熱によりて、平均粒径11
μm〜59μm程度のアルミ薄膜となる。
引き続きシリコン基体を100℃以下に冷却し念後、鋼
薄膜(7)を100〜300Aの範囲でアルミ薄膜上く
堆積する。鋼は、500nm近辺の元に対して、光学反
射率がアルミの約60%である事が知られている。続い
て(Q)図でアルオ配線パターン形成用レジストを形成
し之後、ドライエツチング法によりアルミ配線パターン
16)’ (7)’を形成する(a)図)。この時、堆
積されている鋼薄膜は極く薄いので、エツチング初期に
容易に蝕刻され、残渣の原因とはならない、次に、40
0℃程度の熱処理を行う事により、鋼薄膜とアルミ薄膜
が反応する。この時、アルミ薄には、グレイン粒界がす
でに存在しているため、銅は主として、グレイン粒界に
偏析する。
グレイン粒界に偏析し念銅は、最も効果的にアルミ膜中
のアルミ原子の移動を阻害する(@)図及び第2図) 引き続きバツシペーション工程を経て1通常のクエハグ
ロセスが完了するがここでは省略する〇〔発明の効果〕 以上のようにこの発明によれば、アルミの反射防止膜と
して鋼薄膜を用いているため、バクーユング後の反射防
止膜除去工程が不要であるとともに、銅がアルミグレイ
ン粒界に偏在して、電気的信頼性が著しく向上するとい
う効果がある。
【図面の簡単な説明】
第1図6!L)〜(eンはこの発明の一実施例である半
導体装置の製造工程を示す断面図、第2図は第1図の工
程でアルミ配線のグレインに銅が析出した状態を示す断
面図、第3図−)、φ)は従来の半導体装置の製造工程
を示す断面図である。 図において、(1)はシリコン基板、(2)は酸化硅素
膜、(3)は不純物領域、(4)はスムースコート膜、
(5)は電極開口部、(6)はアルミ合金膜、(7)は
鋼反射防止膜、(8)はレジストを示す。 なお、図中、同一符号は同一 または相当部分を示す。

Claims (1)

    【特許請求の範囲】
  1.  半導体基体主面上絶縁膜への電極開口孔形成後、電極
    配線材料としてアルミニウム膜或いは、アルミニウム合
    金膜を形成する工程において、前記アルミニウム膜或い
    はアルミニウム合金膜の形成前或いは形成中に、前記半
    導体基体に100℃以上の加熱を行い且つ、前記アルミ
    ニウム膜形成後に300Å以下の銅薄膜を重ねて形成す
    る事を特徴とする半導体装置の製造方法。
JP17910790A 1990-07-04 1990-07-04 半導体装置の製造方法 Pending JPH0464236A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP17910790A JPH0464236A (ja) 1990-07-04 1990-07-04 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP17910790A JPH0464236A (ja) 1990-07-04 1990-07-04 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JPH0464236A true JPH0464236A (ja) 1992-02-28

Family

ID=16060146

Family Applications (1)

Application Number Title Priority Date Filing Date
JP17910790A Pending JPH0464236A (ja) 1990-07-04 1990-07-04 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPH0464236A (ja)

Similar Documents

Publication Publication Date Title
JPH0799170A (ja) 半導体装置の金属層形成方法
TWI784176B (zh) 用以增進極紫外光(euv)蝕刻抗性的保護性覆蓋物之選擇性原子層沉積(ald)
US20070032075A1 (en) Deposition method for wiring thin film
JPH05291201A (ja) アルミニウム系パターンの形成方法
JPH04324929A (ja) 半導体装置の製造方法
US4975389A (en) Aluminum metallization for semiconductor devices
US6087255A (en) Conductive layer with anti-reflective surface portion
US5243221A (en) Aluminum metallization doped with iron and copper to prevent electromigration
JPH06163477A (ja) ドライエッチング方法
JPH0611076B2 (ja) 半導体装置の製造方法
JPH0464236A (ja) 半導体装置の製造方法
JPS63291436A (ja) 半導体装置の製造方法
JPH0745614A (ja) 半導体装置の製造方法
TWI231962B (en) Metallization process
JPS598356A (ja) 半導体集積回路装置の製造方法
JPH01191442A (ja) 半導体集積回路装置の製造方法
JPH09232311A (ja) 半導体装置の製造方法
JPH08274099A (ja) 配線形成法
JPH05275388A (ja) ドライエッチング方法
JPH05275393A (ja) ドライエッチング方法
JPS5933253B2 (ja) 半導体装置の電極形成方法
JP2001068473A (ja) 半導体装置およびその製造方法
JP2000164705A (ja) 配線形成方法及び半導体集積回路装置
KR0167880B1 (ko) 다층 금속 배선 형성 방법
JPH0410572A (ja) 半導体集積回路装置及びその製造方法